CN111863936B - 一种氮化镓基结势垒肖特基二极管及其制备方法 - Google Patents

一种氮化镓基结势垒肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN111863936B
CN111863936B CN202010494372.XA CN202010494372A CN111863936B CN 111863936 B CN111863936 B CN 111863936B CN 202010494372 A CN202010494372 A CN 202010494372A CN 111863936 B CN111863936 B CN 111863936B
Authority
CN
China
Prior art keywords
gallium nitride
type gallium
layer
type
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010494372.XA
Other languages
English (en)
Other versions
CN111863936A (zh
Inventor
刘新科
利健
罗江流
王磊
贺威
林峰
黎晓华
朱德亮
吕有明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Red And Blue Microelectronics Shanghai Co ltd
Original Assignee
Shenzhen Aidixin Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Aidixin Semiconductor Co ltd filed Critical Shenzhen Aidixin Semiconductor Co ltd
Priority to CN202010494372.XA priority Critical patent/CN111863936B/zh
Publication of CN111863936A publication Critical patent/CN111863936A/zh
Application granted granted Critical
Publication of CN111863936B publication Critical patent/CN111863936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化镓基结势垒肖特基二极管及其制备方法，所述的一种氮化镓基结势垒肖特基二极管包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极，所述p型氮化镓组块与阳极接触电极之间还设置有p+型氮化镓铝层，所述p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间。本发明的结构具有高耐压、低压降、小漏电、高频特性好及强抗过压和浪涌电流能力等效果。

Description

一种氮化镓基结势垒肖特基二极管及其制备方法
技术领域
本发明涉及二极管技术领域，具体涉及一种结势垒肖特基二极管。
背景技术
随着电力电子技术的发展，传统硅基器件性能达到其材料决定的极限。宽禁带半导体材料的出现突破了电力电子的发展瓶颈，其器件拥有高耐压、高温、高工作频率能力，拥有很好的发展前景。宽禁带半导体材料主要包括碳化硅(SiC)和氮化镓(GaN)。自1991年第一只GaN基蓝光LED于日本问世，GaN技术就不断进步，从射频电子，LED照明逐渐走向高压、高频等电力电子领域。GaN具备宽禁带、高饱和电子漂移速度、高热导率和高结温等物理特性，保证其功率器件拥有高功率、高频率、高效率和高温高压条件下工作能力，近年来在电力电子领域快速发展。
大功率的肖特基器件广泛的应用于各种开关器件中，而现在商业中广泛应用的还是硅基器件，但是硅基的功率器件在高频和大功率传输上的表现很差，难以满足日益需求的市场需求。Ga、As为代表的第二代半导体在高频上有着良好的特性，但是由于耐受电压比较低，导致传输功率太低。
随着电力电子技术的的迅速发展,肖特基二极管(SBD)和pin二极管为主的传统二极管己无法满足高频、大功率、低功耗的市场需求,前者击穿电压低、反向漏电大,而后者高频特性较差。由此结势垒肖特基二极管(JBS)应运而生，该结构将SBD结构和pin结构巧妙地结合在一起，具有高耐压、低压降、小漏电、高频特性好及强抗过压和浪涌电流能力。被广泛应用于开关电源(SMpS)、功率因数校正(pFC)、变压器次级以及漏电保护(RCD)等电路中,具有巨大的应用价值和广阔的市场前景。
虽然常规的结势垒肖特基二极管(JBS)在耐压、压降、漏电、高频特性及强抗过压和浪涌电流能力上有一定优势，但如何提高现有结势垒肖特基二极管(JBS)的耐受电压等需要进一步探索。
发明内容
因此，本发明要解决的技术问题在于，如何进一步提高现有结势垒肖特基二极管(JBS)的耐受电压性能，从而获得具有更优性能的氮化镓基结势垒肖特基二极管，并提供该氮化镓基结势垒肖特基二极管的制备工艺。
一种氮化镓基结势垒肖特基二极管，包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极，
所述p型氮化镓组块与阳极接触电极之间还设置有p+型氮化镓铝层，所述p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间。
所述欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极从下至上依次排列在Z轴向上；所述p型氮化镓组块包括若干沿着X轴向依次排列的p型氮化镓块，所述p型氮化镓块在X轴向上的尺寸为10nm-40nm，相邻两个p型氮化镓块之间的距离为30nm-60nm，p型氮化镓块上方的p+型氮化镓铝层的厚度为10nm-50nm，p型氮化镓块侧面上的p+型氮化镓铝层的厚度为5nm-10nm。
所述p型氮化镓块在Z轴向上的尺寸为200nm-600nm，相邻两个p型氮化镓块之间的阳极接触电极在X轴向上的尺寸为20nm-40nm。
所述n型氮化镓层包括n+型氮化镓层和n-型氮化镓层，所述n+型氮化镓层位于n-型氮化镓层和衬底之间；所述n+型氮化镓层的厚度为1μm-5μm，所述n-型氮化镓层的厚度为15μm-30μm。
所述n-型氮化镓层中掺杂离子为硅或锗，硅的掺杂浓度为1.0x1016cm-3-5.0x1016cm-3，锗的掺杂浓度为1.0x1016cm-3-8.0x1016cm-3；所述n+型氮化镓层中掺杂离子为硅或锗，硅的掺杂浓度为1.0x1018cm-3-4.0x1018cm-3，锗的掺杂浓度为1.0x1018cm-3-5.0x1018cm-3。
所述衬底为n型重掺杂氮化镓衬底、SiC衬底或蓝宝石衬底；所述n型重掺杂氮化镓衬底掺杂的离子为硅或锗，当n型重掺杂氮化镓衬底使用硅作为掺杂剂时，掺杂浓度为3.0x1018cm-3-8.0x1018cm-3；当n型重掺杂氮化镓衬底使用锗作为掺杂剂时，掺杂浓度为5.0x1018cm-3-1.0x1019cm-3。
所述p型氮化镓组块中的掺杂离子为镁或者锌，镁的掺杂浓度为1.0x1018cm-3-3.0x1018cm-3，锌的掺杂浓度为1.0x1018cm-3-5.0x1018cm-3；
所述p+型氮化镓铝层中的掺杂离子为镁或者锌，镁的掺杂浓度为1.0x1020cm-3-3.0x1020cm-3，锌的掺杂浓度为1.0x1020cm-3-5.0x1020cm-3。
所述p+型氮化镓铝层中铝和镓的摩尔比为0.1-0.3∶0.7-0.9。
所述欧姆接触电极的材质为Ti、Al、Ni和Au中的至少一种，所述阳极接触电极的材质为Ni或/和Au。
一种氮化镓基结势垒肖特基二极管的制备方法，包括：
获得双面抛光的衬底，
在衬底其中一侧面上制备n型氮化镓层，然后在n型氮化镓层上设置p型氮化镓组块；
在p型氮化镓组块上形成p+型氮化镓铝，使p型氮化镓组块包裹在p+型氮化镓铝和n型氮化镓层中，然后刻蚀掉部分相邻两个p型氮化镓组块之间的p+型氮化镓铝后使部分n型氮化镓层裸露，进而形成p+型氮化镓铝层；
在p+型氮化镓铝层上形成同时与n型氮化镓层和p+型氮化镓铝层接触的阳极接触电极；
在衬底的另一侧面上形成欧姆接触电极。
所述p+型氮化镓铝层采用有机化学气相沉积方法形成；p+型氮化镓铝层形成后采用光刻工艺制作阻挡层，然后再采用Cl2干法刻蚀或SiCl4干法刻蚀形成p+型氮化镓铝层。
本发明技术方案，具有如下优点：
1.本发明在现有结势垒肖特基二极管上增加了p+型氮化镓铝层，并优化了p+型氮化镓铝层的结构设置，即将p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间；通过上述结构的设置，可以使结势垒更加广阔均匀分布，空间电荷区(耗尽区)的范围更大且均匀，使得电场的分布也趋于均匀；同时，也能使得电场集中的区域，即阳极接触电极和n型氮化镓层直接接触的区域，其峰值有所下降且以中间向四周扩散；因此，本发明结构的设计在一定程度上可以增强器件的击穿电压，即，本发明方案可以有效提高耐受电压，避免局部电场集中，提高器件的抗击穿性能；
而且，上述结构的设置，还能够有效抵御过电压和浪涌电流，在一定程度上起到保护器件的作用。
2.本发明进一步优化了n型氮化镓层、p+型氮化镓铝层和p型氮化镓组块的尺寸结构，并优化了各个部位的掺杂浓度，通过尺寸和掺杂浓度的配合，比传统器件可以实现更小导通电阻和更大击穿电压，有效达到高耐压、低压降、小漏电、高频特性好及强抗过压和浪涌电流能力等效果。
3.本发明的方法操作十分简单，因此，十分适合推广应用。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中的氮化镓基结势垒肖特基二极管的剖面视图；
图2为实施例1中氮化镓基结势垒肖特基二极管的正向IV特性曲线图；
图3为实施例1中氮化镓基结势垒肖特基二极管的反向击穿特性曲线图；
图4为本发明中Z轴向上不同厚度p型氮化镓组块的电场强度比较图；
图5为图4中A处的放大示意图；
图6为本发明中X轴向上不同尺寸的p型氮化镓组块的电场强度比较图；
图7为图6中A处的放大示意图。
附图标记说明：
1-欧姆接触电极；2-衬底；3-n+型氮化镓层；4-n-型氮化镓层；5-p型氮化镓组块；6-p+型氮化镓铝层；7-阳极接触电极。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
一种氮化镓基结势垒肖特基二极管，如图1所示，包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极；所述p型氮化镓组块与阳极接触电极之间还设置有p+型氮化镓铝层，所述p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间。
本发明在现有结势垒肖特基二极管上增加了p+型氮化镓铝层，并优化了p+型氮化镓铝层的结构设置，即将p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间；通过上述结构的设置，可以使结势垒更加广阔均匀分布，空间电荷区(耗尽区)的范围更大且均匀，使得电场的分布也趋于均匀；同时，也能使得电场集中的区域，即阳极接触电极和n型氮化镓层直接接触的区域，其峰值有所下降且以中间向四周扩散；因此，本发明结构的设计在一定程度上可以增强器件的击穿电压，即，本发明方案可以有效提高耐受电压，避免局部电场集中，提高器件的抗击穿性能；
而且，上述结构的设置，还能够有效抵御过电压和浪涌电流，在一定程度上起到保护器件的作用。
具体地，本发明中上述结构的设置如下：
本发明中的欧姆接触电极可以为Ni或/和Au材质的电极。当为Ni时，其厚度可以设置为25nm；当为Au时，其厚度可以设置为125nm。
本发明中的衬底可以选择为n型重掺杂氮化镓衬底、SiC衬底或蓝宝石衬底，本实施例中优选为n型重掺杂氮化镓衬底。所述n型重掺杂氮化镓衬底掺杂的离子为硅或锗，当其使用硅作为掺杂剂时，掺杂浓度为3.0x1018cm-3-8.0x1018cm-3；当其使用锗作为掺杂剂时，掺杂浓度为5.0x1018cm-3-1.0x1019cm-3。该衬底在具体制备本发明的结构之前先进行双面抛光。
本发明中的n型氮化镓层，可以包括一种掺杂浓度的层状结构，也可以包括若干种不同掺杂浓度的层状结构依次层叠构成，掺杂的离子可以是Si或Ge。如当n型氮化镓层采用高掺杂和低掺杂两种方式时，该n型氮化镓层包括n+型氮化镓层和n-型氮化镓层，所述n+型氮化镓层位于n-型氮化镓层和衬底之间。该n+型氮化镓层的厚度为1μm-5μm，掺杂的离子为Si时，硅的掺杂浓度为1.0x1018cm-3-4.0x1018cm-3；掺杂的离子为Ge时，掺杂浓度为1.0x1018cm-3-5.0x1018cm-3。该n-型氮化镓层的厚度为15μm-30μm，掺杂的离子为Si时，硅的掺杂浓度为1.0x1016cm-3-5.0x1016cm-3；掺杂的离子为Ge时，掺杂浓度为1.0x1016cm-3-8.0x1016cm-3。
本发明中的p型氮化镓组块在X轴向上的尺寸为10nm-40nm，相邻两个p型氮化镓块之间的距离为30nm-60nm，p型氮化镓块在Z轴向上的尺寸为200nm-600nm，相邻两个p型氮化镓块之间的阳极接触电极在X轴向上的尺寸为20nm-40nm。p型氮化镓组块中掺杂的离子可以是Mg或者Zn。掺杂的离子为镁时，掺杂浓度为1.0x1018cm-3-3.0x1018cm-3；掺杂的离子为锌时，掺杂浓度为1.0x1018cm-3-5.0x1018cm-3。
本发明中的p+型氮化镓铝层中，其材质中的铝和镓的摩尔比为0.1-0.3∶0.7-0.9。p型氮化镓块侧面上的p+型氮化镓铝层的厚度为5nm-10nm，p型氮化镓块上方的p+型氮化镓铝层的厚度为10nm-50nm；p+型氮化镓铝层中掺杂离子为镁或者锌，掺杂离子为镁时，镁的掺杂浓度为1.0x1020cm-3-3.0x1020cm-3；掺杂的离子为锌时，掺杂浓度为1.0x1020cm-3-5.0x1020cm-3。
本发明中的阳极接触电极可以为Ti、Al、Ni和Au中至少一种材质的电极。当为Ti时，其厚度可以设置为25nm；当为Al时，其厚度可以设置为125nm；当为Ni时，其厚度可以设置为25nm；当为Au时，其厚度可以设置为125nm。
本实施例中该氮化镓基结势垒肖特基二极管的设置如下：
n型重掺杂氮化镓衬底(n+GaN Substrate)，厚度为350微米，其使用硅作为掺杂剂，掺杂浓度为5.0x1018cm-3；
n+型氮化镓层(n+GaN)，厚度为2微米，使用硅作为掺杂剂，掺杂浓度为2×1018cm-3；
n-型氮化镓层(n-GaN)，厚度为20微米，使用硅作为掺杂剂，掺杂浓度为1.2×1016cm-3；
p型氮化镓组块(pGaN)，由若干的p型氮化镓块组成，若干p型氮化镓块沿着X轴向上依次设置，如图1所示。p型氮化镓块在Z轴向上的厚度为400纳米，使用镁作为掺杂剂，掺杂浓度为1×1018cm-3，p型氮化镓块在X轴向上的尺寸为20nm，相邻两个p型氮化镓块之间的距离为40nm；该p型氮化镓块在Y轴向上的尺寸与衬底Y轴向上的长度一致；
p+型氮化镓铝层(p+AlGaN)，铝镓组分的摩尔比为0.1∶0.9，p+型氮化镓铝层在p型氮化镓组块上方的厚度为30纳米，在p型氮化镓组块侧面的厚度为5纳米；该p+型氮化镓铝层使用镁作为掺杂剂，掺杂浓度为2×1020cm-3。
本实施例中上述结构的制备工艺如下：
步骤一、准备一双面抛光的n型重掺杂氮化镓衬底(n+GaN Substrate)。
步骤二、利用有机化学气相沉积(MOCVD)、分子束外延(MBE)或氢化物气相沉积(HPVE)等方法在n+GaN Substrate上依次生长硅掺的n+型氮化镓层、n-型氮化镓层、p型氮化镓层；
步骤三、使用光刻工艺制作阻挡层，再通过Cl2干法刻蚀或SiCl4干法刻蚀在p型氮化镓层上刻蚀出若干的p型氮化镓块，形成如图1所示的p型氮化镓组块样的结构，单个p型氮化镓块在X轴向上的尺寸为20nm，相邻的两个p型氮化镓组块之间的X轴向上的距离为40nm；
步骤四、利用有机化学气相沉积(MOCVD)在p型氮化镓组块的基础上生长厚度为30nm镁掺的p+型氮化镓铝。
步骤五、使用光刻工艺制作阻挡层，再通过Cl2干法刻蚀或SiCl4干法刻蚀对p+型氮化镓铝进行处理，刻蚀出如图1所示的p+型氮化镓铝层，该p+型氮化镓铝层中，要求p+型氮化镓铝区域在p型氮化镓组块左、右方向延伸的尺寸为5nm，即p+型氮化镓铝区域在X轴向上的尺寸为5nm，使相邻两个p型氮化镓块之间的阳极接触电极在X轴向上的尺寸为30nm。
步骤六、制备欧姆接触电极(Cathode)：光刻工艺后，在器件结构背面使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜，本实施例采用磁控溅射设置125nm的Au，并使用剥离工艺形成电极后在650℃、N2环境下退火。
步骤七、制备肖特基接触电极(Anode)：光刻工艺后，在器件结构的正面蒸镀圆形25nm的Ni金属薄膜作器件正极。
采用上述本实施例制备得到的氮化镓基结势垒肖特基二极管进行正向IV特性和反向击穿特性检测，检测结果如图2和图3所示。
从图2中看出，在导通前后其IV特性曲线趋势较稳定，且导通电流较大，在一定程度上说明了该器件具有抵御浪涌电流的能力，
从图3中看出，其反向击穿电压可以达到900V以上，抗击穿性能优异，也在一定程度上说明了该器件具有抵御过电压的能力。
由于氮化镓铝具有大的禁带宽度、接触势垒高、电子空穴不易跃迁，再结合上这一新型的帽层型包裹结构，本发明的结构具有较好的抵御浪涌电流和过电压的能力。
实施例2
本实施例与实施例1的区别仅仅在于，p型氮化镓组块在Z轴向上的尺寸不同，具体设置如下：
例1，在Z轴向上p型氮化镓块的尺寸为400nm。
例2，在Z轴向上p型氮化镓块的尺寸为500nm。
例3，在Z轴向上p型氮化镓块的尺寸为600nm。
采用本实施例中的上述产品在800V的电压下检测电场强度，检测结果如图4和图5所示。通过该图4和图5可知：
当pGaN组块为500nm厚度时，电场强度的峰值较低。在pGaN组块厚度从小到大的变化下，电场强度的峰值变化是先减小后增大，即会存在一个过渡的pGaN组块厚度节点，使得电场强度的峰值较低。
由于pGaN组块和n-GaN所形成的耗尽区(空间电荷区)越大，其电场分布就越均匀，电场峰值整体上就降低。在pGaN为500nm厚度左右时，其形成的空间电荷区已趋于饱和，在增大厚度的情况下，反而使电场峰值降低的效益大大降低。即pGaN组块所发挥的作用是有限的，越过了过渡的pGaN组块厚度节点后，其厚度越大，降低电场分布密集处的能力减弱。
实施例3
本实施例与实施例1的区别仅仅在于，p型氮化镓组块和p+型氮化镓铝层在X轴向上的尺寸不同，具体设置如下：
例4，在X轴向上p型氮化镓块的尺寸为10nm，p+型氮化镓铝层在p型氮化镓块两侧的尺寸分别为5nm，相邻两个p型氮化镓块之间的阳极接触电极的尺寸为60nm。
例5，在X轴向上p型氮化镓块的尺寸为50nm，p+型氮化镓铝层在p型氮化镓块两侧的尺寸分别为5nm，相邻两个p型氮化镓块之间的阳极接触电极的尺寸为20nm。
例6，在X轴向上p型氮化镓块的尺寸为30nm，p+型氮化镓铝层在p型氮化镓块两侧的尺寸分别为5nm，相邻两个p型氮化镓块之间的阳极接触电极的尺寸为40nm。
采用本实施例中的上述产品在800V的电压下检测电场强度，检测结果如图6和图7所示。通过该图6和图7可知：
在0-5um区域即n-GaN上方边缘区域，电场强度的峰值随着p+AlGaN、pGaN组块占有宽度的增大而降低，电场峰值密集分布线在Anode和n-GaN接触处向着pGaN组块扩散而去，使得Anode和n-GaN接触处电场峰值降低。即，pGaN组块和n-GaN所形成的耗尽区(空间电荷区)越大，其电场分布越均匀，电场峰值整体上降低了。
实施例4
本实施例与实施例1的区别仅仅在于，n型氮化镓层、p型氮化镓组块和p+型氮化镓铝层成掺杂离子的浓度不同，具体设置如下：
n+型氮化镓层，使用硅作为掺杂剂，掺杂浓度为1×1018cm-3；
n-型氮化镓层，使用硅作为掺杂剂，掺杂浓度为5×1016cm-3；
p型氮化镓组块，使用镁作为掺杂剂，掺杂浓度为3×1018cm-3；
p+型氮化镓铝层，铝镓组分的摩尔比为0.2∶0.8，使用镁作为掺杂剂，掺杂浓度为3×1020cm-3。
实施例5
本实施例与实施例1的区别仅仅在于，n型氮化镓层、p型氮化镓组块和p+型氮化镓铝层成掺杂离子的浓度不同，具体设置如下：
n+型氮化镓层，使用硅作为掺杂剂，掺杂浓度为4×1018cm-3；
n-型氮化镓层，使用硅作为掺杂剂，掺杂浓度为3×1016cm-3；
p型氮化镓组块，使用镁作为掺杂剂，掺杂浓度为2×1018cm-3；
p+型氮化镓铝层，铝镓组分的摩尔比为0.2∶0.8，使用镁作为掺杂剂，掺杂浓度为1×1020cm-3。
实施例6
本实施例与实施例1的区别仅仅在于，n型重掺杂氮化镓衬底、n型氮化镓层、p型氮化镓组块和p+型氮化镓铝层成掺杂离子和掺杂浓度不同，具体设置如下：
n型重掺杂氮化镓衬底使用锗作为掺杂剂，掺杂浓度为8.0x1018cm-3；
n+型氮化镓层，使用锗作为掺杂剂，掺杂浓度为4×1018cm-3；
n-型氮化镓层，使用锗作为掺杂剂，掺杂浓度为2×1016cm-3；
p型氮化镓组块，使用锌作为掺杂剂，掺杂浓度为4×1018cm-3；
p+型氮化镓铝层，铝镓组分的摩尔比为0.3∶0.7，使用锌作为掺杂剂，掺杂浓度为4×1020cm-3。
实施例7
本实施例与实施例1的区别仅仅在于，n型重掺杂氮化镓衬底、n型氮化镓层、p型氮化镓组块和p+型氮化镓铝层成掺杂离子和掺杂浓度不同，具体设置如下：
n型重掺杂氮化镓衬底使用锗作为掺杂剂，掺杂浓度为6.0x1018cm-3；
n+型氮化镓层，使用锗作为掺杂剂，掺杂浓度为2×1018cm-3；
n-型氮化镓层，使用锗作为掺杂剂，掺杂浓度为6×1016cm-3；
p型氮化镓组块，使用锌作为掺杂剂，掺杂浓度为2×1018cm-3；
p+型氮化镓铝层，铝镓组分的摩尔比为0.3∶0.7，使用锌作为掺杂剂，掺杂浓度为1×1020cm-3。
上述实施例4-7制备得到的二极管的性能与实施例1基本相同。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (11)

1.一种氮化镓基结势垒肖特基二极管，包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极，其特征在于，
所述p型氮化镓组块与阳极接触电极之间还设置有p+型氮化镓铝层，所述p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间；p+型氮化镓铝层包裹间隔设置的p型氮化镓组块并裸露出部分n型氮化镓层，阳极接触电极同时与n型氮化镓层和p+型氮化镓铝层接触。
2.根据权利要求1所述的氮化镓基结势垒肖特基二极管，其特征在于，所述欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极从下至上依次排列在Z轴向上；所述p型氮化镓组块包括若干沿着X轴向依次排列的p型氮化镓块，所述p型氮化镓块在X轴向上的尺寸为10nm-40nm，相邻两个p型氮化镓块之间的距离为30nm-60nm，p型氮化镓块上方的p+型氮化镓铝层的厚度为10nm-50nm，p型氮化镓块侧面上的p+型氮化镓铝层的厚度为5nm-10nm。
3.根据权利要求2所述的氮化镓基结势垒肖特基二极管，其特征在于，所述p型氮化镓块在Z轴向上的尺寸为200nm-600nm，相邻两个p型氮化镓块之间的阳极接触电极在X轴向上的尺寸为20nm-40nm。
4.根据权利要求1-3任一所述的氮化镓基结势垒肖特基二极管，其特征在于，所述n型氮化镓层包括n+型氮化镓层和n-型氮化镓层，所述n+型氮化镓层位于n-型氮化镓层和衬底之间；所述n+型氮化镓层的厚度为1μm-5μm，所述n-型氮化镓层的厚度为15μm-30μm。
5.根据权利要求4所述的氮化镓基结势垒肖特基二极管，其特征在于，所述n-型氮化镓层中掺杂离子为硅或锗，硅的掺杂浓度为1.0x1016 cm-3-5.0x1016 cm-3，锗的掺杂浓度为1.0x1016 cm-3-8.0x1016 cm-3；所述n+型氮化镓层中掺杂离子为硅或锗，硅的掺杂浓度为1.0x1018cm-3-4.0x1018 cm-3，锗的掺杂浓度为1.0x1018 cm-3-5.0x1018 cm-3。
6.根据权利要求1-3任一所述的氮化镓基结势垒肖特基二极管，其特征在于，所述衬底为n型重掺杂氮化镓衬底、SiC衬底或蓝宝石衬底；所述n型重掺杂氮化镓衬底掺杂的离子为硅或锗，当n型重掺杂氮化镓衬底使用硅作为掺杂剂时，掺杂浓度为3.0x1018 cm-3-8.0x1018cm-3；当n型重掺杂氮化镓衬底使用锗作为掺杂剂时，掺杂浓度为5.0x1018 cm-3-1.0x1019 cm-3。
7.根据权利要求1-3任一所述的氮化镓基结势垒肖特基二极管，其特征在于，所述p型氮化镓组块中的掺杂离子为镁或者锌，镁的掺杂浓度为1.0x1018 cm-3-3.0x1018 cm-3，锌的掺杂浓度为1.0x1018cm-3-5.0x1018 cm-3；
所述p+型氮化镓铝层中的掺杂离子为镁或者锌，镁的掺杂浓度为1.0x1020 cm-3-3.0x1020 cm-3，锌的掺杂浓度为1.0x1020 cm-3-5.0x1020cm-3。
8.根据权利要求7所述的氮化镓基结势垒肖特基二极管，其特征在于，所述p+型氮化镓铝层中铝和镓的摩尔比为0.1-0.3∶0.7-0.9。
9.根据权利要求1-3任一所述的氮化镓基结势垒肖特基二极管，其特征在于，所述欧姆接触电极的材质为Ti、Al、Ni和Au中的至少一种，所述阳极接触电极的材质为Ni或/和Au。
10.一种氮化镓基结势垒肖特基二极管的制备方法，其特征在于，包括：
获得双面抛光的衬底，
在衬底其中一侧面上制备n型氮化镓层，然后在n型氮化镓层上设置p型氮化镓组块；
在p型氮化镓组块上形成p+型氮化镓铝，使p型氮化镓组块包裹在p+型氮化镓铝和n型氮化镓层中，然后刻蚀掉部分相邻两个p型氮化镓组块之间的p+型氮化镓铝后使部分n型氮化镓层裸露，进而形成p+型氮化镓铝层；
在p+型氮化镓铝层上形成同时与n型氮化镓层和p+型氮化镓铝层接触的阳极接触电极；
在衬底的另一侧面上形成欧姆接触电极。
11.根据权利要求10所述的氮化镓基结势垒肖特基二极管的制备方法，其特征在于，所述p+型氮化镓铝层采用有机化学气相沉积方法形成；p+型氮化镓铝层形成后采用光刻工艺制作阻挡层，然后再采用Cl2干法刻蚀或SiCl4干法刻蚀形成p+型氮化镓铝层。
CN202010494372.XA 2020-06-03 2020-06-03 一种氮化镓基结势垒肖特基二极管及其制备方法 Active CN111863936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010494372.XA CN111863936B (zh) 2020-06-03 2020-06-03 一种氮化镓基结势垒肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010494372.XA CN111863936B (zh) 2020-06-03 2020-06-03 一种氮化镓基结势垒肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN111863936A CN111863936A (zh) 2020-10-30
CN111863936B true CN111863936B (zh) 2023-08-25

Family

ID=72985498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010494372.XA Active CN111863936B (zh) 2020-06-03 2020-06-03 一种氮化镓基结势垒肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111863936B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134517A (ja) * 2005-11-10 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体構造
CN103904135A (zh) * 2014-04-18 2014-07-02 苏州捷芯威半导体有限公司 肖特基二极管及其制造方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN108231911A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN108231912A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 GaN基JBS与超级结混合结构二极管及其制作方法
CN108565291A (zh) * 2017-11-24 2018-09-21 西安电子科技大学 基于横向外延过生长的GaN超级结二极管制作方法
CN110752260A (zh) * 2019-10-31 2020-02-04 中国科学院长春光学精密机械与物理研究所 新型GaN结势垒肖特基二极管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3043839B1 (fr) * 2015-11-17 2018-04-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode a heterojonction ayant un courant de surcharge transitoire accru

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134517A (ja) * 2005-11-10 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体構造
CN103904135A (zh) * 2014-04-18 2014-07-02 苏州捷芯威半导体有限公司 肖特基二极管及其制造方法
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN108231911A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 基于渐变漂移区的耐高压GaN基JBS二极管及其制作方法
CN108231912A (zh) * 2017-11-24 2018-06-29 西安电子科技大学 GaN基JBS与超级结混合结构二极管及其制作方法
CN108565291A (zh) * 2017-11-24 2018-09-21 西安电子科技大学 基于横向外延过生长的GaN超级结二极管制作方法
CN110752260A (zh) * 2019-10-31 2020-02-04 中国科学院长春光学精密机械与物理研究所 新型GaN结势垒肖特基二极管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高Al组分AlGaN肖特基二极管研制;赵鸿燕等;《红外技术》;20071020(第10期);全文 *

Also Published As

Publication number Publication date
CN111863936A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN109920857B (zh) 一种肖特基二极管及其制备方法
Zhang et al. Fully-and quasi-vertical GaN-on-Si pin diodes: High performance and comprehensive comparison
US9171914B2 (en) Semiconductor device
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN112420850B (zh) 一种半导体器件及其制备方法
CN111192928B (zh) 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN103579375A (zh) 一种SiC肖特基二极管及其制作方法
KR20220070882A (ko) Mosfet 소자 및 그 제조 방법
CN114420743B (zh) 反向阻断高迁移率晶体管
CN108206220B (zh) 金刚石肖特基二极管的制备方法
CN111863936B (zh) 一种氮化镓基结势垒肖特基二极管及其制备方法
CN111081758A (zh) 降低导通电阻的SiC MPS结构及制备方法
JP2013232578A (ja) ショットキーバリアダイオード
CN110416318A (zh) 一种氮化镓基二极管结构及其制备方法
CN115775730A (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
CN115842060A (zh) 热电优化设计的沟槽mos型氧化镓功率二极管及制作方法
CN115602734A (zh) 高正向电流密度的新型碳化硅功率二极管
CN112054056B (zh) 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
CN109390336B (zh) 一种新型宽禁带功率半导体器件及其制作方法
CN113851525A (zh) 一种GaN基沟槽金属氧化物肖特基势垒二极管及其制备方法
CN110504327A (zh) 基于纳米阵列的弹道输运肖特基二极管及其制作方法
CN213660418U (zh) 高阻断电压的氮化镓pn二极管
CN213242561U (zh) 一种沟槽型肖特基二极管器件
CN116598310B (zh) GaN基宽输入功率范围整流芯片及其制作方法、整流器
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230727

Address after: B2904, Building 10, Shenzhen Bay Science and Technology Ecological Park, No. 10, Gaoxin South 9th Road, High tech District Community, Nanshan District, Shenzhen, Guangdong 518000

Applicant after: Shenzhen aidixin Semiconductor Co.,Ltd.

Address before: 518000 No. 3688 Nanhai Road, Shenzhen, Guangdong, Nanshan District

Applicant before: SHENZHEN University

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230911

Address after: 518000, Building B, Zhongshen Garden, No. 2010 Caitian Road, Fushan Community, Futian Street, Futian District, Shenzhen City, Guangdong Province, 1409V5

Patentee after: Shenzhen Xiliang Enterprise Management Center (L.P.)

Address before: B2904, Building 10, Shenzhen Bay Science and Technology Ecological Park, No. 10, Gaoxin South 9th Road, High tech District Community, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: Shenzhen aidixin Semiconductor Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231218

Address after: Building C, No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Red and blue Microelectronics (Shanghai) Co.,Ltd.

Address before: 518000, Building B, Zhongshen Garden, No. 2010 Caitian Road, Fushan Community, Futian Street, Futian District, Shenzhen City, Guangdong Province, 1409V5

Patentee before: Shenzhen Xiliang Enterprise Management Center (L.P.)