CN114420743B - 反向阻断高迁移率晶体管 - Google Patents
反向阻断高迁移率晶体管 Download PDFInfo
- Publication number
- CN114420743B CN114420743B CN202111518536.9A CN202111518536A CN114420743B CN 114420743 B CN114420743 B CN 114420743B CN 202111518536 A CN202111518536 A CN 202111518536A CN 114420743 B CN114420743 B CN 114420743B
- Authority
- CN
- China
- Prior art keywords
- layer
- structure layer
- schottky contact
- type semiconductor
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000903 blocking effect Effects 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- -1 siC Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种反向阻断高迁移率晶体管，包括自下而上依次为衬底层、以及设置在所述衬底层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述肖特基接触层与所述异质结结构层之间设置有若干P型半导体层，所述肖特基接触层与所述异质结结构层环绕所述P型半导体层之间形成肖特基接触，漏电极制备在所述P型半导体层与所述肖特基接触层的接触面。漏电极的图案化P型半导体区域形成结势垒，以分配高阻断电压和低泄漏电流的电场，从而在单一器件实现晶体管的反向电压阻断能力。
Description
技术领域
本发明涉及半导体功率器件技术领域，特别涉及一种反向阻断高迁移率晶体管。
背景技术
随着5G等新一代移动通信技术的不断普及，以氮化镓(GaN)和碳化硅(SiC)为代表的宽禁带半导体器件运用将越来越普及。新的应用需求使得微波器件的性能要求也越来越高。5G通信需要更宽的带宽和更高的效率，随着卫星通信和电视广播的发展，放大器需要工作在更高的频率。宽禁带半导体又称第三代半导体，具有高频率、耐高温、高击穿电压、高电子迁移率、良好的抗辐射性能等优良特性，这些优良特性使得宽禁带半导体相比于传统的硅(S i)半导体在射频(RF)领域具有明显优势。基于第三代半导体GaN材料制备的高电子迁移率晶体管，由于具有高迁移率、高密度的二维电子气导电沟道、较高的击穿电压以及耐高温、耐辐照等诸多优点，是制造微波毫米波以及大功率电力电子的优选结构，在无线通信、电力系统、医疗、探测等领域都已有广泛且重要的应用。
反向阻断型晶体管是允许晶体管(通常用于仅充分确保正向阻断电压性能的可靠性的电路中)针对反向阻断电压性能也保持与正向阻断电压性能的可靠性相当的可靠性的半导体器件。现有的晶体管若需要特别的反向阻断能力，可以把晶体管和一个二极管串联使用，从而获得反向阻断能力。在这样的结构中，电流将流经两个会不同的器件，较长的电流通路将导致较大的导通压降，进而会使电路具有较高的功率损耗，成本也增加且体积增大。因此，需要进一步晶体管结构进一步优化，不增加器件情况下获得反向阻断能力。
发明内容
本发明要解决的技术问题是提供一种反向阻断高迁移率晶体管，能够在单一器件实现晶体管的反向电压阻断能力，结构简单且易于实现。
为了解决上述技术问题，本发明的技术方案如下：
本发明提供了一种反向阻断高迁移率晶体管，包括自下而上依次为衬底层、以及设置在所述衬底层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述肖特基接触层与所述异质结结构层之间设置有若干P型半导体层，所述肖特基接触层与所述异质结结构层环绕所述P型半导体层之间形成肖特基接触，漏电极制备在所述P型半导体层与所述肖特基接触层的接触面。
进一步的，所述源极金属结构层与所述异质结结构层之间n型欧姆接触，所述栅极金属结构层与所述异质结结构层之间是欧姆接触或肖特基接触。
进一步的，所述漏电极包括一个或多个欧姆接触，所述肖特基接触层与所述欧姆接触连接。
进一步的，所述栅极金属结构层和所述异质结结构层之间还设置有盖层，所述盖层是全P型结构层、N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构、超晶格结构、或绝缘层结构。
进一步的，所述P型半导体层与所述肖特基接触层之间还设置有欧姆接触层。具体的，所述欧姆接触层是P型欧姆接触。
进一步的，所述P型半导体层是全P型结构层、N-P型结构层、P-N-P型结构层、P-N-P-N结构层或者超晶格结构层。
可选的，所述P型半导体层覆盖所述异质结结构层，所述P型半导体结构层之间形成若干凹槽，在所述凹槽区域所述肖特基接触层与所述异质结结构层之间形成肖特基接触。
可选的，所述异质结结构层表面形成若干凸起部，在所述凸起部设置有所述P型半导体层，在所述凸起部之间所述肖特基接触层与所述异质结结构层之间形成肖特基接触。
可选的，所述P型半导体层包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着长度方向设置在所述独立几何形状区域。
可选的，所述P型半导体层包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层覆盖在所述独立几何形状区域上。
可选的，所述P型半导体层包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
可选的，所述P型半导体层包括多个依次排列的独立几何形状区域，多个所述肖特基接触层和/或所述欧姆接触层依次部分覆盖在所述独立几何形状区域上。
进一步的，所述异质结结构层、所述源极金属结构层、所述栅极金属结构层、所述肖特基接触层上覆盖设置有钝化绝缘层，在所述钝化绝缘层上对应所述源电极、栅电极、漏电极开设电极窗口。
本发明技术效果：
本发明实施例的反向阻断高迁移率晶体管，通过在异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，进一步在肖特基接触层与异质结结构层之间设置有若干P型半导体层，肖特基接触层与异质结结构层环绕P型半导体层之间形成肖特基接触，漏电极制备在所述P型半导体层与所述肖特基接触层的接触面。漏电极的图案化P型半导体区域形成结势垒，以分配高阻断电压和低泄漏电流的电场，从而在单一器件实现晶体管的反向电压阻断能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的第一种反向阻断高迁移率晶体管主剖视结构图；
图2为本发明的第二种反向阻断高迁移率晶体管主剖视结构图；
图3为本发明的第一种/第二种反向阻断高迁移率晶体管俯视结构图；
图4为本发明的反向阻断高迁移率晶体管沿着A-A截面视图一；
图5为本发明的反向阻断高迁移率晶体管沿着A-A截面视图二；
图6为本发明的反向阻断高迁移率晶体管沿着A-A截面视图三：
图7为本发明的第三种反向阻断高迁移率晶体管主剖视结构图；
图8为本发明的第四种反向阻断高迁移率晶体管主剖视结构图；
图9为本发明的第三种/第四种反向阻断高迁移率晶体管俯视结构图；
图10为本发明的反向阻断高迁移率晶体管沿着B-B截面视图一；
图11为本发明的反向阻断高迁移率晶体管沿着B-B截面视图二；
图12为本发明的反向阻断高迁移率晶体管沿着B-B截面视图三；
图13为本发明中第一种P型半导体层/欧姆接触层的结构形状示意图；
图14为本发明中第二种P型半导体层/欧姆接触层的结构形状示意图；
图15为本发明中第三种P型半导体层/欧姆接触层的结构形状示意图；
图16为本发明中第四种P型半导体层/欧姆接触层的结构形状示意图；
图17为本发明中第五种P型半导体层/欧姆接触层的结构形状示意图；
图18为本发明中第六种P型半导体层/欧姆接触层的结构形状示意图；
图19为本发明中第七种P型半导体层/欧姆接触层的结构形状示意图；
图20为本发明中第八种P型半导体层/欧姆接触层的结构形状示意图；
图21为本发明中第九种P型半导体层/欧姆接触层的结构形状示意图；
图22为本发明中第十种P型半导体层/欧姆接触层的结构形状示意图；
图23为本发明中第十一种P型半导体层/欧姆接触层的结构形状示意图；
图24为本发明中第十二种P型半导体层/欧姆接触层的结构形状示意图；
图25为本发明中第十三种P型半导体层/欧姆接触层的结构形状示意图；
图26为本发明中第十四种P型半导体层/欧姆接触层的结构形状示意图；
图27为本发明中第十五种P型半导体层/欧姆接触层的结构形状示意图；
图28为本发明的反向阻断高迁移率晶体管等效电路原理图；
图29为现有HEMT器件的反向特性曲线原理图；
图30为本发明的反向阻断高迁移率晶体管的反向特性曲线原理图；
图中，10-衬底层，20-应力缓冲层，30-沟道层，40-异质结结构层，50-P型半导体层，60-肖特基接触层，70-钝化绝缘层，80-源极金属结构层，90-欧姆接触层，100-栅极金属结构层，110-盖层。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1
如图1、3-4所示，本发明实施例提供了一种反向阻断高迁移率晶体管，包括自下而上依次为衬底层10、以及设置在所述衬底层10上含有一个或者多个二维电子气沟道的异质结结构层40，所述异质结结构层40上设置有相互分离的源极金属结构层80、栅极金属结构层100、肖特基接触层60；源电极、栅电极分别制备在所述源极金属结构层80、栅极金属结构层100，所述肖特基接触层60与所述异质结结构层40之间设置有若干P型半导体层50，所述肖特基接触层60与所述异质结结构层40环绕所述P型半导体层50之间形成肖特基接触，漏电极制备在所述P型半导体层50与所述肖特基接触层60的接触面。
具体的，所述源极金属结构层80与所述异质结结构层40之间n型欧姆接触，所述栅极金属结构层100与所述异质结结构层40之间是欧姆接触或肖特基接触。在形成源极金属结构层80、栅极金属结构层100时，一般是先刻蚀异质结结构层40，然后再光刻、蒸镀源极金属结构层80、栅极金属结构层100；也可以是先刻蚀一部分异质结结构层40，(深度上非完全刻蚀/空间上非完全刻蚀两种情况)，然后再光刻、蒸镀源极金属结构层80、栅极金属结构层100。源极金属结构层80的材料包括但不限于Ti/A1/Ni/Au，Ti/Al/Ti/Au或者Ti/Al/Mo/Au中任一种多层金属。
可选的，漏电极包括一个或多个欧姆接触，肖特基接触层60与所述欧姆接触连接。由于异质结结构层40上肖特基接触层60、源极金属结构层80、栅极金属结构层100均是相互分离的，因此，肖特基接触层60与漏电极上欧姆接触用金属层连接时，该欧姆接触和栅极金属结构层100在空间上是隔开。
可选的，衬底层10材料包括但不限于为Si、蓝宝石、SiC和GaN中一种或者多种。
在一些实施例中，衬底层10上通过外延生长等制备方式在衬底层10上形成应力缓冲层20和/或沟道层30，可选的，在应力缓冲层20上进一步制备形成沟道层30，在应力缓冲层20或沟道层30上设置异质结结构层40；应力缓冲层20材料包括但不限于低温AlN或低温GaN，所述应力缓冲层20的厚度为1nm～100um。沟道层30材料为GaN或者AlGaN，所述沟道层30的厚度为0nm～100um。
具体的，该异质结结构层40具有一个或多个二维电子气通道。异质结结构层40的材料可以包括但不限于A1GaN、InAlN、A1N、InN和InGaN中一种或多种，或者其他III-V族化合物体系构建，厚度为1nm～50nm。
优选的，如图2、8所示，所述栅极金属结构层100和所述异质结结构层40之间还设置有盖层110，所述盖层110是全P型结构层、N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构、超晶格结构、或绝缘层结构。N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构中P型结和N型结的顺序不限定，可以包括但不限于“上P下N”或者“上N下P”。栅极金属结构层100材料可以是Ni/Au，Pt/Au或者Mo/Au中任一种多层金属。盖层110材料包括但不限于p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组分渐变的p-InGaN中一种或多种，掺杂浓度为1015～1022/cm3，厚度为1-500nm。
可选的，如图7、9、10所示，所述P型半导体层50与所述肖特基接触层60之间还设置有欧姆接触层90。具体的，所述欧姆接触层是P型欧姆接触。欧姆接触层90可以但不限于Ti/Al/Ni/Au合金或Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金。
具体的，所述P型半导体层是全P型结构层、N-P型结构层、P-N-P型结构层、P-N-P-N结构层或者超晶格结构层。P型半导体层50材料包括但不限于p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组分渐变的p-InGaN中一种或多种，掺杂浓度为1015～1022/cm3，厚度为1-500nm。
可选的，如图5、11所示，所述P型半导体层50覆盖所述异质结结构层40，所述P型半导体结构层50之间形成若干凹槽，在所述凹槽区域所述肖特基接触层与所述异质结结构层40之间形成肖特基接触。
可选的，如图6、12所示，所述异质结结构层40表面形成若干凸起部，在所述凸起部设置有所述P型半导体层50，在所述凸起部之间所述肖特基接触层与所述异质结结构层40之间形成肖特基接触。
可选的，所述P型半导体层50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述欧姆接触层90沿着长度方向设置在所述独立几何形状区域。
可选的，所述P型半导体层50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述欧姆接触层90覆盖在所述独立几何形状区域上。
可选的，所述P型半导体层50包括多个依次排列的独立几何形状区域，所述肖特基接触层60和/或所述欧姆接触层90沿着长度方向一侧部分覆盖在所述独立几何形状区域上。
可选的，所述P型半导体层50包括多个依次排列的独立几何形状区域，多个所述肖特基接触层60和/或所述欧姆接触层90依次部分覆盖在所述独立几何形状区域上。具体的，多个肖特基接触层60和/或第二欧姆接触层90是多个独立图形区域或者连续图形区域，部分覆盖多个依次排列的独立几何形状区域形成的P型半导体层50。
可选的，如图13-27所示，所述独立几何形状区域包括但不限于矩形、椭圆形、三角形、星形、多边形、中心对称图形。这些图形可以大小不一致、分布非均匀、各种图形的组合均可。
如图1、7所示，所述异质结结构层40、所述源极金属结构层80、所述栅极金属结构层100、所述肖特基接触层60上覆盖设置有钝化绝缘层70，在所述钝化绝缘层70上对应所述源电极、栅电极、漏电极开设电极窗口。
如图28所示，本实施例的反向阻断高迁移率晶体管HEMTs的等效电路为在漏电极串联设置一结势垒肖特基二极管JBS，结势垒肖特基二极管JBSA等效电路为并联连接一PN二极管和一SBDs肖特基二极管，具有分配高阻断电压和低泄漏电流的电场的特性；在单一器件实现晶体管HEMTs的反向电压阻断能力。
如图29所示，现有的HEMT器件，无论栅极是否关断，反向漏极为负时，器件是导电的，微分电阻的阻值很小。如图30所示，本实施例的HEMT器件，无论栅极关断和栅极开启情况下，HEMT器件的反向均呈现高阻状态。
为了制备上述反向阻断高迁移率晶体管，可以采用但不限于以下的制备方法：
S1、在衬底层10上采用M0CVD自下而上外延生长应力缓冲层20、沟道层30、异质结结构层40和P型半导体层50，通过一次外延形成PN结，耗尽AlGaN/GaN异质结中的二维电子气，有效避免了界面杂质对P型半导体层50的影响。具体的，衬底层10材料为蓝宝石，衬底层10尺寸为2英寸。应力缓冲层20材料为GaN、厚度为2um。沟道层30材料为GaN，沟道层30厚度为100nm。异质结结构层40材料为Al0.26Ga0.74N，异质结结构层40厚度为25nm。P型半导体层50材料为GaN，P型半导体层50厚度为100nm，镁的掺杂浓度为4e18/cm3。
S2、在P型半导体层50上进行图形化，通过电子蒸镀法在P型半导体层50上沉积肖特基接触层60，通过干法刻蚀或湿法腐蚀的方法，图形化肖特基接触层60，露出制备漏电极外的区域。肖特基接触层60材料为W、WNx、Ni、Ti、Au、中一种或多种；肖特基接触层60的厚度为5nm～10um；肖特基接触层60的制备方法为磁控溅射、电子束蒸发设备、原子层淀积、中一种或多种。具体在本实施例中肖特基接触层60的材料为Ni/Au，厚度为300nm。
S3、异质结结构层40上分别制备源电极和栅电极。制备源电极和栅电极的退火温度为800～900摄氏度，退火时间为30～60秒。具体在本实施例中用电子束蒸发设备进行源电极和栅电极蒸镀，蒸镀金属体系为Ti/Al/Ti/Au(200/600/500/700埃)，然后进行剥离并快速热退火形成欧姆接触。退火条件可为：N2气氛，850摄氏度，30s。
S4、通过等离子体增强化学气相沉积(PECVD)或低压气相沉积(LPCVD)或原子层沉积(ALD)或物理气相沉积(PVD)或磁控溅射，均匀生长一层钝化绝缘层70；
S5、通过光刻工艺定义出场板区域后，通过干法刻蚀和湿法刻蚀形成场板，开出电极窗口和连接方式。
本发明实施例的反向阻断高迁移率晶体管，通过在异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，进一步在肖特基接触层与异质结结构层之间设置有若干P型半导体层，肖特基接触层与异质结结构层环绕P型半导体层之间形成肖特基接触，漏电极制备在所述P型半导体层与所述肖特基接触层的接触面。漏电极的图案化P型半导体区域形成结势垒，以分配高阻断电压和低泄漏电流的电场，从而在单一器件实现晶体管的反向电压阻断能力。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
在本发明专利的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”、“排”、“列”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明专利和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明专利新型的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明专利的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在发明专利中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”、“固连”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明专利中的具体含义。
在本发明专利中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
Claims (9)
1.一种反向阻断高迁移率晶体管，其特征在于，包括自下而上依次为衬底层、以及设置在所述衬底层上含有一个或者多个二维电子气沟道的异质结结构层，所述异质结结构层上设置有相互分离的源极金属结构层、栅极金属结构层、肖特基接触层；源电极、栅电极分别制备在所述源极金属结构层、栅极金属结构层，所述肖特基接触层与所述异质结结构层之间沿着与源极到漏极方向相垂直的方向间隔设置有若干P型半导体层，所述肖特基接触层与所述异质结结构层的接触面之间形成肖特基接触，漏电极制备在所述P型半导体层与所述肖特基接触层的接触面。
2.根据权利要求1所述的反向阻断高迁移率晶体管，其特征在于，所述源极金属结构层与所述异质结结构层之间是n型欧姆接触，所述栅极金属结构层与所述异质结结构层之间是肖特基接触。
3.根据权利要求1所述的反向阻断高迁移率晶体管，其特征在于，所述漏电极包括一个或多个欧姆接触，所述肖特基接触层与所述欧姆接触连接。
4.根据权利要求1所述的反向阻断高迁移率晶体管，其特征在于，所述栅极金属结构层和所述异质结结构层之间还设置有盖层，所述盖层是全P型结构层、N-P型结构层、P-N型结构层、P-N-P-N结构、N-P-N-P结构、超晶格结构、或绝缘层结构。
5.根据权利要求1所述的反向阻断高迁移率晶体管，其特征在于，所述P型半导体层与所述肖特基接触层之间还设置有欧姆接触层。
6.根据权利要求1所述的反向阻断高迁移率晶体管，其特征在于，所述P型半导体层覆盖所述异质结结构层，所述P型半导体层之间形成若干凹槽，在所述凹槽区域所述肖特基接触层与所述异质结结构层之间形成肖特基接触；
或者，所述P型半导体层覆盖所述异质结结构层并形成若干凸起部，在所述凸起部之间所述肖特基接触层与所述异质结结构层之间形成肖特基接触。
7.根据权利要求5所述的反向阻断高迁移率晶体管，其特征在于，所述P型半导体层包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着所述独立几何形状区域排列方向设置在所述独立几何形状区域；
或者，所述P型半导体层包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层覆盖在所述独立几何形状区域上。
8.根据权利要求5所述的反向阻断高迁移率晶体管，其特征在于，所述P型半导体层包括多个依次排列的独立几何形状区域，所述肖特基接触层和/或所述欧姆接触层沿着所述独立几何形状区域排列方向一侧部分覆盖在所述独立几何形状区域上；
或者，所述P型半导体层包括多个依次排列的独立几何形状区域，多个所述肖特基接触层和/或所述欧姆接触层依次部分覆盖在所述独立几何形状区域上。
9.根据权利要求1所述的反向阻断高迁移率晶体管，其特征在于，所述异质结结构层、所述源极金属结构层、所述栅极金属结构层、所述肖特基接触层上覆盖设置有钝化绝缘层，在所述钝化绝缘层上对应所述源电极、栅电极、漏电极开设电极窗口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111518536.9A CN114420743B (zh) | 2021-12-13 | 2021-12-13 | 反向阻断高迁移率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111518536.9A CN114420743B (zh) | 2021-12-13 | 2021-12-13 | 反向阻断高迁移率晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420743A CN114420743A (zh) | 2022-04-29 |
| CN114420743B true CN114420743B (zh) | 2023-05-26 |
Family
ID=81266252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111518536.9A Active CN114420743B (zh) | 2021-12-13 | 2021-12-13 | 反向阻断高迁移率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420743B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115172366A (zh) * | 2022-09-05 | 2022-10-11 | 晶通半导体(深圳)有限公司 | 一种单片集成分压器的氮化镓器件 |
| CN115274846B (zh) * | 2022-09-26 | 2023-01-10 | 晶通半导体(深圳)有限公司 | 高电子迁移率晶体管 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594247A (zh) * | 2021-07-30 | 2021-11-02 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6326638B2 (ja) * | 2013-04-25 | 2018-05-23 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US9577048B1 (en) * | 2015-09-24 | 2017-02-21 | Epistar Corporation | Heterostructure field-effect transistor |
| CN112420850B (zh) * | 2019-08-23 | 2024-04-12 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN112951909B (zh) * | 2020-04-30 | 2022-02-15 | 英诺赛科(苏州)半导体有限公司 | 半导体器件 |
| CN113644129B (zh) * | 2021-08-12 | 2023-04-25 | 电子科技大学 | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT |
-
2021
- 2021-12-13 CN CN202111518536.9A patent/CN114420743B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594247A (zh) * | 2021-07-30 | 2021-11-02 | 电子科技大学 | 一种逆阻型氮化镓高电子迁移率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420743A (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190140046A1 (en) | Silicon carbide power device employing heterojunction terminal and manufacturing method thereof | |
| EP2385558B1 (en) | High Temperature Performance Capable Gallium Nitride Transistor | |
| JP2018082192A (ja) | 再成長構造を用いたｉｉｉ族窒化物トランジスタ | |
| CN114420743B (zh) | 反向阻断高迁移率晶体管 | |
| US20220344500A1 (en) | Gallium nitride high-electron mobility transistors with p-type layers and process for making the same | |
| JP2008004779A (ja) | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 | |
| JP2013089970A (ja) | 第ｉｉｉ族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| KR20140110615A (ko) | 질화계 반도체 소자 | |
| WO2015077916A1 (zh) | GaN基肖特基二极管整流器 | |
| CN112289858A (zh) | Ⅲ族氮化物增强型hemt器件及其制备方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| JP6408890B2 (ja) | インナービアを有する半導体デバイス | |
| EP4033541A1 (en) | High electron mobility transistor and method for forming the same | |
| CN114823851A (zh) | 氮化镓反向导通晶体管 | |
| US20220310824A1 (en) | High electron mobility transistor and method for forming the same | |
| CN113823673A (zh) | 基于超晶格结构的增强型GaN HEMT器件及其制备方法 | |
| JP2000100829A (ja) | 接合型電界効果トランジスタおよびその製造方法 | |
| CN114823850B (zh) | P型混合欧姆接触的氮化镓晶体管 | |
| KR20230025527A (ko) | 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정 | |
| CN113725294B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| JP2002016262A (ja) | 縦型電界効果トランジスタ | |
| US20210359118A1 (en) | Group III-Nitride High-Electron Mobility Transistors Configured with Recessed Source and/or Drain Contacts for Reduced On State Resistance and Process for Implementing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |