JP2008004779A - 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 - Google Patents

窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP2008004779A
JP2008004779A JP2006173223A JP2006173223A JP2008004779A JP 2008004779 A JP2008004779 A JP 2008004779A JP 2006173223 A JP2006173223 A JP 2006173223A JP 2006173223 A JP2006173223 A JP 2006173223A JP 2008004779 A JP2008004779 A JP 2008004779A
Authority
JP
Japan
Prior art keywords
electrode
layer
emitter
nitride semiconductor
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006173223A
Other languages
English (en)
Inventor
Tatsuo Morita
竜夫 森田
Tetsuzo Ueda
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006173223A priority Critical patent/JP2008004779A/ja
Priority to US11/812,591 priority patent/US7728359B2/en
Publication of JP2008004779A publication Critical patent/JP2008004779A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体バイポーラトランジスタにおいて、エミッタ層に接する形で形成されたコンタクト層がｎ型ＩｎＡｌＧａＮ４元混晶により形成され、前記エミッタ層と前記コンタクト層はその上に形成されたエミッタとの障壁高さが小さくＩｎＡｌＧａＮ４元混晶上ではオーミック電極コンタクト抵抗を小さくできる例えばＷＳｉエミッタ電極が庇となるように選択的に除去されており、このエミッタ電極をマスクとしてベース電極がセルフアライン工程にて形成される。このような構成にすることにより、エミッタ段差とベース電極端との間の距離を、十分に小さくし、ベース抵抗を低減できる。この結果、良好な高周波特性を有するバイポーラトランジスタを実現することが可能となる。
【選択図】図１

Description

本発明は、例えば無線通信機器の送受信回路で用いられる高周波トランジスタ等に適用できる窒化物半導体を用いたバイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法に関するものである。
ＧａＮに代表される窒化物化合物半導体はＧａＮの禁制帯幅が室温で３．４ｅＶと大きいいわゆるワイドギャップ半導体であり、絶縁破壊電界及び電子の飽和ドリフト速度がＧａＡｓなどの化合物半導体あるいはＳｉ半導体などに比べて大きいという特長を有しているため、高周波高出力電子デバイス用に期待され、研究開発が活発に行われている。ＧａＮ系半導体では一般に形成される（０００１）面に垂直な方向に自発分極及びピエゾ分極による内部電界が生じ、ＡｌＧａＮ／ＧａＮへテロ構造においてはアンドープ時においても１ｘ１０１３ｃｍ−２以上のシートキャリア濃度が得られることも特長の一つである。これらの特長を活かし、ヘテロ界面での高濃度２次元電子ガスを利用したヘテロ接合電界効果トランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ：ＨＦＥＴ）が作製され、優れた高周波動作について報告されている（非特許文献１参照）。以上の通り、これまでに報告のあるＧａＮ系トランジスタは主に横型の電界効果トランジスタに関するものである。さらに高速動作を実現するためには横型トランジスタよりもキャリア走行時間を短く出来る縦型のバイポーラトランジスタが有望である。また、現状のＧａＮ横型電界効果トランジスタでは、ゲート電極に負バイアス、ドレイン電極に正バイアスを印加する必要があり、正負両電源が必要であるため、例えば無線通信機器システムの小型化も困難であるが、バイポーラトランジスタとすれば、正電源のみの単一電源化が可能となりシステムの小型化も可能となる。これまでに、ＧａＡｓに代表される従来の化合物半導体では混晶化が可能でありベース・エミッタ間をヘテロ接合としたヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ ：ＨＢＴ）とすることで高利得化・高周波特性の向上が報告されている。ＧａＮ系半導体においても従来の化合物半導体と同様にＨＢＴとすることで、さらなる高速トランジスタが実現できるものと考えられる。
以下にこれまでに報告されているＧａＮ系ＨＢＴ構造の一例について説明する（非特許文献２参照）。ＳｉＣ基板上にＡｌＮバッファー層、ｎ型ＧａＮサブコレクタ層、ｎ型ＧａＮコレクタ層、Ｉｎ組成傾斜層を有するｎ型ＩｎＧａＮ層、Ｍｇがドーピングされたｐ型ＩｎＧａＮベース層、ｎ型ＧａＮエミッタ層がこの順に形成されている。ｎ型エミッタ層段差が形成されており、その段差上にエミッタ電極となるＡｌ／Ａｕ電極と露出したｐ型ＩｎＧａＮベース層上にベース電極となるＰｄ／Ａｕ電極が形成され、ｎ型ＧａＮサブコレクタ層に接する形でコレクタ電極となるＡｌ／Ａｕ電極が形成されている。ベース層をＧａＮではなくＩｎＧａＮとすることでドーパントであるＭｇの活性化率を向上させ、高周波特性を決定する重要な要素であるベース抵抗を低減していることが特長である。現状で電流増幅率２０というＧａＮ系ＨＢＴとしては大きな値が実現できている。
Ｔ．Ｍｕｒａｔａ ｅｔ ａｌ． ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，ｖｏｌ．５２， Ｎｏ．６，ｐｐ．１０４２−１０４７（２００５） Ｔｏｓｈｉｋｉ Ｍａｋｉｍｏｔｏ ｅｔ ａｌ． Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ７９ Ｎｏ３ ３８０（２００１）
しかしながら、非特許文献２に示されたＨＢＴでは、ベース層のＭｇのドーピング濃度が２×１０１９ｃｍ−３と多いにもかかわらず、ホール濃度は５×１０１８ｃｍ−３となり、Ｍｇの活性化率が低く、いまだ十分に低いベース抵抗が得られていない。ＧａＮ系ワイドギャップ材料では、Ｍｇに代表されるｐ型ドーパントの活性化エネルギーが、例えばＧａＮ中のＭｇで１６０ｍｅＶと大きいため、十分大きなキャリア濃度を得ることが困難である。従って、さらにベース抵抗を低減するためにはエミッタ段差とベース電極端の距離をできるだけ小さくすることが考えうる唯一の方法であるが、非特許文献２に示された構造では、前記段差形成とベース電極形成を個別のフォトリソグラフィ工程を用いて形成するために少なくとも露光装置の位置合わせ精度以上の距離とする必要があり、例えばｉ線ステッパを用いた場合には０．２μｍ以下とすることは困難であった。さらに距離を小さくするためには高価な最新の露光装置を使用する必要があり、製造コストが大きくなってしまうという課題もある。従って、エミッタ段差とベース電極端の距離短縮に限界があり、ベース抵抗の低減が困難であった。結果として、高周波特性に優れたＧａＮ系ＨＢＴを作製することが困難であった。
本発明は前述の技術的課題に鑑み、エミッタ段差とベース電極端の距離を十分に小さくでき、ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法を提供することを目的とする。
前記の目的を達成するために、本発明の請求項１記載の窒化物半導体バイポーラトランジスタは、エミッタ電極あるいはコレクタ電極に接する形で形成されている窒化物半導体層がＩｎＡｌＧａＮ４元混晶により構成される窒化物半導体バイポーラトランジスタを構成している。
このような構成とすることにより、前記ＩｎＡｌＧａＮ４元混晶上では金属電極との障壁高さが小さいため、多くの金属電極と低抵抗なオーミックコンタクト抵抗を実現でき、直列抵抗を低減し、高速動作可能な窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項２記載の窒化物半導体バイポーラトランジスタでは、エミッタ層の一部もしくはコレクタ層の一部に対して庇を形成する形でエミッタ電極あるいはコレクタ電極が形成され、前記庇をマスクとしてベース電極が形成されている窒化物半導体バイポーラトランジスタを構成している。
このような構成とすることで、エミッタ段差とベース電極端間の距離を短縮することができ、ベース抵抗を低減し、高速動作可能な窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項３記載の窒化物半導体バイポーラトランジスタでは、請求項２記載のトランジスタにおいて、前記庇を有するエミッタ電極あるいはコレクタ電極に接する形でＩｎＡｌＧａＮ４元混晶が形成されている構成となっている。
このような構成とすることにより、ＩｎＡｌＧａＮ４元混晶上では金属電極との障壁高さが小さいため、低抵抗なオーミックコンタクト抵抗を実現でき、直列抵抗を低減することができ、さらに、エミッタ段差とベース電極端間の距離を短縮することができるため、ベース抵抗を低減できる。この結果、直列抵抗とベース抵抗の両方を低減し、高速動作可能な窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項４記載の窒化物半導体バイポーラトランジスタでは、請求項２、３記載のトランジスタにおいて、前記エミッタ電極もしくは前記コレクタ電極の上部に接する形で前記ベース電極と同一の電極材料膜が形成されている構成となっている。
このような構成とすることにより、ベース電極はエミッタ電極もしくはコレクタ電極をマスクとしたセルフアライン工程で形成することでき、エミッタ段差とベース電極端間の距離を短縮することができ、ベース抵抗を低減し、高速動作可能な窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項５記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、ベース・エミッタ間あるいはベース・コレクタ間あるいはその両方にヘテロ接合が存在するように形成されている構成となっている。
このような構成とすることにより、ベース抵抗低減のためベース層のホール濃度を上げても、ヘテロ接合によりベースからエミッタへの再結合電流を抑制することができ、電流増幅率を低下させずにベース抵抗を低減し、良好な高周波特性を有する窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項６記載の窒化物半導体バイポーラトランジスタでは、請求項５記載のトランジスタにおいて、前記ヘテロ接合が、ＡｌＧａＮ／ＧａＮあるいはＩｎＧａＮ／ＧａＮあるいはＡｌＧａＮ／ＩｎＧａＮで構成されておりエミッタの禁制帯幅がベースの禁制帯幅より大きくなるように形成されている構成となっている。
このような構成とすることにより、請求項５記載のトランジスタと同様に優れた高周波特性を有する窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項７記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、エミッタ層あるいはコレクタ層の側部にベンゾシクロブテン膜（以下、ＢＣＢ膜）が形成され、前記エミッタ電極の一部あるいは前記コレクタ電極の一部が前記ＢＣＢ膜から露出している構成となっている。
このような構成にすることにより、比誘電率２．６５と小さい低誘電率膜であるＢＣＢ膜によりトランジスタを埋め込まれた構成とできるので、寄生容量が低減でき高周波特性に優れた窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項８記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、ベース層の一部が、ＩｎＧａＮＡｓあるいはＩｎＧａＮＰにより構成されている。
このような構成とすることにより、ＩｎＧａＮＡｓ及びＩｎＧａＮＰは従来ｐ型ベース層に使われてきたＩｎＧａＮよりもバンドギャップが小さく、Ｍｇをドーピングした際のｐ型アクセプタの活性化エネルギーが小さくなるため、ベース層でのホール濃度を大きくできる。その結果、ベース抵抗を低減し優れた高周波特性を有する窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項９記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、前記ＩｎＧａＮＡｓあるいはＩｎＧａＮＰがＩｎＧａＮにＡｓあるいはＰをイオン注入あるいは拡散することにより形成されている構成となっている。
このような構成とすることにより、前記エミッタ電極あるいはコレクタ電極をマスクとしたセルフアライン工程により選択的にＩｎＧａＮＡｓあるいはＩｎＧａＮＰ層を容易に形成することができる。その結果、請求項８記載のトランジスタと同様、ベース抵抗を低減し高周波特性に優れた窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１０記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、前記庇を有するエミッタ電極あるいはコレクタ電極がＷＳｉにより構成されている。
このような構成とすることにより、ＩｎＡｌＧａＮ４元混晶上で低抵抗のオーミックコンタクトを形成すると同時に、ＷＳｉは耐熱性に優れていることから、熱処理工程を含む工程が可能となり、このような熱処理工程を含み、プロセスの自由度を高めつつ、よりベース抵抗及び直列抵抗が小さい高速動作可能な窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１１記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、前記ベース電極と境界を接する前記エミッタ電極あるいは前記コレクタ電極の周辺部分が、前記エミッタ層もしくは前記コレクタ層における結晶の＜１１−２０＞方向あるいは＜１−１００＞方向の線分のみで構成されている。
このような構成とすることにより、前記庇を形成するのに必要な前記エミッタ電極あるいはコレクタ電極下へのエッチングが、エッチング異方性の影響を受けないでエッチングが可能となり、セルフアライン工程にてベース電極を形成した場合に、前記エミッタ電極あるいはコレクタ電極と前記ベース電極が電気的に接続されることなく、再現性良く、また電極間でのリーク電流の小さい窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１２記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、ＩＩＩ族原子のみで構成されるＩＩＩ族面を最表主面とする（０００１）面か、窒素原子のみで構成される窒素面を最表主面とする（０００−１）面上に形成されている構成となっている。
このような構成とすることにより、結晶性に優れたトランジスタ構造を形成できるので、より高利得の窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１３記載の窒化物半導体バイポーラトランジスタでは、請求項１２記載のトランジスタをその上に形成する基板が、サファイアあるいはＧａＮあるいはＳｉＣにより構成される。
このような構成とすることで、これら基板の上に結晶性に優れた窒化物半導体層を形成できることから、より高利得の窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１４記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタにおいて、窒素原子とＩＩＩ族金属原子の数が同一である無極性面上に形成されている構成となっている。
このような構成とすることにより、電流の流れる方向に対して分極による電界が生じないため、ベース層内に電子の加速を妨げる方向に働く電界がなく、結果として高速動作可能な窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１５記載の窒化物半導体バイポーラトランジスタでは、請求項１、２記載のトランジスタが、導電性基板上に形成されており、前記導電性基板裏面にコレクタ電極またはエミッタ電極が形成される構成となっている。
このような構成とすることにより、コレクタ電極もしくはエミッタ電極を基板表面側に形成しないので、よりチップ面積が小さい窒化物半導体バイポーラトランジスタを実現することが可能となる。
請求項１６記載の窒化物半導体バイポーラトランジスタの製造方法では、基板上に窒化物半導体からなるコレクタ層、ベース層、エミッタ層、窒化物半導体層をこの順序に形成する工程と、前記窒化物半導体層上でエミッタ電極を選択的に形成する工程と、前記エミッタ電極をマスクとして前記窒化物半導体層と前記エミッタ層を同時に選択的に除去し、前記ベース層を露出し、前記エミッタ電極の下方で庇を形成する工程と、前記エミッタ電極をマスクとしてベース電極を前記ベース層に接する形で形成する工程を含む構成となっている。
このような構成とすることにより、ベース電極はエミッタ電極とセルフアライン工程にて形成でき、よりチップ面積の小さく、またエミッタ段差とベース電極端間の距離の短縮によるベース抵抗を低減し高速動作可能な窒化物半導体バイポーラトランジスタが実現することが可能となる。
請求項１７記載の窒化物半導体バイポーラトランジスタの製造方法では、基板上に窒化物半導体からなるエミッタ層、ベース層、コレクタ層、窒化物半導体層をこの順序に形成する工程と、前記窒化物半導体層上でコレクタ電極を選択的に形成する工程と、前記コレクタ電極をマスクとして前記窒化物半導体層と前記コレクタ層を同時に選択的に除去し、前記ベース層を露出し、前記コレクタ電極の下方で庇を形成する工程と、前記コレクタ電極をマスクとしてベース電極を前記ベース層に接する形で形成する工程を含む構成となっている。
このような構成とすることにより、ベース電極はコレクタ電極とセルフアライン工程にて形成でき、よりチップ面積の小さく、またコレクタ段差とベース電極端間の距離短縮によりベース抵抗を低減し高速動作可能な窒化物半導体バイポーラトランジスタが実現することが可能となる。
以上により、エミッタ段差とベース電極端の距離を十分に小さくでき、ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法を提供することができる。
本発明によれば、抵抗を低減でき、それにより優れた高周波特性を有し高速動作を可能とする窒化物半導体バイポーラトランジスタを実現することができる。
以下、本発明の実施例について図面を参照しながら説明する。
（第１の実施例）
まず、図１，図２，図３を用いて第１の実施例について説明する。
図１は本発明の第１の実施例における窒化物ヘテロ接合バイポーラトランジスタの構造を示す断面図、図２は本発明の第１の実施例におけるヘテロ接合バイポーラトランジスタのマスクパターンを示す構成図、図３は本発明の第１の実施例におけるヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図である。
図１において、１０１はサファイア基板、１０２はアンドープＧａＮ下地層、１０３はｎ＋型ＧａＮサブコレクタ層、１０４はｎ型ＧａＮコレクタ層、１０５はｐ型ＩｎＧａＮベース層、１０６はｎ型ＧａＮエミッタ層、１０７はｎ型ＩｎＡｌＧａＮエミッタコンタクト層、１０８はＷＳｉエミッタ電極、１０９はエミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜、１１０はＰｄ／Ｐｔ／Ａｕベース電極、１１１はＴｉ／Ａｌコレクタ電極、１１２はＢＣＢ（ベンゾシクロブテン）膜、１１３はエミッタ電極用Ａｕメッキ配線、１１４はベース電極用Ａｕメッキ配線、１１５はコレクタ電極用Ａｕメッキ配線、１１６は高抵抗領域である。
図１に示すように、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７上にＷＳｉエミッタ電極１０８を有し、ｐ型ＩｎＧａＮベース層１０５に接する形で、セルフアライン工程で形成されたＰｄ／Ｐｔ／Ａｕベース電極１１０を有する窒化物半導体ヘテロ接合バイポーラトランジスタが形成されている。
ここでは、サファイア基板１１０（０００１）面上にアンドープＧａＮ下地層１０２を２μｍ、ｎ＋型ＧａＮサブコレクタ層１０３を１μｍ、ｎ型ＧａＮコレクタ層１０４を５００ｎｍ、ｐ型ＩｎＧａＮベース層１０５を１００ｎｍ、ｎ型ＧａＮエミッタ層１０６を２００ｎｍ、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７を２０ｎｍこの順に形成され、前記ｎ型ＧａＮエミッタ層１０６及び前記ｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７の一部が例えば２２０ｎｍ程度の深さだけ選択的に除去されている。さらに、前記ｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７に接する形でＷＳｉを用いたオーミック電極がエミッタ電極として形成されている。ＩｎＡｌＧａＮと金属間の接合では金属との障壁高さが小さくなるため、例えば、熱処理を施さないＷＳｉでも１ｘ１０−５Ωｃｍ２台のコンタクト抵抗に抑えられている。これはＩｎＡｌＧａＮ上にて、例えば、ＧａＮと比較してＷＳｉの電子親和力が大きいためであると考えられる。コンタクト抵抗低減のためにはｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７のＳｉドーピング量は大きい程よく、例えば１ｘ１０１９ｃｍ−３以上ドーピングされている。前記ｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７は、例えばＩｎ０．０９Ａｌ０．３９Ｇａ０．６Ｎであり、ＧａＮに格子整合する形で形成され、結晶性に優れ厚膜化が可能な組成範囲にて形成されている。図１に示す（０００１）面上のＨＢＴでは、ｐ型ＩｎＧａＮベース層１０５中において電子の加速が阻害される方向に分極電界が生じてしまい、動作速度向上に不利である。一方、例えばサファイアＲ面（（１−１０２）面）上にいわゆる無極性ａ面（（１１−２０）面）にてＧａＮ系半導体を形成した場合には、分極電界はヘテロ界面に垂直に形成されないため、電子が分極電界の影響を受けずに走行でき、第１の実施例で示す窒化物半導体バイポーラトランジスタでは、前述の内部電界がｐ型ＩｎＧａＮベース層１０５中に生じないため、高速動作に向け有利である。
前記ＷＳｉエミッタ電極１０８が庇を形成する形でｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７に接しており、このＷＳｉ電極１０８をマスクとしてｐ型ＩｎＧａＮベース層１０５上にｎ型ＧａＮエミッタ層１０６に接しない形でＰｄ／Ｐｔ／Ａｕベース電極１１０がいわゆるセルフアライン工程にて形成されている。例えば、図１に示すｎ型ＧａＮエミッタ層１０６及びｎ型ＩｎＡｌＧａＮエミッタコンタクト層１０７の幅は２μｍ、ＷＳｉエミッタ電極１０８の幅は２．２μｍとなるように形成されている。このような構造にすることでベース電極とエミッタ領域との電気的な接続を防ぎ、高歩留まりでセルフアライン工程によるベース電極形成を可能にし、従来マスク合わせの精度により限界であったエミッタ−ベース電極端間距離０．２μｍより短い、０．１μｍのエミッタ−ベース電極端距離を実現し、ベース抵抗が低減されている。また、ベース電極コンタクト抵抗を低減するためには、高い仕事関数を有するベース電極材料が望ましく、例えば、図１に示されたＰｄ系ではく６ｅＶ前後の仕事関数を有しているＺｎＩｎＳｎＯ（ＺＩＴＯ）やＧａＩｎＳｎ（ＧＩＴＯ）などの酸化物透明導電膜などをベース電極に用いることで、ベースのコンタクト抵抗を低減し、良好な高周波特性を実現することが可能である。前記ｎ型ＧａＮコレクタ層内のエミッタ電極下以外の領域において、ＢやＯなどをイオン注入することによりＷＳｉエミッタ電極１０８をマスクに用いたいわゆるセルフアライン工程で高抵抗化領域が形成されている。このような構成にすることでベース−コレクタ間容量を低減し、良好な高周波特性を実現することが可能となる。また、セルフアライン工程で行われるため、選択的な注入のためにつかわれるマスクの形成工程を省き、低コストプロセスを実現できる。
さらに、前記ｐ型ＩｎＧａＮベース層１０５とｎ型ＧａＮコレクタ層１０４が選択的に除去され、露出したｎ＋型ＧａＮサブコレクタ層１０３に接する形でＴｉ／Ａｌコレクタ電極１１１が形成されている。加えて、デバイス領域以外のｎ＋型ＧａＮサブコレクタ層１０３とアンドープＧａＮ下地層１０２が選択的に除去されている。このような構造にすることで、同一基板上に形成される複数のＨＢＴを分離し集積化することが可能である。エミッタ電極の最上部の表面を覆うように比誘電率が２．６５と低い低誘電率膜であるＢＣＢ膜１１２が形成され、前記露出したエミッタ電極に接する形でＢＣＢ膜１１２上にエミッタ電極用Ａｕメッキ配線１１３が形成されている。前記ＢＣＢ膜１１２にベース電極用のコンタクトホールとコレクタ電極用のコンタクトホールが形成され、それら２つのコンタクトホールを介してベース電極用Ａｕメッキ配線１１４とコレクタ電極用Ａｕメッキ配線１１３がそれぞれコレクタ電極及びベース電極に接続される形で形成されている。ここでは、ＧａＮ／ＩｎＧａＮ／ＧａＮのいわゆるダブルヘテロ接合バイポーラトランジスタの例を示したが、ＡｌＧａＮ／ＧａＮヘテロ接合バイボーラトランジスタでもよく、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮやＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮのダブルヘテロ接合バイポーラトランジスタであってもよい。ここでは、絶縁性のサファイア基板を用いて、基板表面からコレクタ電極を引き出しているが、ＳｉＣ基板やＧａＮ基板やＳｉ基板でも良く、導電性のｎ型ＧａＮ基板を用いる場合には、基板上に直接ｎ＋型ＧａＮサブコレクタ層１０３を形成し、基板裏面にＴｉ／Ａｌコレクタ電極１１を形成する形でも良い。本実施例に示したヘテロ接合バイポーラトランジスタによれば、セルフアライン工程によるベース電極形成により、ベース抵抗を低減して良好な高周波特性を有するトランジスタを実現できる。
図２は図１に断面構造を示すヘテロ接合バイポーラトランジスタを高周波トランジスタに適用した場合におけるマスク上のレイアウトの一例を示した構成図である。
図２において、２０１はエミッタ電極、２０２はベース電極、２０３はコレクタ電極、２０４はベース・コレクタ層メサ周辺段差、２０５はベース電極配線用コンタクト穴、２０６はサブコレクタ層周辺段差、２０７はコレクタ電極配線用コンタクト穴、２０８はエミッタ電極用Ａｕメッキ配線、２０９はベース電極用Ａｕメッキ配線、２１０はコレクタ電極用Ａｕメッキ配線である。ここでは、エミッタ電極２０１下にてｎ型ＩｎＡｌＧａＮエミッタコンタクト層とｎ型ＧａＮエミッタ層がサイドエッチングされる形で選択的に形成されているが、エッチングの異方性の影響をなくすため、エミッタ電極２０１は＜１１−２０＞方向あるいは＜１−１００＞方向に平行な辺で構成された六角形の形状となっている。辺を六角形とすることでエッチングの異方性の影響を受けない構成となっている。エミッタ電極２０１は大電流化のため複数のフィンガーを有しており、前記エミッタＡｕメッキ配線２０８によりお互いに接続されている。以上のような構成のヘテロ接合バイポーラトランジスタとすることにより、エミッタ電極２０１が複数のフィンガーを有するので、より高出力で高速動作が可能な高周波トランジスタを小さなチップ面積にて実現することが可能となる。
図１に断面図を、図２にそのマスクパターンのレイアウトを示すヘテロ接合バイポーラトランジスタを作製するためには、例えば、図３に示す製造方法が考えられる。図３は、本発明の第１の実施例におけるヘテロ接合バイポーラトランジスタの製造方法を示す構成図である。
図３において、３０１はサファイア基板、３０２はアンドープＧａＮ下地層、３０３はｎ＋型ＧａＮサブコレクタ層、３０４はｎ型ＧａＮコレクタ層、３０５はｐ型ＩｎＧａＮベース層、３０６はｎ型ＧａＮエミッタ層、３０７はｎ型ＩｎＡｌＧａＮエミッタコンタクト層、３０８はＷＳｉエミッタ電極、３０９は高抵抗領域、３１０はＰｄ／Ｐｔ／Ａｕベース電極、３１１はエミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜、３１２はＴｉ／Ａｌコレクタ電極、３１３はＢＣＢ膜、３１４はベース電極用Ａｕメッキ配線、３１５はエミッタ電極用Ａｕメッキ配線、３１６はコレクタ電極用Ａｕメッキ配線である。
まず、サファイア（０００１）基板３０１上にアンドープＧａＮ下地層３０２を２μｍ、ｎ＋型ＧａＮサブコレクタ層３０３を１μｍ、ｎ型ＧａＮコレクタ層３０４を０．５μｍ、ｐ型ＩｎＧａＮベース層３０５を１００ｎｍ、ｎ型ＧａＮエミッタ層３０６を２００ｎｍ、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層３０７を２０ｎｍこの順にＭＯＣＶＤ法により形成する（図３（ａ））。
前記エピタキシャル成長後、ＷＳｉエミッタ電極３０８を、例えば、ＲＦスパッタ法により全面に形成した後に、例えば、ＣＦ４ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）エッチングでアイランド状パターンになるよう選択的に除去する。さらに、このＷＳｉエミッタ電極３０８をマスクとして、Ｃｌ２ガス等を用いたＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）ドライエッチングにより、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層３０７とｎ型ＧａＮエミッタ層３０６を２２０ｎｍ程度エッチングし、ｐ型ＩｎＧａＮベース層３０５を露出させる。この際に、ＷＳｉエミッタ電極３０８が庇となる形でｎ型ＩｎＡｌＧａＮエミッタコンタクト層３０７とｎ型ＧａＮエミッタ層３０６のＷＳｉエミッタ電極３０８下部の周辺部がオーバーエッチングされる（図３（ｂ））。アイランド形状のＷＳｉエミッタ電極３０８は＜１−１００＞方向あるいは＜１１−２０＞方向を一辺とする六角形であれば庇が等方的に形成されるので望ましい。また、このアイランドが円形や六角形で複数個形成されている形でも良い。さらに、ＷＳｉエミッタ電極３０８をマスクにして、例えば、ＢあるいはＯイオンを注入することでｎ型ＧａＮコレクタ層３０４内部に高抵抗化領域３０９を形成する。
次に、ＷＳｉエミッタ電極３０８上にエミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜３１１を形成、エッチングにより露出したｐ型ＩｎＧａＮベース層３０５上にＰｄ／Ｐｔ／Ａｕベース電極３１０を形成する（図３（ｃ））。
続いて、ｎ＋型ＧａＮサブコレクタ層３０３を露出させるためｎ型ＧａＮコレクタ層３０４の一部を、例えば、ＩＣＰで選択的に除去する。ｎ＋型ＧａＮサブコレクタ層３０３露出後、隣接する素子間にあるサファイア基板３０１もしくはアンドープＧａＮ下地層３０２を、例えば、ＩＣＰで選択的に除去する（図示せず）。このように下地層を除去することで、複数のＨＢＴを電気的に分離している。また、ここでは、ｎ＋型ＧａＮサブコレクタ層３０３を除去した例を示したが、前記ｎ＋型ＧａＮサブコレクタ層３０３露出後、デバイス周辺部にＢあるいはＯイオンを選択的に注入し、高抵抗化することでも素子分離を行うことができる。さらに、露出したｎ＋型ＧａＮサブコレクタ層３０３の表面にＴｉ／Ａｌコレクタ電極３１２を形成する（図３（ｄ））。
次に、ＢＣＢ膜３１３を塗布し、さらに、例えば、ＣＦ４ガスを用いた反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）などによりＢＣＢ膜３０１の表面の一部をエッチングし、前記ＷＳｉエミッタ電極上のエミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜３１１のみもしくは前記エミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜３１１及びＷＳｉエミッタ電極３１８を露出させる、いわゆる頭出しを行う（図３（ｄ））。
次に、ＢＣＢ膜３１３において、Ｐｄ／Ｐｔ／Ａｕベース電極３１０、Ｔｉ／Ａｌコレクタ電極３１２の一部の上方にて、例えば、ＲＩＥエッチングにより開口部を形成する。これらの開口部を介しＰｄ／Ｐｔ／Ａｕベース電極３１０及びＴｉ／Ａｌコレクタ電極３１２に接する形で、それぞれ、ベース電極用Ａｕメッキ配線３１４及びコレクタ電極用Ａｕメッキ配線を形成する。本実施例に示したヘテロ接合バイポーラトランジスタの製造方法によれば、ＷＳｉエミッタ電極３１８を庇としてＰｄ／Ｐｔ／Ａｕベース電極をセルフアライン工程により形成するので、エミッタ段差とベース電極端の距離を小さくしてよりベース抵抗を低減し、高速動作可能なＨＢＴを実現することが可能である。また、ベース・コレクタ間容量を含めた寄生容量を低減できるので、さらに高周波特性の良好なＨＢＴを実現することが可能である。
なお、図１に示すＨＢＴについて、エミッタ電極とコレクタ電極を入れ替えたコレクタアップ構造を採用してもよい。この場合、このコレクタアップ構造を（０００１）面上か（０００−１）面上に形成すればベース層中で電子が加速され、高速動作に有利となる。
このコレクタアップ構造については、以下のように製造することができる。すなわち、図３に示す上記工程において基板上に窒化物半導体からなるエミッタ層、ベース層、コレクタ層、窒化物半導体層をこの順序に形成し、窒化物半導体層上でコレクタ電極を選択的に形成する。このコレクタ電極をマスクとして窒化物半導体層とコレクタ層を同時に選択的に除去し、ベース層を露出してコレクタ電極の下方で庇を形成し、コレクタ電極をマスクとしてベース電極をベース層に接する形で形成する。このようにして、コレクタアップ構造を製造することができる。
（第２の実施例）
次に、図４，図５を用いて第２の実施例における窒化物半導体バイポーラトランジスタについて説明する。
図４は本発明の第２の実施例におけるヘテロ接合バイポーラトランジスタの構造を示す断面図、図５は本発明の第２の実施例におけるヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図である。
図４において、４０１はｎ＋型ＧａＮ基板、４０２はｎ型ＧａＮコレクタ層、４０３はｐ型ＩｎＧａＮ層ベース層、４０４はｎ型ＧａＮエミッタ層、４０５はｎ型ＩｎＡｌＧａＮエミッタコンタクト層、４０６はエミッタ電極上Ｐｄ／Ａｕ膜、４０７はＷＳｉエミッタ電極、４０８はＰｄ／Ｐｔ／Ａｕベース電極、４０９はイオン注入領域、４１０はＴｉ／Ａｌコレクタ電極である。
図４では、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層４０５上にＷＳｉエミッタ電極４０７が形成され、このＷＳｉエミッタ電極４０７をマスクとしてセルフアライン工程によりＰｄ／Ｐｔ／Ａｕベース電極４０８がｐ型ＩｎＧａＮベース層４０３に接し且つｎ型ＧａＮエミッタ層４０４に電気的に接続しない形で形成されたＧａＮ系ヘテロ接合バイポーラトランジスタの構造を示している。ここでは、ｎ＋型ＧａＮ（０００１）基板４０１上にｎ型ＧａＮコレクタ層４０２を０．５μｍ、ｐ型ＩｎＧａＮベース層４０３を０．１μｍ、ｎ型ＧａＮエミッタ層４０４を０．３μｍ、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層４０５を２０ｎｍこの順に形成され、前記ｎ型ＧａＮエミッタ層４０４とｎ型ＩｎＡｌＧａＮエミッタコンタクト層４０５の一部が、例えば、３２０ｎｍ程度の深さで、ｐ型ＩｎＧａＮベース層４０３が露出されるように選択的に除去されている。
前記ｎ型ＩｎＡｌＧａＮエミッタコンタクト層４０５に接する形でＷＳｉオーミック電極がＷＳｉエミッタ電極４０７として形成されている。
第一の実施例と同様にＩｎＡｌＧａＮ層では金属との障壁高さが小さくなるため、例えば、熱処理を施さないＷＳｉエミッタ電極４０７でも１ｘ１０−５Ωｃｍ２台のコンタクト抵抗に抑えることができる。
ＩｎＡｌＧａＮ層は例えばＩｎ０．０９Ａｌ０．３９Ｇａ０．６Ｎであり、ＧａＮに格子整合する形で形成され、結晶性に優れ厚膜化が可能な組成範囲にて形成されている。このＷＳｉエミッタ電極４０７が庇を形成する形でｎ型ＩｎＡｌＧａＮエミッタコンタクト層４０５に接しており、このＷＳｉエミッタ電極４０７をマスクとしてｐ型ＩｎＧａＮベース層４０３に接しｎ型ＧａＮエミッタ層４０４に接しない形でＰｄ／Ａｕベース電極４０８がいわゆるセルフアライン工程にて形成されている。さらに、ベース電極下のｐ型ＩｎＧａＮベース層４０３のみ、もしくはｐ型ＩｎＧａＮベース層４０３とｎ型ＧａＮコレクタ層４０２の一部に、例えば、ＡｓやＰなどのイオンがＷＳｉエミッタ電極４０７をマスクにしたいわゆるセルフライン工程で注入されている。このような注入を行うことで、ｐ型ＩｎＧａＮベース層４０３の組成をｐ型ＩｎＧａＮＡｓもしくはｐ型ＩｎＧａＮＰに変化させる。
ＩｎＧａＮＡｓやＩｎＧａＮＰはＩｎＧａＮより小さいバンドギャップを有しており、これらにＭｇをドーピングしてｐ型にする場合、バンドギャップの低下に伴い活性化エネルギーが小さくなるため、従来のＩｎＧａＮよりも大きなホール濃度を実現できるので、ベース抵抗をさらに低減し、周波数特性を向上させることができる。そして、ｎ＋型ＧａＮ基板４０１の裏面にはＴｉ／Ａｌコレクタ電極４１０が形成されている。ここでは、図４に示すｎ型ＧａＮエミッタ層４０４の幅は２．０μｍ、ＷＳｉエミッタ電極４０７の幅は２．２μｍ程度となっており、このＷＳｉエミッタ電極４０７に形成される庇をマスクとしたセルフアライン工程によりＰｄ／Ｐｔ／Ａｕベース電極４０８を形成することで、エミッタとベース電極端の距離が０．１μｍに短縮され、ベース抵抗低減が可能になる。従って、本実施例ではベース領域のＩｎＧａＮにＰあるいはＡｓを混入させバンドギャップを小さくしてｐ型不純物の活性化エネルギーを小さくして低抵抗化するとともに、ベース抵抗が小さく高周波特性に優れたＨＢＴを実現することが可能となる。
図４に示すヘテロ接合バイポーラトランジスタを作製するためには、例えば、図５に示す製造方法が考えられる。図５は、本発明の第２の実施例におけるヘテロ接合バイポーラトランジスタの製造方法を示す構成図である。
図６において、５０１はｎ＋型ＧａＮ基板、５０２はｎ型ＧａＮコレクタ層、５０３はｐ型ＩｎＧａＮベース層、５０４はｎ型ＧａＮエミッタ層、５０５はｎ型ＩｎＡｌＧａＮエミッタコンタクト層、５０６はＷＳｉエミッタ電極、５０７はイオン注入領域、５０８はＰｄ／Ｐｔ／Ａｕベース電極、５０９はＴｉ／Ａｌコレクタ電極である。
まず、ｎ＋型ＧａＮ（０００１）基板５０１上にｎ型ＧａＮコレクタ層５０２を５００ｎｍ、ｐ型ＩｎＧａＮベース層５０３を１００ｎｍ、ｎ型ＧａＮエミッタ層５０４を３００ｎｍ、ｎ型ＩｎＡｌＧａＮエミッタコンタクト層５０５を２０ｎｍこの順に有機金属気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ： ＭＯＣＶＤ）により形成する（図５（ａ））。
次に、前記エピタキシャル成長後、ＷＳｉエミッタ電極５０６を形成する。このＷＳｉエミッタ電極５０６をマスクとして、例えば、ＩＣＰドライエッチングによりｎ型ＩｎＡｌＧａＮエミッタコンタクト層５０５とｎ型ＧａＮエミッタ層５０４を３００ｎｍ程度エッチングしてｐ型ＩｎＧａＮベース層５０３を露出する。この際に、ＷＳｉエミッタ電極５０６が庇となる形でｎ型ＩｎＡｌＧａＮエミッタコンタクト層５０５とｎ型ＧａＮエミッタ層５０４がエッチングされる（図５（ｂ））。
次に、前記のＩＣＰドライエッチング後、ＷＳｉエミッタ電極５０６をマスクとしていわゆるセルフアライン工程でＡｓもしくはＰイオンをｐ型ＩｎＧａＮベース層５０３、もしくはｐ型ＩｎＧａＮベース層５０３とｎ型ＧａＮコレクタ層５０２に選択的に注入する。ＡｓやＰなどのＶ族元素をｐ型ＩｎＧａＮ層に注入することでＩｎＧａＮＰあるいはＩｎＧａＮＡｓを形成し、バンドギャップを減少させ活性化エネルギーを小さくすることがでホール濃度を増加し、結果としてベース抵抗及びベース電極コンタクト抵抗を低減することができる（図５（ｃ））。
前記イオン注入後、前記ＷＳｉエミッタ電極５０６をマスクとして、エッチングにより露出したｐ型ＩｎＧａＮベース層５０３上にいわゆるセルフアライン工程でＰｄ／Ｐｔ／Ａｕベース電極５０８を形成し、ＷＳｉエミッタ電極５０６上にはエミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜５１０を形成する（図５（ｄ））。
最後に、ｎ＋型ＧａＮ基板５０１の裏面にＴｉ／Ａｌコレクタ電極５０９を形成する。ここでは、例えば、ｎ＋型ＧａＮ基板を１５０μｍ程度にまで薄膜化した後にコレクタ電極を形成する（図５（ｅ））。
本実施例に示したヘテロ接合バイポーラトランジスタの製造方法によれば、ベース層の一部をＩｎＧａＮＰあるいはＩｎＧａＮＡｓとしてホール濃度を増加させ、さらにＰｄ／Ｐｔ／Ａｕベース電極をセルフアライン工程により形成し、ベース電極端とエミッタ段差間の距離を小さくしベース抵抗を低減することで、より高周波特性に優れたヘテロ接合バイポーラトランジスタを実現することが可能となる。
ここで、前記の図１〜図３に示す実施例で用いたＧａＮ基板及びサファイア基板はいかなる面方位でも良く、例えば（０００１）面等の代表面からオフアングルのついた面方位であっても良い。基板はＳｉＣあるいはＺｎＯあるいはＳｉあるいはＧａＡｓあるいはＧａＰあるいはＩｎＰあるいはＬｉＧａＯ２あるいはＬｉＡｌＯ２あるいはこれらの混晶などであっても良い。ここで示した電界効果トランジスタのエピタキシャル成長層は所望のトランジスタ特性が実現できる限りは窒化物半導体のいかなる組成比、あるいはいかなる多層構造を含んでも良く、その結晶成長方法はＭＯＣＶＤでなく、例えば、分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）あるいはハイドライド気相成長法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ）による層を含む形でも良い。エピタキシャル成長層はヘテロ接合バイポーラトランジスタの動作が実現できる限りはＡｓ，ＰなどのＶ族元素あるいはＢなどのＩＩＩ族元素を構成元素として含んでいても良い。
また、図１〜３に示す実施例では、エミッタコンタクト層にｎ＋型ＩｎＡｌＧａＮ、エミッタ層にｎ型ＧａＮをそれぞれ用いているが、エミッタコンタクト層を廃し、エミッタ層にｎ型ＩｎＡｌＧａＮを用いる形でもよい。このような形を作ることで、例えばＩｎ０．０９Ａｌ０．３９Ｇａ０．６Ｎのエネルギーバンドギャップは３．４６ｅＶで、ＧａＮの３．４ｅＶよりも広く、またＧａＮよりも電子親和力が大きいため、価電子帯にＧａＮより高いヘテロ障壁を形成することができ、ＩｎＡｌＧａＮ４元混晶をエミッタ層に用いることで、ベースからエミッタに注入される正孔の再結合を抑制し、電流増幅率を向上させることができる。また、ＩｎＡｌＧａＮ４元混晶は低抵抗なオーミック特性を示すことから、直列抵抗が小さくまた同時に電流増幅率を向上した窒化物半導体ＨＢＴが可能になる。また、サブコレクタ層にｎ＋型ＧａＮを用いたが、ｎ＋型ＩｎＡｌＧａＮを用いてもよい。このようにすることで、ｎ＋型ＩｎＡｌＧａＮは、ｎ＋型ＧａＮより低いコンタクト抵抗を実現できることから、より直列抵抗の小さい窒化物半導体ＨＢＴが可能になる。
本発明にかかる窒化物半導体バイポーラトランジスタは、例えば無線機器の送受信回路で用いられる高周波トランジスタ等に有用である。
本発明の第１の実施例におけるヘテロ接合バイポーラトランジスタの構造を示す断面図 本発明の第１の実施例におけるヘテロ接合バイポーラトランジスタのマスクパターンを示す構成図 本発明の第１の実施例におけるヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図 本発明の第２の実施例におけるヘテロ接合バイポーラトランジスタの構造を示す断面図 本発明の第２の実施例におけるヘテロ接合バイポーラトランジスタの製造方法を示す工程断面図
符号の説明
１０１ サファイア基板
１０２ アンドープＧａＮ下地層
１０３ ｎ＋型ＧａＮサブコレクタ層
１０４ ｎ型ＧａＮコレクタ層
１０５ ｐ型ＩｎＧａＮベース層
１０６ ｎ型ＧａＮエミッタ層
１０７ ｎ型ＩｎＡｌＧａＮエミッタコンタクト層
１０８ ＷＳｉエミッタ電極
１０９ エミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜
１１０ Ｐｄ／Ｐｔ／Ａｕベース電極
１１１ Ｔｉ／Ａｌコレクタ電極
１１２ ＢＣＢ膜
１１３ エミッタ電極用Ａｕメッキ配線
１１４ ベース電極用Ａｕメッキ配線
１１５ コレクタ電極用Ａｕメッキ配線
１１６ 高抵抗領域
２０１ エミッタ電極
２０２ ベース電極
２０３ コレクタ電極
２０４ ベース・コレクタ層メサ周辺段差
２０５ ベース電極配線用コンタクト穴
２０６ サブコレクタ層メサ周辺段差
２０７ コレクタ電極配線用コンタクト穴
２０８ エミッタ電極用Ａｕメッキ配線
２０９ ベース電極用Ａｕメッキ配線
２１０ コレクタ電極用Ａｕメッキ配線
３０１ サファイア基板
３０２ アンドープＧａＮ下地層
３０３ ｎ＋型ＧａＮサブコレクタ層
３０４ ｎ型ＧａＮコレクタ層
３０５ ｐ型ＩｎＧａＮベース層
３０６ ｎ型ＧａＮエミッタ層
３０７ ｎ型ＩｎＡｌＧａＮ層エミッタコンタクト層
３０８ ＷＳｉエミッタ電極
３０９ 高抵抗領域
３１０ Ｐｄ／Ｐｔ／Ａｕベース電極
３１１ エミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜
３１２ Ｔｉ／Ａｌコレクタ電極
３１３ ＢＣＢ膜
３１４ ベース電極用Ａｕメッキ配線
３１５ エミッタ電極用Ａｕメッキ配線
３１６ コレクタ電極用Ａｕメッキ配線
４０１ ｎ＋型ＧａＮ基板
４０２ ｎ型ＧａＮコレクタ層
４０３ ｐ型ＩｎＧａＮベース層
４０４ ｎ型ＧａＮエミッタ層
４０５ ｎ型ＩｎＡｌＧａＮエミッタコンタクト層
４０６ エミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜
４０７ ＷＳｉエミッタ電極
４０８ Ｐｄ／Ｐｔ／Ａｕベース電極
４０９ イオン注入領域
４１０ Ｔｉ／Ａｌコレクタ電極
５０１ ｎ＋型ＧａＮ基板
５０２ ｎ型ＧａＮコレクタ層
５０３ ｐ型ＩｎＧａＮベース層
５０４ ＧａＮエミッタ層
５０５ ｎ型ＩｎＡｌＧａＮエミッタコンタクト層
５０６ ＷＳｉエミッタ電極
５０７ イオン注入領域
５０８ Ｐｄ／Ｐｔ／Ａｕベース電極
５０９ Ｔｉ／Ａｌコレクタ電極
５１０ エミッタ電極上Ｐｄ／Ｐｔ／Ａｕ膜

Claims (17)

  1. エミッタ電極あるいはコレクタ電極に接する形で形成されている窒化物半導体層がＩｎＡｌＧａＮ４元混晶により構成されることを特徴とする窒化物半導体バイポーラトランジスタ。
  2. エミッタ層の一部あるいはコレクタ層の一部に対して庇を形成する形でエミッタ電極あるいはコレクタ電極が形成され、前記庇をマスクとしてベース電極が形成されていることを特徴とする窒化物半導体バイポーラトランジスタ。
  3. 前記庇を有するエミッタ電極あるいはコレクタ電極に接する形でＩｎＡｌＧａＮ４元混晶が形成されていることを特徴とする請求項２記載の窒化物半導体バイポーラトランジスタ。
  4. 前記エミッタ電極もしくは前記コレクタ電極の上部に接する形で前記ベース電極と同一の電極材料膜が形成されていることを特徴とする請求項２、３記載の窒化物半導体バイポーラトランジスタ。
  5. 前記バイポーラトランジスタのベース・エミッタ間あるいはベース・コレクタ間あるいはその両方にヘテロ接合が存在するように形成されていることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  6. 前記ヘテロ接合が、ＡｌＧａＮ／ＧａＮあるいはＩｎＧａＮ／ＧａＮあるいはＡｌＧａＮ／ＩｎＧａＮで構成されておりエミッタの禁制帯幅がベースの禁制帯幅より大きいことを特徴とする請求項５記載の窒化物半導体バイポーラトランジスタ。
  7. エミッタ層あるいはコレクタ層の側部にベンゾシクロブテン膜が形成され、前記エミッタ電極の一部あるいはコレクタ電極の一部が前記ベンゾシクロブテン膜から露出していることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  8. ベース層の一部が、ＩｎＧａＮＡｓあるいはＩｎＧａＮＰにより構成されていることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  9. 前記ＩｎＧａＮＡｓあるいはＩｎＧａＮＰがＩｎＧａＮにＡｓあるいはＰをイオン注入あるいは拡散することにより形成されていることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  10. 前記庇を有するエミッタ電極あるいはコレクタ電極がＷＳｉにより構成されていることを特徴とする請求項２記載の窒化物半導体バイポーラトランジスタ。
  11. ベース電極と境界を接するエミッタ電極あるいはコレクタ電極の周辺部分が、エミッタ層もしくはコレクタ層における結晶の＜１１−２０＞方向あるいは＜１−１００＞方向の線分のみで構成されることを特徴とする請求項２記載の窒化物半導体バイポーラトランジスタ。
  12. ＩＩＩ族原子のみで構成されるＩＩＩ族面を主面とする（０００１）面か、窒素原子のみで構成される窒素面を主面とする（０００−１）面上に形成されていることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  13. 前記バイポーラをその上に形成する基板が、サファイアあるいはＧａＮあるいはＳｉＣにより構成されることを特徴とする請求項１２記載の窒化物半導体バイポーラトランジスタ。
  14. 窒素原子とＩＩＩ族金属原子の数が同一である無極性面上に形成されていることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  15. 導電性基板上に形成されており、前記導電性基板裏面にコレクタ電極またはエミッタ電極が形成されていることを特徴とする請求項１、２記載の窒化物半導体バイポーラトランジスタ。
  16. 基板上に窒化物半導体からなるコレクタ層、ベース層、エミッタ層、窒化物半導体層をこの順序に形成する工程と、前記窒化物半導体層上でエミッタ電極を選択的に形成する工程と、前記エミッタ電極をマスクとして前記窒化物半導体層と前記エミッタ層を同時に選択的に除去し、前記ベース層を露出し、前記エミッタ電極の下方で庇を形成する工程と、前記エミッタ電極をマスクとしてベース電極を前記ベース層に接する形で形成する工程を含むことを特徴とする窒化物半導体バイポーラトランジスタの製造方法。
  17. 基板上に窒化物半導体からなるエミッタ層、ベース層、コレクタ層、窒化物半導体層をこの順序に形成する工程と、前記窒化物半導体層上でコレクタ電極を選択的に形成する工程と、前記コレクタ電極をマスクとして前記窒化物半導体層と前記コレクタ層を同時に選択的に除去し、前記ベース層を露出し、前記コレクタ電極の下方で庇を形成する工程と、前記コレクタ電極をマスクとしてベース電極を前記ベース層に接する形で形成する工程を含むことを特徴とする窒化物半導体バイポーラトランジスタの製造方法。
JP2006173223A 2006-06-23 2006-06-23 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 Pending JP2008004779A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006173223A JP2008004779A (ja) 2006-06-23 2006-06-23 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US11/812,591 US7728359B2 (en) 2006-06-23 2007-06-20 Nitride semiconductor based bipolar transistor and the method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006173223A JP2008004779A (ja) 2006-06-23 2006-06-23 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2008004779A true JP2008004779A (ja) 2008-01-10

Family

ID=39008914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006173223A Pending JP2008004779A (ja) 2006-06-23 2006-06-23 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法

Country Status (2)

Country Link
US (1) US7728359B2 (ja)
JP (1) JP2008004779A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
JP2014123715A (ja) * 2012-11-26 2014-07-03 Canon Inc 半導体装置、及びその製造方法
JP2014135316A (ja) * 2013-01-08 2014-07-24 Hitachi Metals Ltd 窒化物半導体デバイス

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2512742C1 (ru) * 2012-12-06 2014-04-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор
RU2517788C1 (ru) * 2012-12-25 2014-05-27 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор свч
CN105814244B (zh) * 2013-12-20 2018-06-29 日本碍子株式会社 包含氮化镓层的基板及其制造方法
CN105849873B (zh) * 2014-01-10 2019-01-11 株式会社村田制作所 半导体装置
CN105977294A (zh) * 2016-05-06 2016-09-28 杭州电子科技大学 一种新型常关型iii-v异质结场效应晶体管
JP2018026406A (ja) * 2016-08-08 2018-02-15 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US10355085B1 (en) * 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10403718B2 (en) 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10680086B2 (en) * 2018-06-18 2020-06-09 Qualcomm Incorporated Radio frequency silicon-on-insulator integrated heterojunction bipolar transistor
US11024728B2 (en) * 2019-02-15 2021-06-01 Qualcomm Incorporated Monolithic self-aligned heterojunction bipolar transistor (HBT) and complementary metal-oxide-semiconductor (CMOS)
KR102437878B1 (ko) * 2020-08-28 2022-08-30 주식회사 시지트로닉스 헤테로 접합을 이용한 반도체 소자 및 그 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194652A (ja) * 1989-01-24 1990-08-01 Yokogawa Electric Corp 半導体装置の製造方法
JPH10189533A (ja) * 1996-10-28 1998-07-21 Furukawa Electric Co Ltd:The 化合物半導体のパターニング方法
JPH11186278A (ja) * 1997-12-17 1999-07-09 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法
JP2000174034A (ja) * 1998-12-09 2000-06-23 Furukawa Electric Co Ltd:The ヘテロ接合型窒化物半導体装置
JP2001320089A (ja) * 2000-05-11 2001-11-16 Furukawa Electric Co Ltd:The ＧａＮ系発光素子およびその作成方法
JP2003309128A (ja) * 2002-04-18 2003-10-31 Nec Compound Semiconductor Devices Ltd ダブルヘテロ接合バイポーラ・トランジスタ
JP2005286338A (ja) * 2004-03-30 2005-10-13 Matsushita Electric Ind Co Ltd ４ｈ型ポリタイプ基板上に形成された４ｈ型ポリタイプ窒化ガリウム系半導体素子
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3219005B2 (ja) * 1996-08-13 2001-10-15 日本電気株式会社 負性抵抗増幅器
GB2341974A (en) * 1998-09-22 2000-03-29 Secr Defence Semiconductor device incorporating a superlattice structure
US6407617B1 (en) * 1999-11-19 2002-06-18 Matsushita Electric Industrial Co., Ltd. Bias circuit and method of fabricating semiconductor device
JP4154558B2 (ja) * 2000-09-01 2008-09-24 日本電気株式会社 半導体装置
JP2002164352A (ja) * 2000-09-13 2002-06-07 Toshiba Corp バイポーラトランジスタ、半導体発光素子、及び半導体素子
JP3898537B2 (ja) * 2002-03-19 2007-03-28 日本電信電話株式会社 窒化物半導体の薄膜形成方法および窒化物半導体発光素子
DE10225525A1 (de) * 2002-06-10 2003-12-18 United Monolithic Semiconduct Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02194652A (ja) * 1989-01-24 1990-08-01 Yokogawa Electric Corp 半導体装置の製造方法
JPH10189533A (ja) * 1996-10-28 1998-07-21 Furukawa Electric Co Ltd:The 化合物半導体のパターニング方法
JPH11186278A (ja) * 1997-12-17 1999-07-09 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法
JP2000174034A (ja) * 1998-12-09 2000-06-23 Furukawa Electric Co Ltd:The ヘテロ接合型窒化物半導体装置
JP2001320089A (ja) * 2000-05-11 2001-11-16 Furukawa Electric Co Ltd:The ＧａＮ系発光素子およびその作成方法
JP2003309128A (ja) * 2002-04-18 2003-10-31 Nec Compound Semiconductor Devices Ltd ダブルヘテロ接合バイポーラ・トランジスタ
JP2005286338A (ja) * 2004-03-30 2005-10-13 Matsushita Electric Ind Co Ltd ４ｈ型ポリタイプ基板上に形成された４ｈ型ポリタイプ窒化ガリウム系半導体素子
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
JP2014123715A (ja) * 2012-11-26 2014-07-03 Canon Inc 半導体装置、及びその製造方法
JP2014135316A (ja) * 2013-01-08 2014-07-24 Hitachi Metals Ltd 窒化物半導体デバイス

Also Published As

Publication number Publication date
US7728359B2 (en) 2010-06-01
US20080121938A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP2008004779A (ja) 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法
US7439595B2 (en) Field effect transistor having vertical channel structure
US8716756B2 (en) Semiconductor device
JP2007173624A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3449116B2 (ja) 半導体装置
JP7298779B2 (ja) 半導体装置およびその製造方法
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
US9530858B2 (en) Nitride semiconductor device and method of manufacturing the same
JP2008016615A (ja) バイポーラトランジスタ
CN114420743B (zh) 反向阻断高迁移率晶体管
US6396085B1 (en) GaN-type semiconductor vertical field effect transistor
CN212182338U (zh) 半导体结构
US20220208998A1 (en) Heterojunction Bipolar Transistor and Manufacturing Method of the Same
JP2008004807A (ja) ヘテロ接合バイポーラトランジスタ
JP2001320042A (ja) ＧａＮ系トランジスタ
JP2008226871A (ja) 半導体装置及びその製造方法
US20060284282A1 (en) Heterjunction bipolar transistor with tunnelling mis emitter junction
JP3874919B2 (ja) 化合物半導体装置
JP2000100829A (ja) 接合型電界効果トランジスタおよびその製造方法
JP2006186336A (ja) 電界効果トランジスタ及びその製造方法
CN113725294B (zh) 绝缘栅双极型晶体管及其制备方法
CN114823850B (zh) P型混合欧姆接触的氮化镓晶体管
JP2002016262A (ja) 縦型電界効果トランジスタ
CN111048584B (zh) 一种高线性氮化镓hbt射频功率器件及其制备方法
JP5429012B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120821