JP2003309128A - ダブルヘテロ接合バイポーラ・トランジスタ - Google Patents
ダブルヘテロ接合バイポーラ・トランジスタInfo
- Publication number
- JP2003309128A JP2003309128A JP2002115890A JP2002115890A JP2003309128A JP 2003309128 A JP2003309128 A JP 2003309128A JP 2002115890 A JP2002115890 A JP 2002115890A JP 2002115890 A JP2002115890 A JP 2002115890A JP 2003309128 A JP2003309128 A JP 2003309128A
- Authority
- JP
- Japan
- Prior art keywords
- base
- region
- emitter
- junction
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
できるたダブルヘテロ接合バイポーラ・トランジスタを
提供する。 【解決手段】 エミッタ領域とコレクタ領域がベース領
域よりも広いバンドギャップを持つダブルへテロ接合を
有し、エミッタ領域がコレクタ領域よりも上位に位置す
るエミッタトップ型のバイポーラ・トランジスタにおい
て、ベース領域のベース・エミッタ接合の近傍の不純物
濃度を、ベース・コレクタ接合の近傍の不純物濃度より
も低くする。好ましくは、ベース・コレクタ接合の近傍
の不純物濃度に対するベース・エミッタ接合の近傍の不
純物濃度の比を、ベース・コレクタ接合の面積に対する
ベース・エミッタ接合の面積の比に等しくする。
Description
合バイポーラ・トランジスタに関し、さらに言えば、直
流電流・電圧特性における立ち上がり特性を悪化させる
ことなくオフセット電圧を完全に無くし、もって効率を
向上させることができるダブルヘテロ接合バイポーラ・
トランジスタに関する。
ジスタのエミッタ接地直流電流利得βは、再結合電流が
少ない場合、p型のベース領域からn型のエミッタ領域
への正孔の逆注入量によって決まる。このため、エミッ
タ接地直流電流利得βは、エミッタ領域のn型不純物濃
度とベース領域のp型不純物濃度の比に比例する。これ
に対し、当該トランジスタの最大発振周波数fmaxは、
近似的にベース抵抗(これはベース領域のp型不純物濃
度にほぼ逆比例する)の(1/2)乗に逆比例する。こ
のことから、ベース領域のp型不純物濃度に関して、エ
ミッタ接地直流電流利得βと最大発振周波数fmaxの間
でトレードオフが生じる。
エミッタ・ベース接合をへテロ接合とすると共に、エミ
ッタ領域のバンドギャップをベース領域のバンドギャッ
プよりも広くすることにより、ベース領域の不純物濃度
をエミッタ領域の不純物濃度より高くしても電流利得を
稼げるようにしたものである。さらに、ベース領域の不
純物濃度を高くすることによってベース抵抗の低減、ベ
ース領域の薄層化、ベース走行時間の短縮が可能である
から、より高周波での動作ができるようになる。このた
め、ヘテロ接合バイポーラ・トランジスタは、マイクロ
波帯からミリ波帯に至る広周波数帯域において発振、高
出力増幅、広帯域増幅用として用いられており、その高
い電流駆動能力から次世代高速通信用のスイッチング・
デバイス、あるいは次世代高速移動体通信用のパワー・
デバイスとして期待されている。
イポーラ・トランジスタでは、効率を高めることが特に
重要となってきているが、当該効率はトランジスタの直
流電流・電圧特性において、コレクタ電流の立ち上がり
特性を決めるオフセット電圧により制限されている。よ
って、当該効率を高めるためには、そのオフセット電圧
を低減することが重要である。
配置されたエミッタ・トップ型のヘテロ接合バイポーラ
・トランジスタでは、オフセット電圧が生じるのは、エ
ミッタ・コレクタ間電圧が0[V]近傍にあるときに、
エミッタ領域からベース領域に流れる電流よりも、コレ
クタ領域からベース領域に流れる電流の方が大きいため
である。したがって、コレクタ領域からベース領域に流
れる電流を減らすことにより、オフセット電圧を低減す
ることができるが、その目的達成のためには通常、ベー
ス・コレクタ接合の面積を大きくしてエミッタ・ベース
接合の面積に近付ける方法が採られる。これは、ベース
電極の幅を狭める、ベース電極をエミッタ領域に近付け
て配置する、といった手法により実現できる。以下、こ
れらの手法を「第1従来例」という。
ロ接合バイポーラ・トランジスタでは、ベース電極がベ
ース領域の上に配置されるため、必然的にベース・コレ
クタ接合の面積がエミッタ・ベース接合の面積よりもベ
ース電極の大きさに相当する分だけ大きくなる。このた
め、上記第1従来例に従ってエミッタ・ベース接合の面
積をベース・コレクタ接合の面積に近付けようとしても
限界がある。
域からベース領域に流れる電流を減らすための「第2従
来例」として、図12に示すように、コレクタ領域の内
部に「伝導帯不連続」を形成する方法が開発・提案され
ている。この第2従来例は、例えば、「応用物理第66
巻、第2号、1997年、p.156」に開示されてい
る。図12には、横軸をエピタキシャル層の積層方向の
距離として、ベース領域、コレクタ領域およびサブコレ
クタ領域にわたる伝導帯のエネルギー分布を示してい
る。
クタ領域からベース領域に流れる電流を減らすための
「第3従来例」として、図13に示すように、ベース領
域とコレクタ領域の界面に「伝導帯不連続」を形成する
方法も開発・提案されている。この第3従来例は、例え
ば、「J.Appl.Phys.77(10)、199
5年、p.5437」に開示されている。図13には、
横軸をエピタキシャル層の積層方向の距離として、ベー
ス領域、コレクタ領域およびサブコレクタ領域にわたる
伝導帯のエネルギー分布を示している。
び第3従来例では、「伝導帯不連続」が、コレクタ領域
からベース領域へ伝導電子が流れ込むときのポテンシャ
ル障壁となるため、コレクタ領域からベース領域へ流れ
る電流が抑制される。こうしてオフセット電圧が低減さ
れる。
第2従来例および第3従来例では、オフセット電圧の低
減のために設けた「伝導帯不連続」が、トランジスタ動
作時にコレクタ抵抗を増加させるので、直流電流・電圧
特性における立ち上がり特性が悪化する。この立ち上が
り特性の悪化は、当該トランジスタをパワーアンプとし
て使用したときに効率の低下を引き起こすから、効率向
上のために行うオフセット電圧の低減が却って効率低下
を引き起こす、ということになってしまう。よって、上
記第2従来例および第3従来例においても、ヘテロ接合
バイポーラ・トランジスタの効率向上には限界がある。
たものであって、直流電流・電圧特性における立ち上が
り特性を悪化させることなくオフセット電圧を完全に無
くし、もって効率を向上させることができるダブルヘテ
ロ接合バイポーラ・トランジスタおよびその製造方法を
提供することを目的とする。
明の第1の観点のダブルヘテロ接合バイポーラ・トラン
ジスタは、エミッタ領域およびコレクタ領域がベース領
域よりも広いバンドギャップを持つと共に、エミッタ・
ベース接合およびベース・コレクタ接合がヘテロ接合と
されたダブルヘテロ接合バイポーラ・トランジスタにお
いて、前記ベース・コレクタ接合の近傍の不純物濃度と
前記エミッタ・ベース接合の近傍の不純物濃度との比
が、前記ベース・コレクタ接合の面積と前記エミッタ・
ベース接合の面積との比にほぼ等しくなるように、前記
ベース領域の不純物濃度分布が設定されていることを特
徴とするものである。
ロ接合バイポーラ・トランジスタは、エミッタ領域およ
びコレクタ領域がベース領域よりも広いバンドギャップ
を持つと共に、エミッタ・ベース接合およびベース・コ
レクタ接合がヘテロ接合とされ、前記エミッタ領域が前
記コレクタ領域よりも上位に配置されたエミッタトップ
型のダブルヘテロ接合バイポーラ・トランジスタにおい
て、前記ベース領域の不純物濃度分布が、前記ベース・
コレクタ接合の近傍に比べて前記エミッタ・ベース接合
の近傍の方が低く設定されていることを特徴とするもの
である。
ロ接合バイポーラ・トランジスタは、エミッタ領域およ
びコレクタ領域がベース領域よりも広いバンドギャップ
を持つと共に、エミッタ・ベース接合およびベース・コ
レクタ接合がヘテロ接合とされ、前記コレクタ領域が前
記エミッタ領域よりも上位に配置されたコレクタトップ
型のダブルヘテロ接合バイポーラ・トランジスタにおい
て、前記ベース領域の不純物濃度分布が、前記ベース・
コレクタ接合の近傍に比べて前記エミッタ・ベース接合
の近傍の方が高く設定されていることを特徴とするもの
である。
ルヘテロ接合バイポーラ・トランジスタでは、次のよう
にして本発明の目的が達成される。
[V]近傍にあるときに前記エミッタ領域から前記ベー
ス領域に流れる電流は、前記ベース領域と前記エミッタ
領域の接合(すなわちエミッタ・ベース接合)の面積に
比例し、そのエミッタ・ベース接合の近傍における前記
ベース領域の不純物濃度に反比例する関係にある。他
方、前記コレクタ領域から前記ベース領域に流れる電流
は、前記ベース領域と前記コレクタ領域の接合(すなわ
ちベース・コレクタ接合)の面積に比例し、そのベース
・コレクタ接合の近傍における前記ベース領域の不純物
濃度に反比例する関係にある。
タ・コレクタ間電圧が0[V]近傍にあるときに前記エ
ミッタ領域から前記ベース領域に流れる電流と、前記コ
レクタ領域から前記ベース領域に流れる電流との間に差
があるために生じる。よって、このオフセット電圧を完
全に無くすには、前記エミッタ領域から前記ベース領域
に流れる電流と前記コレクタ領域から前記ベース領域に
流れる電流とを等しくして、これらが互いに打ち消され
るようにすればよい。
ロ接合バイポーラ・トランジスタのように、前記ベース
・コレクタ接合の近傍の不純物濃度と前記エミッタ・ベ
ース接合の近傍の不純物濃度との比が、前記ベース・コ
レクタ接合の面積と前記エミッタ・ベース接合の面積と
の比にほぼ等しくなるように、前記ベース領域の不純物
濃度分布が設定する。こうすることにより、上記の二つ
の電流が等しくなり、その結果、オフセット電圧を完全
に無くすことができる。
域よりも上位に配置されたエミッタトップ型のダブルヘ
テロ接合バイポーラ・トランジスタでは、前記ベース領
域の上に形成されるベース電極の面積に相当する分だ
け、前記エミッタ・ベース接合の面積が前記ベース・コ
レクタ接合の面積よりも小さくなる。このため、前記コ
レクタ領域から前記ベース領域に流れる電流よりも、前
記エミッタ領域から前記ベース領域に流れる電流の方が
小さくなって、オフセット電圧が生じる。そこで、本発
明の第2の観点のダブルヘテロ接合バイポーラ・トラン
ジスタのように、前記ベース領域の不純物濃度分布を、
前記ベース・コレクタ接合の近傍に比べて前記エミッタ
・ベース接合の近傍の方を低く設定することにより、前
記エミッタ領域から前記ベース領域に流れる電流を増加
させて前記コレクタ領域から前記ベース領域に流れる電
流に近付けることができる。こうして、オフセット電圧
を低減することができる。
上位に配置されたコレクタトップ型のダブルヘテロ接合
バイポーラ・トランジスタでは、前記ベース領域の上に
形成されるベース電極の面積に相当する分だけ、前記ベ
ース・コレクタ接合の面積が前記エミッタ・ベース接合
の面積よりも小さくなる。このため、前記エミッタ領域
から前記ベース領域に流れる電流よりも、前記コレクタ
領域から前記ベース領域に流れる電流の方が小さくなっ
て、オフセット電圧が生じる。そこで、本発明の第3の
観点のダブルヘテロ接合バイポーラ・トランジスタのよ
うに、前記ベース領域の不純物濃度分布を、前記ベース
・コレクタ接合の近傍に比べて前記エミッタ・ベース接
合の近傍の方を高く設定することにより、前記エミッタ
領域から前記ベース領域に流れる電流を増加させて前記
コレクタ領域から前記ベース領域に流れる電流に近付け
ることができる。こうして、オフセット電圧を低減する
ことができる。
ヘテロ接合バイポーラ・トランジスタでは、上述した第
2従来例と第3従来例のような「伝導帯不連続」を生成
しないので、直流電流・電圧特性における立ち上がり特
性を悪化させることがない。
ロ接合バイポーラ・トランジスタでは、好ましくは、前
記ベース・コレクタ接合の近傍の不純物濃度と前記エミ
ッタ・ベース接合の近傍の不純物濃度との比が、前記ベ
ース・コレクタ接合の面積と前記エミッタ・ベース接合
の面積との比にほぼ等しくなるように、前記ベース領域
の不純物濃度分布が設定される。この場合、前記エミッ
タ領域から前記ベース領域に流れる電流と前記コレクタ
領域から前記ベース領域に流れる電流とが等しくなり、
オフセット電圧を完全に無くすことができる。よって、
効率をいっそう向上させることができる利点がある。
ある前記ベース領域の不純物濃度が低い部分の幅は、ベ
ース・エミッタ間電圧がゼロのときに前記ベース領域の
内部に生成される空乏層の幅より大きくするのが望まし
い。
ロ接合バイポーラ・トランジスタでは、好ましくは、前
記ベース・コレクタ接合の近傍の不純物濃度と前記エミ
ッタ・ベース接合の近傍の不純物濃度との比が、前記ベ
ース・コレクタ接合の面積と前記エミッタ・ベース接合
の面積との比にほぼ等しくなるように、前記ベース領域
の不純物濃度分布が設定される。この場合、前記エミッ
タ領域から前記ベース領域に流れる電流と前記コレクタ
領域から前記ベース領域に流れる電流とが等しくなり、
オフセット電圧を完全に無くすことができる。よって、
効率をいっそう向上させることができる利点がある。
ある前記ベース領域の不純物濃度が低い部分の幅は、ベ
ース・エミッタ間電圧がゼロのときに前記ベース領域の
内部に生成される空乏層の幅より大きくするのが望まし
い。
公報には、順方向動作型(またはラテラル型)のホモ接
合バイポーラ・トランジスタにおいて、ベース領域内の
コレクタ領域側の不純物濃度をエミッタ領域側の不純物
濃度よりも高くすることにより、高速動作を図ったもの
が開示されている。当該公報の第2実施例では、擬似ヘ
テロ接合バイポーラ・トランジスタへの適用も示されて
いる。しかし、これらのバイポーラ・トランジスタの構
造は、あくまでホモ接合の範疇を越えるものではなく、
本発明のダブルヘテロ接合バイポーラ・トランジスタと
は構造と目的が全く異なっている。
について図面を参照して詳細に説明する。
施形態に係るnpn型のダブルヘテロ接合バイポーラ・
トランジスタの断面構造を示す。
・トランジスタでは、図2に示すように、半導体基板8
の表面にn型のサブコレクタ領域7が形成され、そのサ
ブコレクタ領域7の上にn型のコレクタ領域5とコレク
タ電極6が形成されている。コレクタ電極6は、コレク
タ領域5の全体を囲むように配置されている。
域3が形成されている。ベース領域3の大きさは、コレ
クタ領域5のそれと同じである。
域1とベース電極4が形成されている。ベース電極4
は、エミッタ領域1の全体を囲むように配置されてい
る。
タクト9と10が積層形成されている。上位にあるエミ
ッタ・コンタクト9の上には、エミッタ電極2が形成さ
れている。
は、p型ベース領域3を形成する半導体材料よりも広い
バンドギャップを持っており、エミッタ領域1とベース
領域3との接合(エミッタ・ベース接合)は、へテロ接
合となっている。n型コレクタ領域5を形成する半導体
材料も、p型ベース領域3を形成する半導体材料よりも
広いバンドギャップを持っており、コレクタ領域5とベ
ース領域3との接合(ベース・コレクタ接合)も、へテ
ロ接合となっている。
ベース領域3、エミッタ領域1がこの順に積層されてい
るので、エミッタ領域1がコレクタ領域5よりも上位に
位置している。よって、このバイポーラ・トランジスタ
は、エミッタトップ型の構造を持つ。
濃度の分布は、ベース・コレクタ接合の近傍に比べてエ
ミッタ・ベース接合の近傍の方が低く設定されている
(図1を参照)。
は、サブコレクタ領域7とコレクタ領域5、ベース領域
3、エミッタ領域1の形成時に、良く知られた有機金属
分子線エピタキシャル法(Metal-Organic Molecular-Be
am Epitaxy,MOMBE法)等の結晶成長法を用いて容
易に製造できる。また、ベース領域3の所望の不純物
(アクセプタ)濃度分布は、ベース領域3としての半導
体結晶を成長させるに際して添加する不純物(アクセプ
タ)の量を適当に調整することにより、容易に実現する
ことができる。よってそれらについての詳細な説明は省
略する。
バイポーラ・トランジスタの構成を、より具体的に説明
すると、次の通りである。
グ量が3×1018[cm-3]のn型GaAs層により形
成してある。エミッタ・コンタクト領域10は、ドーピ
ング量が3×1017[cm-3]のn型GaAs層により
形成してある。n型エミッタ領域1は、ドーピング量が
3×1017[cm-3]のn型InGaP層により形成
し、層厚は40[nm]としてある。n型コレクタ領域
5は、ドーピング量が5×1015[cm-3]のn型In
GaP層により形成し、層厚は800[nm]としてあ
る。n型サブコレクタ領域7は、ドーピング量が3×1
018[cm-3]のn型InGaP層により形成してあ
る。p型ベース領域3は、p型GaAs層により形成
し、その層厚は80[nm]としてある。エミッタ・ベ
ース接合の面積SBEは120[μm2]、ベース・コレ
クタ接合の面積SBCは240[μm2]としてある。
いてベース領域3の不純物濃度分布を示す。図1におい
て、縦軸はアクセプタ濃度であり、横軸はエピタキシャ
ル層の積層方向(基板8に垂直な方向)の距離である。
図1では、左側にコレクタ領域5があり、右側にエミッ
タ領域1がある。
セプタ濃度は、ベース・コレクタ接合面から幅Daが7
0[nm]の部分3aで4×1019[cm-3]とし、残
りの幅Dbが10[nm]の部分3bでは2×10
19[cm-3]に減らしてある。このため、第1実施形態
におけるベース領域3のアクセプタ濃度分布は、エミッ
タ領域1との接合部(ベース・エミッタ接合)近傍のア
クセプタ濃度がコレクタ領域5との接合部(ベース・コ
レクタ接合)近傍のアクセプタ濃度より低くなってい
る。
部分3aの幅Daは任意であるが、ベース領域3の低ア
クセプタ濃度部分3bの幅Dbは、ベース・エミッタ間
電圧VBEが0[V]のときにベース領域3の内部に生成
される空乏層の幅よりも大きくするのがよい。当該空乏
層よりも小さいと、所望の電流抑制効果が得られないか
らである。本実施形態では、幅Dbを10[nm]とし
ているので、当該空乏層の幅よりも十分広くなってい
る。
テロ接合バイポーラトランジスタにおいて、オフセット
電圧が低減される理由について説明する。
接合部(エミッタ・ベース接合)の近傍にある低アクセ
プタ濃度部分3bは、コレクタ・エミッタ間電圧VCEが
0[V]のときにエミッタ領域1からベース領域3へ流
れる電流を増加させる。エミッタ領域1からベース領域
3へ流れる電流IBEは、次の数式(1)で示される。
積、JOBEはエミッタ・ベース接合の飽和電流密度、T
は絶対温度、VBEはベース・エミッタ間電圧、kはボル
ツマン定数、qは素電荷を示す。
OBEは、次の数式(2)で与えられる。
散係数、NCBaseはベース領域3での伝導帯の有効状態
密度、NVBaseはベース領域3での価電子帯の有効状態
密度、EgBaseはベース領域3でのバンドギャップ、Ln
はベース領域3での電子の拡散長、PBEはベース領域3
の低アクセプタ濃度部分3bのアクセプタ濃度を示す。
飽和電流密度JOBEは、ベース領域3の低アクセプタ濃
度部分3bのアクセプタ濃度PBEに逆比例することが分
かる。そこで、数式(1)と数式(2)より、エミッタ
領域1からベース領域3へ流れる電流IBEを増加させる
には、ベース領域3の低アクセプタ濃度部分3bのアク
セプタ濃度PBEを減少させればよいことが分かる。
フセット電圧は、エミッタ領域1からベース領域3へ注
入される電流IBEが、コレクタ領域5からベース領域3
へ注入される電流IBCよりも多いときに、トータルのコ
レクタ電流がマイナスになるために生じるものであるか
ら、オフセット電圧を完全に無くすためには、コレクタ
・エミッタ間電圧VCEが0[V]のときに、エミッタ領
域1からベース領域3へ流れる電流IBEとコレクタ領域
5からベース領域3に流れる電流IBCとが等しくなれば
よい。すなわち、VCE=0のときに、IBE=IBCが成立
すればよい。
に流れる電流IBCは、エミッタ領域1からベース領域3
へ流れる電流IBEと同様に、次の数式(3)で示され
る。
積、JOBCはベース・コレクタ接合の飽和電流密度、V
BCはベース・コレクタ間電圧、PBCはベース領域3の高
アクセプタ濃度部分3aのアクセプタ濃度を示す。
テロ接合を持っているため、価電子帯不連続によりホー
ル・バリアが生じてホールによる電流はほとんど流れな
い。このため、数式(1)および数式(3)において、
ホールによる電流成分は無視している。
よび(3)と、IBE=IBCという条件から、オフセット
電圧を完全に0[V]にする条件は、次の数式(4)で
与えられる。
クセプタ濃度PBEを数式(4)を満たすように設定すれ
ば、オフセット電圧を完全に無くすことができるのであ
る。
は、図2に示すように、コレクタ領域5、ベース領域
3、エミッタ領域1がこの順に積まれたエミッタトップ
型構造を持つので、ベース領域3上に形成されるベース
電極4の面積に相当する分、エミッタ・ベース接合面積
SBEがベース・コレクタ接合面積SBCよりも小さくな
る。その結果、コレクタ領域5からベース領域3に流れ
る電流IBCと比較して、エミッタ領域1からベース領域
3に流れる電流IBEの方が必然的に小さく(つまりI BC
>IBE)なって、オフセット電圧が生じる。
積SBEのベース・コレクタ接合面積SBCに対する比が
0.5で、1以下である(SBE/SBC=0.5<1)の
で、オフセット電圧を抑制するには、式(4)から、ベ
ース領域3の部分3aでのアクセプタ濃度PBEを部分3
bでのアクセプタ濃度PBCよりも低く設定すればよい。
本実施形態では、図1に示したように、ベース領域3の
不純物濃度分布は、ベース・コレクタ接合側と比較し
て、ベース・エミッタ接合面側の方が低くなっており、
オフセット電圧を抑制することができる。また、ベース
領域3の部分3aのアクセプタ濃度PBE=2×10
19[cm-3]、ベース領域3の部分3bのアクセプタ濃
度PBC=4×1019[cm-3]であるので、PBE=PBC
×(SBE/SBC)=0.5PBCとなって、数式(4)の
条件を満たしている。よって、オフセット電圧は完全に
無くなる。
明者が行った試験の結果である。図3は、本発明の第1
実施形態と従来例におけるβモードの直流電流・電圧特
性を併せて示しており、第1実施形態の結果を実線で、
従来例の結果を点線で示している。
間電圧VCEを、縦軸はコレクタ電流ICをそれぞれ示
す。エミッタサイズSEは120[μm2]であり、ベー
ス電流IBを30[μA]ステップで240[μA]ま
で変化させている。
不純物濃度分布を図14に示す。この従来例のベース領
域のアクセプタ濃度は、一様に4×1019[cm-3]で
ある。よって、PBE=PBC=4×1019[cm-3]であ
る。
うに、従来例では0.3[V]のオフセット電圧が発生
しているのに対して、本発明の第1実施形態ではオフセ
ット電圧が完全に抑制されてゼロとなっている。
態のダブルヘテロ接合バイポーラ・トランジスタでは、
ベース領域3のアクセプタ濃度分布をコレクタ領域5と
の接合部の近傍3aのアクセプタ濃度PBCよりもエミッ
タ領域1との接合部の近傍3bのアクセプタ濃度PBEが
低くなるように設定しているので、オフセット電圧を低
減することができる。
低アクセプタ濃度部分3bのアクセプタ濃度PBEを2×
1019[cm-3]、それ以外の高アクセプタ濃度部分3
aのアクセプタ濃度PBCを4×1019[cm-3]に設定
して数式(4)の条件を満たしているので、エミッタ領
域1からベース領域3に流れる電流IBEとコレクタ領域
5からベース領域3に流れる電流IBCとが等しくなり、
その結果、オフセット電圧を完全に無くすことができ
る。つまり、従来のように直流電流・電圧特性における
立ち上がり特性を悪化させることなく、オフセット電圧
を完全に無くすことができ、もって当該トランジスタの
動作効率を向上させることができる。
コレクタ領域5をいずれもn型InGaPにより形成し
たが、ベース領域3よりもバンドギャップが広ければよ
いので、AlAs,AlGaAs,InGaAlP,I
nAlGaAsP等も使用可能である。また、ベース領
域3にはGaAsを用いたが、InGaAs,InGa
P,AlGaAs,InGaAsP等でもよい。さら
に、ベース領域3にInGaAsを用いた場合には、基
板8に対して垂直な方向に沿ってIn組成を傾斜させた
ものでもよい。
形態に係るヘテロ接合バイポーラ・トランジスタについ
て説明する。本実施形態は、第1実施形態と同等の構造
(図2参照)において、ベース領域3に図4に示す不純
物濃度分布を持たせたものである。
領域3のアクセプタ濃度は、ベース・コレクタ接合面か
ら幅Daが10[nm]の部分3aで4×1019[cm
-3]とし、残りの幅Dbが70[nm]の部分3bを2
×1019[cm-3]に低下させている。本実施形態のベ
ース領域3の不純物濃度分布においても、数式(4)の
条件を満たしているので、エミッタ領域1からベース領
域3に流れる電流IBEとコレクタ領域5からベース領域
3に流れる電流IBCとが等しくなり、その結果、オフセ
ット電圧を完全に無くすことができる。つまり、従来の
ように直流電流・電圧特性における立ち上がり特性を悪
化させることなく、オフセット電圧を完全に無くすこと
ができ、もって当該トランジスタの動作効率を向上させ
ることができる。
施形態に係るヘテロ接合バイポーラ・トランジスタのベ
ース領域3に使用された不純物濃度分布を示す。当該ト
ランジスタの構造は、第1実施形態のそれと同じであ
る。
が、ベース・コレクタ接合面の4×1019[cm-3]か
らベース・エミッタ接合面の2×1019[cm-3]まで
徐々に減少していく分布となっている。この第3実施形
態においても、第1実施形態の場合と同じ効果が得られ
る。
実施形態に係るヘテロ接合バイポーラ・トランジスタの
ベース領域3に使用された不純物濃度分布を示す。当該
トランジスタの構造は、第1実施形態のそれと同じであ
る。
領域3のアクセプタ濃度が、ベース・コレクタ接合面か
ら幅Daが10[nm]の部分3aで4×1019[cm
-3]とし、ベース・エミッタ接合面から幅Dbが10
[nm]の部分3bで2×10 19[cm-3]とし、両者
の間の部分3cでは第3実施形態の場合(図5参照)の
ように徐々に減少していく分布となっている。
クタ接合面とベース・エミッタ接合面の近傍だけを均一
にドープした分布でも、第1実施形態の場合と同じ効果
が得られる。
実施形態に係るnpn型のダブルヘテロ接合バイポーラ
・トランジスタの断面構造を示す。
・トランジスタでは、図7に示すように、半導体基板2
8の表面にn型のサブエミッタ領域27が形成され、そ
のサブエミッタ領域27の上にn型のエミッタ領域25
とエミッタ電極26が形成されている。エミッタ電極2
6は、エミッタ領域25の全体を囲むように配置されて
いる。
領域23が形成されている。ベース領域23の大きさ
は、エミッタ領域25のそれと同じである。
領域21とベース電極24が形成されている。ベース電
極24は、コレクタ領域21の全体を囲むように配置さ
れている。
ンタクト29と30が積層形成されている。上位にある
コレクタ・コンタクト29の上には、コレクタ電極22
が形成されている。
料は、p型ベース領域23を形成する半導体材料よりも
広いバンドギャップを持っており、コレクタ領域21と
ベース領域23との接合(コレクタ・ベース接合)は、
へテロ接合となっている。n型エミッタ領域25を形成
する半導体材料も、p型ベース領域23を形成する半導
体材料よりも広いバンドギャップを持っており、エミッ
タ領域25とベース領域23との接合(エミッタ・コレ
クタ接合)も、へテロ接合となっている。
5、ベース領域23、コレクタ領域21がこの順に積層
されているので、コレクタ領域21がエミッタ領域25
よりも上位に位置している。よって、このバイポーラ・
トランジスタは、コレクタトップ型の構造を持つ。
タ)濃度の分布は、ベース・コレクタ接合の近傍に比べ
てエミッタ・ベース接合の近傍の方が高く設定されてい
る(図8を参照)。
バイポーラ・トランジスタの構成を、より具体的に説明
すると、次の通りである。
ング量が3×1018[cm-3]のn型GaAs層により
形成してある。コレクタ・コンタクト領域30は、ドー
ピング量が3×1017[cm-3]のn型GaAs層によ
り形成してある。n型コレクタ領域21は、ドーピング
量が3×1017[cm-3]のn型InGaP層により形
成し、層厚は40[nm]としてある。n型エミッタ領
域25は、ドーピング量が5×1015[cm-3]のn型
InGaP層により形成し、層厚は800[nm]とし
てある。n型サブエミッタ領域27は、ドーピング量が
3×1018[cm-3]のn型InGaP層により形成し
てある。p型ベース領域23は、p型GaAs層により
形成し、その層厚は80[nm]としてある。エミッタ
・ベース接合の面積SBEは240[μm2]、ベース・
コレクタ接合の面積SBCは120[μm2]としてあ
る。
いてベース領域23の不純物濃度分布を示す。図8にお
いて、縦軸はアクセプタ濃度であり、横軸はエピタキシ
ャル層の積層方向(基板28に垂直な方向)の距離であ
る。図8では、右側にコレクタ領域21があり、左側に
エミッタ領域25がある。
クセプタ濃度は、ベース・コレクタ接合面から幅Db’
が10[nm]の部分23bで2×1019[cm-3]と
し、残りの幅Da’が70[nm]の部分23aでは4
×1019[cm-3]に増やしてある。このため、第5実
施形態におけるベース領域23のアクセプタ濃度分布
は、エミッタ領域21との接合部(ベース・エミッタ接
合)近傍のアクセプタ濃度がコレクタ領域25との接合
部(ベース・コレクタ接合)近傍のアクセプタ濃度より
高くなっている。
度部分23b幅Db’は任意であるが、ベース領域23
の高アクセプタ濃度部分23aの幅Da’は、ベース・
エミッタ間電圧VBEが0[V]のときにベース領域23
の内部に生成される空乏層の幅よりも大きくするのがよ
い。当該空乏層よりも小さいと、所望の電流抑制効果が
得られないからである。本実施形態では、幅Da’を7
0[nm]としているので、当該空乏層の幅よりも十分
広くなっている。
合バイポーラトランジスタにおいて、オフセット電圧が
低減される理由は、第1実施形態において述べたのと同
じであるから、その説明は省略する。
積SBCのエミッタ・ベース接合面積SBEに対する比が
0.5で、1以下である(SBC/SBE=0.5<1)の
で、オフセット電圧を抑制するには、数式(4)から、
ベース領域3の部分3a’でのアクセプタ濃度PBEを部
分3b’でのアクセプタ濃度PBCよりも高く設定すれば
よい。本実施形態では、図8に示したように、ベース領
域23の不純物濃度分布は、ベース・コレクタ接合面側
と比較して、ベース・エミッタ接合面側の方が高くなっ
ており、オフセット電圧を抑制することができる。ま
た、ベース領域23の部分23aのアクセプタ濃度PBE
=4×1019[cm-3]、ベース領域23の部分23b
のアクセプタ濃度PBC=2×1019[cm-3]であるの
で、PBE=P BC×(SBC/SBE)=0.5PBCとなっ
て、数式(4)の条件を満たしている。よって、オフセ
ット電圧は完全に無くなる。
施形態に係るヘテロ接合バイポーラ・トランジスタのベ
ース領域23に使用された不純物濃度分布を示す。当該
トランジスタの構造は、第5実施形態のそれと同じであ
る。
領域23のアクセプタ濃度は、ベース・コレクタ接合面
から幅Db’が70[nm]の部分23bで2×1019
[cm-3]とし、残りの幅Da’が10[nm]の部分
23aでは4×1019[cm -3]に増加させている。本
実施形態のベース領域23の不純物濃度分布において
も、数式(4)の条件を満たしているので、エミッタ領
域21からベース領域23に流れる電流IBEとコレクタ
領域25からベース領域23に流れる電流IBCとが等し
くなり、その結果、オフセット電圧を完全に無くすこと
ができる。つまり、従来のように直流電流・電圧特性に
おける立ち上がり特性を悪化させることなく、オフセッ
ト電圧を完全に無くすことができ、もって当該トランジ
スタの動作効率を向上させることができる。
実施形態に係るヘテロ接合バイポーラ・トランジスタの
ベース領域23に使用された不純物濃度分布を示す。当
該トランジスタの構造は、第5実施形態のそれと同じで
ある。
濃度が、ベース・コレクタ接合面の2×1019[c
m-3]からベース・エミッタ接合面の4×1019[cm
-3]まで徐々に増加していく分布となっている。この第
7実施形態においても、第5実施形態の場合と同じ効果
が得られる。
実施形態に係るヘテロ接合バイポーラ・トランジスタの
ベース領域23に使用された不純物濃度分布を示す。当
該トランジスタの構造は、第5実施形態のそれと同じで
ある。
ス領域23のアクセプタ濃度が、ベース・コレクタ接合
面から幅Db’が10[nm]の部分23bで2×10
19[cm-3]とし、ベース・エミッタ接合面から幅D
a’が10[nm]の部分23aで4×1019[c
m-3]とし、両者の間の部分23cでは第7実施形態の
場合(図10参照)のように徐々に増加していく分布と
なっている。
クタ接合面とベース・エミッタ接合面の近傍だけを均一
にドープした分布でも、第5実施形態の場合と同じ効果
が得られる。
態では、npn型のダブルヘテロ接合バイポーラ・トラ
ンジスタとしているが、本発明はこれに限定されず、p
np型のダブルヘテロ接合バイポーラトランジスタへの
適用も可能であることは言うまでもない。
テロ接合バイポーラ・トランジスタによれば、直流電流
・電圧特性における立ち上がり特性を悪化させることな
くオフセット電圧を完全に無くし、もって効率を向上さ
せることができる。
ポーラ・トランジスタにおけるベース領域の不純物濃度
分布を示す説明図である。
ポーラ・トランジスタの構造を示す断面図である。
電圧特性を示す説明図である。
ポーラ・トランジスタにおけるベース領域の不純物濃度
分布を示す説明図である。
ポーラ・トランジスタにおけるベース領域の不純物濃度
分布を示す説明図である。
ポーラ・トランジスタにおけるベース領域の不純物濃度
分布を示す説明図である。
ポーラ・トランジスタの構造を示す断面図である。
ポーラ・トランジスタにおけるベース領域の不純物濃度
分布を示す説明図である。
ポーラ・トランジスタにおけるベース領域の不純物濃度
分布を示す説明図である。
イポーラ・トランジスタにおけるベース領域の不純物濃
度分布を示す説明図である。
イポーラ・トランジスタにおけるベース領域の不純物濃
度分布を示す説明図である。
びサブコレクタ領域にわたるエネルギー分布を示す説明
図である。
びサブコレクタ領域にわたるエネルギー分布を示す説明
図である。
ンジスタにおけるベース領域の不純物濃度分布を示す説
明図である。
Claims (8)
- 【請求項1】 エミッタ領域およびコレクタ領域がベー
ス領域よりも広いバンドギャップを持つと共に、エミッ
タ・ベース接合およびベース・コレクタ接合がヘテロ接
合とされたダブルヘテロ接合バイポーラ・トランジスタ
において、 前記ベース・コレクタ接合の近傍の不純物濃度と前記エ
ミッタ・ベース接合の近傍の不純物濃度との比が、前記
ベース・コレクタ接合の面積と前記エミッタ・ベース接
合の面積との比にほぼ等しくなるように、前記ベース領
域の不純物濃度分布が設定されていることを特徴とする
ダブルヘテロ接合バイポーラ・トランジスタ。 - 【請求項2】 エミッタ領域およびコレクタ領域がベー
ス領域よりも広いバンドギャップを持つと共に、エミッ
タ・ベース接合およびベース・コレクタ接合がヘテロ接
合とされ、前記エミッタ領域が前記コレクタ領域よりも
上位に配置されたエミッタトップ型のダブルヘテロ接合
バイポーラ・トランジスタにおいて、 前記ベース領域の不純物濃度分布が、前記ベース・コレ
クタ接合の近傍に比べて前記エミッタ・ベース接合の近
傍の方が低く設定されていることを特徴とするダブルヘ
テロ接合バイポーラ・トランジスタ。 - 【請求項3】 エミッタ領域およびコレクタ領域がベー
ス領域よりも広いバンドギャップを持つと共に、エミッ
タ・ベース接合およびベース・コレクタ接合がヘテロ接
合とされ、前記コレクタ領域が前記エミッタ領域よりも
上位に配置されたコレクタトップ型のダブルヘテロ接合
バイポーラ・トランジスタにおいて、 前記ベース領域の不純物濃度分布が、前記ベース・コレ
クタ接合の近傍に比べて前記エミッタ・ベース接合の近
傍の方が高く設定されていることを特徴とするダブルヘ
テロ接合バイポーラ・トランジスタ。 - 【請求項4】 前記ベース・コレクタ接合の近傍の不純
物濃度と前記エミッタ・ベース接合の近傍の不純物濃度
との比が、前記ベース・コレクタ接合の面積と前記エミ
ッタ・ベース接合の面積との比にほぼ等しくなるよう
に、前記ベース領域の不純物濃度分布が設定されている
請求項2または3に記載のダブルヘテロ接合バイポーラ
・トランジスタ。 - 【請求項5】 前記エミッタ・ベース接合の近傍にある
前記ベース領域の不純物濃度が低い部分の幅が、ベース
・エミッタ間電圧がゼロのときに前記ベース領域の内部
に生成される空乏層の幅より大きい請求項2または4に
記載のダブルヘテロ接合バイポーラ・トランジスタ。 - 【請求項6】 前記ベース領域が、前記エミッタ・ベー
ス接合の近傍にある前記ベース領域の不純物濃度が低い
部分に隣接して、前記ベース・コレクタ接合に向かって
不純物濃度が徐々に増加する部分を含んでいる請求項
2、4または5に記載のダブルヘテロ接合バイポーラ・
トランジスタ。 - 【請求項7】 前記エミッタ・ベース接合の近傍にある
前記ベース領域の不純物濃度が高い部分の幅が、ベース
・エミッタ間電圧がゼロのときに前記ベース領域の内部
に生成される空乏層の幅より大きい請求項3または4に
記載のダブルヘテロ接合バイポーラ・トランジスタ。 - 【請求項8】 前記ベース領域が、前記エミッタ・ベー
ス接合の近傍にある前記ベース領域の不純物濃度が高い
部分に隣接して、前記ベース・コレクタ接合に向かって
不純物濃度が徐々に減少する部分を含んでいる請求項
3、4または7に記載のダブルヘテロ接合バイポーラ・
トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115890A JP3629247B2 (ja) | 2002-04-18 | 2002-04-18 | ダブルヘテロ接合バイポーラ・トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002115890A JP3629247B2 (ja) | 2002-04-18 | 2002-04-18 | ダブルヘテロ接合バイポーラ・トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309128A true JP2003309128A (ja) | 2003-10-31 |
JP3629247B2 JP3629247B2 (ja) | 2005-03-16 |
Family
ID=29396972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002115890A Expired - Fee Related JP3629247B2 (ja) | 2002-04-18 | 2002-04-18 | ダブルヘテロ接合バイポーラ・トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3629247B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7304333B2 (en) | 2003-11-18 | 2007-12-04 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device |
JP2008004779A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 |
JP2011187630A (ja) * | 2010-03-08 | 2011-09-22 | Fujitsu Ltd | 半導体デバイス |
WO2015182593A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
JP2021019089A (ja) * | 2019-07-19 | 2021-02-15 | 信一郎 高谷 | 化合物半導体ヘテロ接合バイポーラトランジスタ |
-
2002
- 2002-04-18 JP JP2002115890A patent/JP3629247B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7304333B2 (en) | 2003-11-18 | 2007-12-04 | Nec Compound Semiconductor Devices, Ltd. | Semiconductor device |
JP2008004779A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 |
JP2011187630A (ja) * | 2010-03-08 | 2011-09-22 | Fujitsu Ltd | 半導体デバイス |
WO2015182593A1 (ja) * | 2014-05-26 | 2015-12-03 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
JP2015225884A (ja) * | 2014-05-26 | 2015-12-14 | 株式会社サイオクス | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
JP2021019089A (ja) * | 2019-07-19 | 2021-02-15 | 信一郎 高谷 | 化合物半導体ヘテロ接合バイポーラトランジスタ |
JP7403201B2 (ja) | 2019-07-19 | 2023-12-22 | 信一郎 高谷 | 化合物半導体ヘテロ接合バイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP3629247B2 (ja) | 2005-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5177583A (en) | Heterojunction bipolar transistor | |
US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
US7038250B2 (en) | Semiconductor device suited for a high frequency amplifier | |
JP2942500B2 (ja) | 四基コレクタInAlAs−InGaAlAsヘテロ接合バイポーラトランジスタ | |
US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
TWI643337B (zh) | 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構 | |
TWI695504B (zh) | 異質接面雙極性電晶體 | |
US5429957A (en) | Method of manufacturing an heterojunction bipolar transistor | |
JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3629247B2 (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
JP2007128989A (ja) | ヘテロ接合バイポーラトランジスタ | |
US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
JP7403201B2 (ja) | 化合物半導体ヘテロ接合バイポーラトランジスタ | |
JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2007059871A (ja) | 半導体装置 | |
JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2002026031A (ja) | ヘテロバイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040729 |
|
A521 | Written amendment |
Effective date: 20040927 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101217 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121217 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20131217 |
|
LAPS | Cancellation because of no payment of annual fees |