JP2942500B2 - 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ - Google Patents
四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2942500B2 JP2942500B2 JP8127213A JP12721396A JP2942500B2 JP 2942500 B2 JP2942500 B2 JP 2942500B2 JP 8127213 A JP8127213 A JP 8127213A JP 12721396 A JP12721396 A JP 12721396A JP 2942500 B2 JP2942500 B2 JP 2942500B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- grade
- ingaalas
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000203 mixture Substances 0.000 claims description 32
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 26
- 230000007704 transition Effects 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 description 12
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 240000002329 Inga feuillei Species 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- PUAQLLVFLMYYJJ-UHFFFAOYSA-N 2-aminopropiophenone Chemical compound CC(N)C(=O)C1=CC=CC=C1 PUAQLLVFLMYYJJ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 Indium aluminum arsenic Chemical compound 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical class [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ、更に言えば、コンスタント（「不変
であること」を意味する）ＩｎＧａＡｌＡｓ四基(quate
rnary)コレクタ層、グレード（「しだいに変更されるこ
と」を意味する）組成ＩｎＧａＡｌＡｓエミッタ・ベー
ス遷移領域、グレード・ドーピングＩｎＧａＡｓベース
層、及び／又は、グレード組成ＩｎＧａＡｌＡｓベース
層を含むＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテロ接合バ
イポーラトランジスタに関する。
ーラトランジスタ、更に言えば、コンスタント（「不変
であること」を意味する）ＩｎＧａＡｌＡｓ四基(quate
rnary)コレクタ層、グレード（「しだいに変更されるこ
と」を意味する）組成ＩｎＧａＡｌＡｓエミッタ・ベー
ス遷移領域、グレード・ドーピングＩｎＧａＡｓベース
層、及び／又は、グレード組成ＩｎＧａＡｌＡｓベース
層を含むＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテロ接合バ
イポーラトランジスタに関する。
【０００２】
【従来の技術】ある既知のデバイス性能の利点故に、ヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）の使用が多
々所望される。取り分け、ハイパワーの使用や高周波マ
イクロウェーブの使用に所望される。初期のＨＢＴは、
一般に、ガリウム・砒素／アルミニウム・ガリウム・砒
素（ＧａＡｓ／ＡｌＧａＡｓ）ＨＢＴであった。デバイ
ス性能に対する要望が増大したため、このようなＧａＡ
ｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタ
（ＨＢＴ）は、十分高い周波数性能、許容し得るカット
オフ周波数（ｆT ）、及び、増幅のために十分高いゲイ
ンを与えるための能力が限界に達した。これらの限界を
克服するため、インジウム・フォサイド（phoside)（Ｉ
ｎＰ）基板に整合されるインジウム・ガリウム・砒素／
インジウム・アルミニウム・砒素（ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ）ＨＢＴが考案された。ＧａＡｓ／ＡｌＧａＡ
ｓヘテロ接合バイポーラトランジスタ（ＨＢＴ）との比
較におけるＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バイ
ポーラトランジスタ（ＨＢＴ）の利点としては、電子飽
和速度および移動度がより高いこと、ターンオン電圧が
より低いこと、バンドギャップ不連続性がより大きいこ
とが含まれ、高周波性能といった利点が提供される。し
かしながら、元のＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接
合バイポーラトランジスタ（ＨＢＴ）は、低いコレクタ
・ブレークダウン電圧（ＢＶceo ）と高出力コンダクタ
ンスによって損害を受け、高周波マイクロウェーブの分
野におけるそれらの使用は制限されていた。典型例で
は、ＩｎＧａＡｓコレクタは、ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）で１．４
５ｅＶのバンドギャップを有するＧａＡｓコレクタに対
し、０．７５ｅＶのバンドギャップを有する。更に、Ｉ
ｎＧａＡｓ／ＩｎＡｌＡｓヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ）は、温度の上昇にともなって、そのコ
レクタ・ブレークダウン電圧ＢＶceo に減少をきたす。
テロ接合バイポーラトランジスタ（ＨＢＴ）の使用が多
々所望される。取り分け、ハイパワーの使用や高周波マ
イクロウェーブの使用に所望される。初期のＨＢＴは、
一般に、ガリウム・砒素／アルミニウム・ガリウム・砒
素（ＧａＡｓ／ＡｌＧａＡｓ）ＨＢＴであった。デバイ
ス性能に対する要望が増大したため、このようなＧａＡ
ｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタ
（ＨＢＴ）は、十分高い周波数性能、許容し得るカット
オフ周波数（ｆT ）、及び、増幅のために十分高いゲイ
ンを与えるための能力が限界に達した。これらの限界を
克服するため、インジウム・フォサイド（phoside)（Ｉ
ｎＰ）基板に整合されるインジウム・ガリウム・砒素／
インジウム・アルミニウム・砒素（ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ）ＨＢＴが考案された。ＧａＡｓ／ＡｌＧａＡ
ｓヘテロ接合バイポーラトランジスタ（ＨＢＴ）との比
較におけるＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バイ
ポーラトランジスタ（ＨＢＴ）の利点としては、電子飽
和速度および移動度がより高いこと、ターンオン電圧が
より低いこと、バンドギャップ不連続性がより大きいこ
とが含まれ、高周波性能といった利点が提供される。し
かしながら、元のＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接
合バイポーラトランジスタ（ＨＢＴ）は、低いコレクタ
・ブレークダウン電圧（ＢＶceo ）と高出力コンダクタ
ンスによって損害を受け、高周波マイクロウェーブの分
野におけるそれらの使用は制限されていた。典型例で
は、ＩｎＧａＡｓコレクタは、ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）で１．４
５ｅＶのバンドギャップを有するＧａＡｓコレクタに対
し、０．７５ｅＶのバンドギャップを有する。更に、Ｉ
ｎＧａＡｓ／ＩｎＡｌＡｓヘテロ接合バイポーラトラン
ジスタ（ＨＢＴ）は、温度の上昇にともなって、そのコ
レクタ・ブレークダウン電圧ＢＶceo に減少をきたす。
【０００３】ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バ
イポーラトランジスタ（ＨＢＴ）に対し、許容し得るコ
レクタ・ブレークダウン電圧ＢＶceo と出力コンダクタ
ンスを提供するため、多数の異なる概念が提案されてき
た。例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バ
イポーラトランジスタ（ＨＢＴ）は、ＩｎＰのコレクタ
層を有するものとして開発されてきた。例えば、Stanch
ina, W.E. による"Status and Potential of AlInAs/Ga
InAs/InP HBT ICs," Proc. Fourth Int. Conf.Indium P
hosphide and Related Materials の pp. 434〜447 (19
92)や、Nottenburg, R.N.等による "High-speed InGaAs
(P)/InP double-heterostructure bipolar transistor
s," IEEE Electron Device Lett.のvol. EDL-8, pp. 28
2 〜284(1983)を参照のこと。更に、ＩｎＡｌＡｓコレ
クタ層を有したＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合
バイポーラトランジスタ（ＨＢＴ）も提供される。例え
ば、Farley, C.W.等の "Performance tradeoffs in AlI
nAs/GaInAs single- and double-heterojunction NPN h
eterojunction bipolar transistors," J. Vac. Sci. T
echnol., vol. B10, pp. 1023 〜1025 (1992) を参照の
こと。ある参考文献は、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）におけるグ
レードＩｎＧａＡｌＡｓコレクタ層の使用を報告してい
る。Vlcek, J.C. 等による "Multiply - graded InGaAs
heterojunction bipolar transistors," Electron Let
t., vol.27, pp.1213 〜1215 (1991) を参照のこと。更
に、ＨＢＴの複合ＩｎＧａＡｓ／ＩｎＰコレクタも報告
されている。しかしながら、リン基化合物（phosphorou
s based compounds)の成長は最固相ソース（most solid
-source)分子線エピタキシャル（ＭＢＥ）システムと適
合しないことから、ＩｎＰ若しくは複合ＩｎＧａＡｓ／
ＩｎＰコレクタの使用が制限されてきた。1992年９月22
日にYamadaに付与された米国特許Ｎｏ．５，１５０，１
８５号は、２つのｎ型（ＩｎＧａＡｓ）1-X （ＩｎＡｌ
Ａｓ）X グレード層の間に位置づけられた四基（ＩｎＧ
ａＡｓ）0.4 （ＩｎＡｌＡｓ）0.6 コレクタ層を含むよ
うにしたＨＢＴ半導体デバイスを開示する。
イポーラトランジスタ（ＨＢＴ）に対し、許容し得るコ
レクタ・ブレークダウン電圧ＢＶceo と出力コンダクタ
ンスを提供するため、多数の異なる概念が提案されてき
た。例えば、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バ
イポーラトランジスタ（ＨＢＴ）は、ＩｎＰのコレクタ
層を有するものとして開発されてきた。例えば、Stanch
ina, W.E. による"Status and Potential of AlInAs/Ga
InAs/InP HBT ICs," Proc. Fourth Int. Conf.Indium P
hosphide and Related Materials の pp. 434〜447 (19
92)や、Nottenburg, R.N.等による "High-speed InGaAs
(P)/InP double-heterostructure bipolar transistor
s," IEEE Electron Device Lett.のvol. EDL-8, pp. 28
2 〜284(1983)を参照のこと。更に、ＩｎＡｌＡｓコレ
クタ層を有したＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合
バイポーラトランジスタ（ＨＢＴ）も提供される。例え
ば、Farley, C.W.等の "Performance tradeoffs in AlI
nAs/GaInAs single- and double-heterojunction NPN h
eterojunction bipolar transistors," J. Vac. Sci. T
echnol., vol. B10, pp. 1023 〜1025 (1992) を参照の
こと。ある参考文献は、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）におけるグ
レードＩｎＧａＡｌＡｓコレクタ層の使用を報告してい
る。Vlcek, J.C. 等による "Multiply - graded InGaAs
heterojunction bipolar transistors," Electron Let
t., vol.27, pp.1213 〜1215 (1991) を参照のこと。更
に、ＨＢＴの複合ＩｎＧａＡｓ／ＩｎＰコレクタも報告
されている。しかしながら、リン基化合物（phosphorou
s based compounds)の成長は最固相ソース（most solid
-source)分子線エピタキシャル（ＭＢＥ）システムと適
合しないことから、ＩｎＰ若しくは複合ＩｎＧａＡｓ／
ＩｎＰコレクタの使用が制限されてきた。1992年９月22
日にYamadaに付与された米国特許Ｎｏ．５，１５０，１
８５号は、２つのｎ型（ＩｎＧａＡｓ）1-X （ＩｎＡｌ
Ａｓ）X グレード層の間に位置づけられた四基（ＩｎＧ
ａＡｓ）0.4 （ＩｎＡｌＡｓ）0.6 コレクタ層を含むよ
うにしたＨＢＴ半導体デバイスを開示する。
【０００４】最近の半導体ＨＢＴデバイスは、低いコレ
クタ・ブレークダウン電圧と高い出力コンダクタンスを
与え、その一方、それと同時に高周波性能、許容し得る
カットオフ周波数、および、高ゲインを与えるという点
で、いくらかの成功はおさめているが、増大するデバイ
ス性能を実現するためには、他のデバイス基準も重要で
ある。例えば、ＨＢＴデバイスは、デバイスのスイッチ
ング速度や周波数を増大させるために、高いベース電子
遷移時間を有することが重要である。1992年４月30日に
出願された、本願発明の譲受人に譲渡された米国特許出
願Ｎｏ．０７／８７６，１９９号の"Heterojunction Bi
polar Transistor with Graded Base Doping" は、デバ
イスのベース遷移時間を増大させるためにグレード・ベ
ース・ドーピングを有したヘテロ接合バイポーラ・トラ
ンジスタを開示する。しかしながら、これは、ＧａＡｓ
／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）デバイスであり、従って、上述のように、高周波
性能を付与するその能力に損害を与える。また、1994年
２月８日にIshikawa等に付与された米国特許Ｎｏ．５，
２８４，７８３号は、グレードＩｎＧａＡｌＡｓベース
層とグレードＩｎＧａＡｌＡｓエミッタ・ベース遷移層
を含んだヘテロ接合バイポーラトランジスタを開示す
る。
クタ・ブレークダウン電圧と高い出力コンダクタンスを
与え、その一方、それと同時に高周波性能、許容し得る
カットオフ周波数、および、高ゲインを与えるという点
で、いくらかの成功はおさめているが、増大するデバイ
ス性能を実現するためには、他のデバイス基準も重要で
ある。例えば、ＨＢＴデバイスは、デバイスのスイッチ
ング速度や周波数を増大させるために、高いベース電子
遷移時間を有することが重要である。1992年４月30日に
出願された、本願発明の譲受人に譲渡された米国特許出
願Ｎｏ．０７／８７６，１９９号の"Heterojunction Bi
polar Transistor with Graded Base Doping" は、デバ
イスのベース遷移時間を増大させるためにグレード・ベ
ース・ドーピングを有したヘテロ接合バイポーラ・トラ
ンジスタを開示する。しかしながら、これは、ＧａＡｓ
／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）デバイスであり、従って、上述のように、高周波
性能を付与するその能力に損害を与える。また、1994年
２月８日にIshikawa等に付与された米国特許Ｎｏ．５，
２８４，７８３号は、グレードＩｎＧａＡｌＡｓベース
層とグレードＩｎＧａＡｌＡｓエミッタ・ベース遷移層
を含んだヘテロ接合バイポーラトランジスタを開示す
る。
【０００５】必要とされているものは、高性能のＨＢＴ
であり、該ＨＢＴは、低いコレクタ・ブレークダウン電
圧や高い出力コンダクタンスによる損害を受けずに、ハ
イパワー使用のためにベース遷移時間を増大させるとい
ったような他のデバイス性能能力を提供する。
であり、該ＨＢＴは、低いコレクタ・ブレークダウン電
圧や高い出力コンダクタンスによる損害を受けずに、ハ
イパワー使用のためにベース遷移時間を増大させるとい
ったような他のデバイス性能能力を提供する。
【０００６】
【発明の概要】本発明の教示によって、コンスタント四
基ＩｎＧａＡｌＡｓコレクタ層を含んだＩｎＡｌＡｓ／
ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ
（ＨＢＴ）が開示される。コンスタント四基ＩｎＧａＡ
ｌＡｓコレクタ層により、高いコレクタ・ブレークダウ
ン電圧と出力コンダクタンスとともに、高い周波数性能
を可能にする。グレードＩｎＧａＡｌＡｓコレクタ層
は、コンスタント・コレクタ層を通ずる遷移を最小とす
るため、コンスタントＩｎＧａＡｌＡｓ層の各側の上に
位置付けられる。ＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）は、１つ若し
くはそれ以上のグレードＩｎＧａＡｌＡｓエミッタ・ベ
ース遷移領域、グレード・ドーピングＩｎＧａＡｓベー
ス層、および、グレード組成ＩｎＧａＡｌＡｓベース層
を含んでいてもよい。グレード・エミッタ・ベース遷移
領域は、ＨＢＴのエミッタとベース層の間の遷移を減少
させ、グレード・ドーピング、及び、グレード組成ベー
ス層は、ベース遷移時間を増大させる。本発明の他の目
的、利点、特徴は、添付図面を考慮して、以下の記述お
よび添付した特許請求の範囲から明らかとなるだろう。
基ＩｎＧａＡｌＡｓコレクタ層を含んだＩｎＡｌＡｓ／
ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ
（ＨＢＴ）が開示される。コンスタント四基ＩｎＧａＡ
ｌＡｓコレクタ層により、高いコレクタ・ブレークダウ
ン電圧と出力コンダクタンスとともに、高い周波数性能
を可能にする。グレードＩｎＧａＡｌＡｓコレクタ層
は、コンスタント・コレクタ層を通ずる遷移を最小とす
るため、コンスタントＩｎＧａＡｌＡｓ層の各側の上に
位置付けられる。ＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）は、１つ若し
くはそれ以上のグレードＩｎＧａＡｌＡｓエミッタ・ベ
ース遷移領域、グレード・ドーピングＩｎＧａＡｓベー
ス層、および、グレード組成ＩｎＧａＡｌＡｓベース層
を含んでいてもよい。グレード・エミッタ・ベース遷移
領域は、ＨＢＴのエミッタとベース層の間の遷移を減少
させ、グレード・ドーピング、及び、グレード組成ベー
ス層は、ベース遷移時間を増大させる。本発明の他の目
的、利点、特徴は、添付図面を考慮して、以下の記述お
よび添付した特許請求の範囲から明らかとなるだろう。
【０００７】
【発明の実施の形態及び実施例】ＩｎＡｌＡｓ／ＩｎＧ
ａＡｌＡｓヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）半導体デバイスについてのより好ましい実施例の以
下の記述は、本質を説明するためだけのものであり、本
発明やその適用、若しくは、その使用を制限することを
意図するものではない。本発明によれば、低いコレクタ
・ブレークダウン電圧を禁止する既知のＩｎＧａＡｓコ
レクタ層や、ＨＢＴのベース層とコレクタ層のＩｎＧａ
Ａｓ／ＩｎＡｌＡｓ界面の結果生じてしまう不所望の電
流ブロッキングを禁止するような既知のＩｎＡｌＡｓコ
レクタ層ではなく、ＨＢＴ内のコンスタント四基ＩｎＧ
ａＡｌＡｓコクレタ層が提案されている。この層は、既
知のＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）に一般に存在する、低いコレク
タ・ブレークダウン電圧や高い出力コンダクタンスに関
連する上述の問題を満足する。更に、本発明の半導体デ
バイスは、１つ若しくはそれ以上のグレード組成ＩｎＧ
ａＡｌＡｓベース層、グレードＩｎＧａＡｌＡｓエミッ
タ・ベース遷移領域、および、グレード・ドーピングＩ
ｎＧａＡｓベース層を含むこともできる。
ａＡｌＡｓヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）半導体デバイスについてのより好ましい実施例の以
下の記述は、本質を説明するためだけのものであり、本
発明やその適用、若しくは、その使用を制限することを
意図するものではない。本発明によれば、低いコレクタ
・ブレークダウン電圧を禁止する既知のＩｎＧａＡｓコ
レクタ層や、ＨＢＴのベース層とコレクタ層のＩｎＧａ
Ａｓ／ＩｎＡｌＡｓ界面の結果生じてしまう不所望の電
流ブロッキングを禁止するような既知のＩｎＡｌＡｓコ
レクタ層ではなく、ＨＢＴ内のコンスタント四基ＩｎＧ
ａＡｌＡｓコクレタ層が提案されている。この層は、既
知のＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）に一般に存在する、低いコレク
タ・ブレークダウン電圧や高い出力コンダクタンスに関
連する上述の問題を満足する。更に、本発明の半導体デ
バイスは、１つ若しくはそれ以上のグレード組成ＩｎＧ
ａＡｌＡｓベース層、グレードＩｎＧａＡｌＡｓエミッ
タ・ベース遷移領域、および、グレード・ドーピングＩ
ｎＧａＡｓベース層を含むこともできる。
【０００８】図１は、本発明の実施例によるＨＢＴの形
状を示す。ＨＢＴ１０は、各層が従来技術でよく知られ
た分子線エピタキシー成長処理によって成長されている
ような、ＩｎＰ基板１２に整合される結晶格子である。
ある例において、デバイス物質は、固相ソースＭＢＥに
よって成長される。ここでは、シリコンがｎ型ドーピン
グ物質のために使用され、また、ベリリウムがｐ型ドー
ピング物質のために使用される。勿論、以下に述べたも
のと異なる、他のドーピング物質、他の層厚み、他の層
構造等を、本発明の範囲から逸脱することなく、使用す
ることも可能である。ＨＢＴ１０の異なる層は、当業者
にはよく理解されている使用可能な処理によって、適当
にパターン化され、且つ、エッチングされる。約２×１
０19atoms/cm3 にドープされたｎ型Ｉｎ0.53Ｇａ0.47Ａ
ｓサブコレクタ層１４は、約３００ｎｍの厚さまで基板
１２上に成長される。従来技術でもよく知られているよ
うに、これらの型のＨＢＴのＡｓの組成は、ほぼ５０％
であり、残りの成分、つまり、Ｉｎ、Ｇａ、及び／又
は、Ａｌは、残りの５０％の組成を形成する。一対のコ
レクタ接触１６は、従来技術でもよく知られた処理で他
の層が適当にエッチングされた後に、サブコレクタ層１
４上に、蒸着され且つパターン化される。１×１０19at
oms/cm3 にドープされたｎ型ＩｎＧａＡｌＡｓグレード
・コクレタ層１８が、約１００ｎｍの厚みまでサブコレ
クタ層１４上に製造される。ある実施例において、グレ
ード層１８は、サブコレクタ層１４に隣接するＩｎ0.53
Ｇａ0.46Ａｌ0.01Ａｓの組成を有し、サブコレクタ層１
４に相対するグレード層１８の表面にＩｎ0.53Ｇａ0.24
Ａｌ0.23Ａｓの組成を有するようにグレードされる。約
１×１０15atoms/cm3 にドープされたｎ型Ｉｎ0.53Ｇａ
0.24Ａｌ0.23Ａｓ四基コレクタ層２０は、約６００ｎｍ
の厚さまでグレード層１８上で成長される。約９×１０
15atoms/cm3 にドープされたｎ型ＩｎＧａＡｌＡｓグレ
ード・コレクタ層２２は、約１００ｎｍの厚みまでコレ
クタ層２０上で成長される。グレード層２２は、コレク
タ層２０に隣接する表面に、約Ｉｎ0.53Ｇａ0.24Ａｌ
0.23Ａｓの組成を有し、コレクタ層２０と相対する表面
に、Ｉｎ0.53Ｇａ0.46Ａｌ0.01Ａｓの組成を有するよう
グレード（しだいに変更）される。四基コレクタ層２０
のバンドギャップを増大させたことにより、通常のデバ
イス性能を妨害するほど大きなバンドギャップとはせず
に、デバイス性能が改善される。
状を示す。ＨＢＴ１０は、各層が従来技術でよく知られ
た分子線エピタキシー成長処理によって成長されている
ような、ＩｎＰ基板１２に整合される結晶格子である。
ある例において、デバイス物質は、固相ソースＭＢＥに
よって成長される。ここでは、シリコンがｎ型ドーピン
グ物質のために使用され、また、ベリリウムがｐ型ドー
ピング物質のために使用される。勿論、以下に述べたも
のと異なる、他のドーピング物質、他の層厚み、他の層
構造等を、本発明の範囲から逸脱することなく、使用す
ることも可能である。ＨＢＴ１０の異なる層は、当業者
にはよく理解されている使用可能な処理によって、適当
にパターン化され、且つ、エッチングされる。約２×１
０19atoms/cm3 にドープされたｎ型Ｉｎ0.53Ｇａ0.47Ａ
ｓサブコレクタ層１４は、約３００ｎｍの厚さまで基板
１２上に成長される。従来技術でもよく知られているよ
うに、これらの型のＨＢＴのＡｓの組成は、ほぼ５０％
であり、残りの成分、つまり、Ｉｎ、Ｇａ、及び／又
は、Ａｌは、残りの５０％の組成を形成する。一対のコ
レクタ接触１６は、従来技術でもよく知られた処理で他
の層が適当にエッチングされた後に、サブコレクタ層１
４上に、蒸着され且つパターン化される。１×１０19at
oms/cm3 にドープされたｎ型ＩｎＧａＡｌＡｓグレード
・コクレタ層１８が、約１００ｎｍの厚みまでサブコレ
クタ層１４上に製造される。ある実施例において、グレ
ード層１８は、サブコレクタ層１４に隣接するＩｎ0.53
Ｇａ0.46Ａｌ0.01Ａｓの組成を有し、サブコレクタ層１
４に相対するグレード層１８の表面にＩｎ0.53Ｇａ0.24
Ａｌ0.23Ａｓの組成を有するようにグレードされる。約
１×１０15atoms/cm3 にドープされたｎ型Ｉｎ0.53Ｇａ
0.24Ａｌ0.23Ａｓ四基コレクタ層２０は、約６００ｎｍ
の厚さまでグレード層１８上で成長される。約９×１０
15atoms/cm3 にドープされたｎ型ＩｎＧａＡｌＡｓグレ
ード・コレクタ層２２は、約１００ｎｍの厚みまでコレ
クタ層２０上で成長される。グレード層２２は、コレク
タ層２０に隣接する表面に、約Ｉｎ0.53Ｇａ0.24Ａｌ
0.23Ａｓの組成を有し、コレクタ層２０と相対する表面
に、Ｉｎ0.53Ｇａ0.46Ａｌ0.01Ａｓの組成を有するよう
グレード（しだいに変更）される。四基コレクタ層２０
のバンドギャップを増大させたことにより、通常のデバ
イス性能を妨害するほど大きなバンドギャップとはせず
に、デバイス性能が改善される。
【０００９】４×１０19atoms/cm3 にドープされたｐ型
Ｉｎ0.53Ｇａ0.47Ａｓベース層は、グレード層２２上
で、約１００ｎｍの厚みまで成長される。ベース接触２
６は、上部のエミッタ層を当業者によく知られた処理で
付着し、エッチングした後に、ベース層２４上に蒸着さ
れ、パターン化される。約５×１０17atoms/cm3 までド
ープされたｎ型ＩｎＧａＡｌＡｓグレード・エミッタ・
ベース遷移層２８は、ベース層２４上で、約４５ｎｍの
厚みまで成長される。グレード層２８は、グレード層２
８とベース層２４の間の界面において、Ｉｎ0.53Ｇａ
0.37Ａｌ0.10Ａｓ組成を有し、ベース層２４と相対する
グレード層２８の表面にＩｎ0.52Ｇａ0.01Ａｌ0.47Ａｓ
の組成を有するようにグレードされる。約５×１０17at
oms/cm3 までドープされたｎ型Ｉｎ0.52Ａｌ0.48Ａｓエ
ミッタ層３０は、グレード層２８上で、約１２０ｎｍの
厚みまで成長される。約１×１０19atoms/cm3 までドー
プされたｎ型Ｉｎ0.52Ａｌ0.48Ａｓエミッタ接触層３２
は、エミッタ層３０上で、約５０ｎｍの厚みまで成長さ
れる。約２×１０19atoms/cm3 にドープされたｎ型Ｉｎ
0.53Ｇａ0.47Ａｓエミッタ接触層３４は、エミッタ接触
層上で、ほぼ７０ｎｍの厚みまで成長される。エミッタ
接触３６は、エミッタ接触層３４上に付着され、パター
ン化される。上に挙げた各厚みは、動作可能な範囲内に
含まれる各層に対する他の厚みを本発明の範囲内で使用
できるという点で、なんら制限されるものではない。
Ｉｎ0.53Ｇａ0.47Ａｓベース層は、グレード層２２上
で、約１００ｎｍの厚みまで成長される。ベース接触２
６は、上部のエミッタ層を当業者によく知られた処理で
付着し、エッチングした後に、ベース層２４上に蒸着さ
れ、パターン化される。約５×１０17atoms/cm3 までド
ープされたｎ型ＩｎＧａＡｌＡｓグレード・エミッタ・
ベース遷移層２８は、ベース層２４上で、約４５ｎｍの
厚みまで成長される。グレード層２８は、グレード層２
８とベース層２４の間の界面において、Ｉｎ0.53Ｇａ
0.37Ａｌ0.10Ａｓ組成を有し、ベース層２４と相対する
グレード層２８の表面にＩｎ0.52Ｇａ0.01Ａｌ0.47Ａｓ
の組成を有するようにグレードされる。約５×１０17at
oms/cm3 までドープされたｎ型Ｉｎ0.52Ａｌ0.48Ａｓエ
ミッタ層３０は、グレード層２８上で、約１２０ｎｍの
厚みまで成長される。約１×１０19atoms/cm3 までドー
プされたｎ型Ｉｎ0.52Ａｌ0.48Ａｓエミッタ接触層３２
は、エミッタ層３０上で、約５０ｎｍの厚みまで成長さ
れる。約２×１０19atoms/cm3 にドープされたｎ型Ｉｎ
0.53Ｇａ0.47Ａｓエミッタ接触層３４は、エミッタ接触
層上で、ほぼ７０ｎｍの厚みまで成長される。エミッタ
接触３６は、エミッタ接触層３４上に付着され、パター
ン化される。上に挙げた各厚みは、動作可能な範囲内に
含まれる各層に対する他の厚みを本発明の範囲内で使用
できるという点で、なんら制限されるものではない。
【００１０】図２は、本発明の他の実施例によるＨＢＴ
１０ａの形状を示す。ＨＢＴ１０ａは、図１のＨＢＴと
似ているが、ベース層２４が、グレード・ドープｐ型Ｉ
ｎＧａＡｓベース層４０と置き換えられている。ＨＢＴ
１０ａの残りの層および接触は、ＨＢＴ１０の対応する
層および接触と同じであるので、これらの層および接触
は、故に、文字「ａ」が続くように付加することによっ
て表示されており、特に説明はしない。ベース層４０
は、約１００ｎｍの厚みまで成長され、ベース層４０と
グレードＩｎＧａＡｌＡｓコレクタ層２２ａの間の界面
に、ほぼ１×１０ 19atoms/cm3 のドーピング濃度を有す
る。１００ｎｍという厚みはそれに制限されたものでは
なく、動作可能ならばどのような厚みであっても使用す
ることができる。ベース層４０は、グレードＩｎＧａＡ
ｌＡｓエミッタ層２８ａの界面におけるベース層４０の
ｐ型ドーピング濃度が約４×１０19atoms/cm3 となるよ
うに、グレードされる。グレード・ドーピング形状によ
ってベース層４０内のフェルミ準位を変更することによ
り、伝導帯がベース層４０のエミッタ側からベース層４
０のコレクタ側へ減少する傾斜を有するようにし、ベー
ス層４０を通じて電子転送を行うようにする。ｐ型ドー
パント原子のグレード・ドーピング濃度は、より高いベ
ース遷移時間を提供するため、ベースの伝導帯に滑らか
なグレードを形成し、これによって、従来のＨＢＴより
も高いベース遷移時間を提供する。
１０ａの形状を示す。ＨＢＴ１０ａは、図１のＨＢＴと
似ているが、ベース層２４が、グレード・ドープｐ型Ｉ
ｎＧａＡｓベース層４０と置き換えられている。ＨＢＴ
１０ａの残りの層および接触は、ＨＢＴ１０の対応する
層および接触と同じであるので、これらの層および接触
は、故に、文字「ａ」が続くように付加することによっ
て表示されており、特に説明はしない。ベース層４０
は、約１００ｎｍの厚みまで成長され、ベース層４０と
グレードＩｎＧａＡｌＡｓコレクタ層２２ａの間の界面
に、ほぼ１×１０ 19atoms/cm3 のドーピング濃度を有す
る。１００ｎｍという厚みはそれに制限されたものでは
なく、動作可能ならばどのような厚みであっても使用す
ることができる。ベース層４０は、グレードＩｎＧａＡ
ｌＡｓエミッタ層２８ａの界面におけるベース層４０の
ｐ型ドーピング濃度が約４×１０19atoms/cm3 となるよ
うに、グレードされる。グレード・ドーピング形状によ
ってベース層４０内のフェルミ準位を変更することによ
り、伝導帯がベース層４０のエミッタ側からベース層４
０のコレクタ側へ減少する傾斜を有するようにし、ベー
ス層４０を通じて電子転送を行うようにする。ｐ型ドー
パント原子のグレード・ドーピング濃度は、より高いベ
ース遷移時間を提供するため、ベースの伝導帯に滑らか
なグレードを形成し、これによって、従来のＨＢＴより
も高いベース遷移時間を提供する。
【００１１】図３は、本発明の他の実施例によるＨＢＴ
１０ｂの形状を示す。ＨＢＴ１０ｂは、ベース層２４が
グレード組成ＩｎＧａＡｌＡｓベース層４２と置き換え
られていることを除き、図１のＨＢＴ１０と同じであ
る。ＨＢＴ１０ｂの残りの層および接触は、ＨＢＴ１０
の層および接触と同じであることから、これらの層およ
び接触については特に記述せず、また、ＨＢＴ１０の参
照番号に文字「ｂ」が付加された対応する参照番号によ
って参照される。ある実施例において、グレードされる
のは、ＩｎＧａＡｌＡｓベース層４２のＧａＡｌ成分の
組成であり、Ｉｎ、Ａｓ成分は不変である。ベース層４
２は、ベース層４２の組成が、ベース層４２とグレード
・コレクタ層２２ｂの間の界面において、約Ｉｎ0.53Ｇ
ａ0.46Ａｌ 0.01Ａｓであるように、また、ベース層４２
の組成が、ベース層４２とエミッタ・ベース遷移層２８
ｂの間の界面において、Ｉｎ0.53Ｇａ0.24Ａｌ0.25Ａｓ
であるように、グレードされる。この方法で、ベース層
を、ベース層４２のコレクタ側の低いバンドギャップか
らベース層４２のエミッタ側の高いバンドギャップへグ
レードし、ベース層４２に組込み電界を生成して、ベー
ス層４２を通じて電子転送を行うようにする。
１０ｂの形状を示す。ＨＢＴ１０ｂは、ベース層２４が
グレード組成ＩｎＧａＡｌＡｓベース層４２と置き換え
られていることを除き、図１のＨＢＴ１０と同じであ
る。ＨＢＴ１０ｂの残りの層および接触は、ＨＢＴ１０
の層および接触と同じであることから、これらの層およ
び接触については特に記述せず、また、ＨＢＴ１０の参
照番号に文字「ｂ」が付加された対応する参照番号によ
って参照される。ある実施例において、グレードされる
のは、ＩｎＧａＡｌＡｓベース層４２のＧａＡｌ成分の
組成であり、Ｉｎ、Ａｓ成分は不変である。ベース層４
２は、ベース層４２の組成が、ベース層４２とグレード
・コレクタ層２２ｂの間の界面において、約Ｉｎ0.53Ｇ
ａ0.46Ａｌ 0.01Ａｓであるように、また、ベース層４２
の組成が、ベース層４２とエミッタ・ベース遷移層２８
ｂの間の界面において、Ｉｎ0.53Ｇａ0.24Ａｌ0.25Ａｓ
であるように、グレードされる。この方法で、ベース層
を、ベース層４２のコレクタ側の低いバンドギャップか
らベース層４２のエミッタ側の高いバンドギャップへグ
レードし、ベース層４２に組込み電界を生成して、ベー
ス層４２を通じて電子転送を行うようにする。
【００１２】図４は、ＨＢＴ１０ａと１０ｂを組み合わ
せた形状を、ＨＢＴ１０ｃとして示したものである。特
に、ＨＢＴ１０ａのＩｎＧａＡｓベース層のグレード・
ドーピングが、ＨＢＴ１０ｂのＩｎＧａＡｌＡｓベース
層４２のグレード組成と組み合わされて、上に述べた層
４０、４２のそれのドーピングおよび組成を有したグレ
ード・ドーピング濃度とグレード組成の両方を含んでい
るような、ベース層４４となる。故に、ベース層４４の
ベース遷移時間は、ベース層４４のバンドギャップにお
ける変更の結果、より大きなものとなる。図５は、図１
のＨＢＴ１０を参照して上に述べた、各層のＧａモル分
率容量のグラフを示す。Ｇａモル分率容量は、垂直軸に
設けられており、ＨＢＴ１０の各層は、エミッタ接触層
３４の上部面から下部面へ、左から右へ向かう水平軸に
沿って、ナノメータ（ｎｍ）で表わされている。この形
態では、領域５４は、４７％のＧａモル分率容量を有し
ているようなサブコレクタ層１４を表す。グレード領域
５６は、グレード・コレクタ層１８を表し、領域５８
は、コレクタ層２０を表す。領域５６は、領域５４に隣
接して約４７％のＧａモル分率容量を有し、また、領域
５６と領域５８の間の界面においてＧａモル分率容量が
約２４％となるよう徐々にグレードされる。グレード領
域６０は、グレード・コレクタ層２２を表し、領域６２
は、ベース層２４を表す。グレード領域６０は、領域５
８との界面に約２４％のＧａモル分率容量を有してお
り、また、領域６０と領域６２の間の界面におけるＧａ
のモル分率容量が約４７％となるよう徐々にグレードさ
れる。グレード領域６４は、グレード・エミッタ・ベー
ス遷移層２８を表し、領域６６は、エミッタ接触層３４
を表す。グレード領域６４は、領域６４と領域６２の界
面において、約４７％のＧａモル分率容量を有してお
り、また、領域６４とエミッタ層３０を表す領域６６の
間の界面において、約０％のＧａまでグレードされる。
領域６８は、４８％のＧａ容量を有するようなエミッタ
接触層３２と３４の組合せを表す。
せた形状を、ＨＢＴ１０ｃとして示したものである。特
に、ＨＢＴ１０ａのＩｎＧａＡｓベース層のグレード・
ドーピングが、ＨＢＴ１０ｂのＩｎＧａＡｌＡｓベース
層４２のグレード組成と組み合わされて、上に述べた層
４０、４２のそれのドーピングおよび組成を有したグレ
ード・ドーピング濃度とグレード組成の両方を含んでい
るような、ベース層４４となる。故に、ベース層４４の
ベース遷移時間は、ベース層４４のバンドギャップにお
ける変更の結果、より大きなものとなる。図５は、図１
のＨＢＴ１０を参照して上に述べた、各層のＧａモル分
率容量のグラフを示す。Ｇａモル分率容量は、垂直軸に
設けられており、ＨＢＴ１０の各層は、エミッタ接触層
３４の上部面から下部面へ、左から右へ向かう水平軸に
沿って、ナノメータ（ｎｍ）で表わされている。この形
態では、領域５４は、４７％のＧａモル分率容量を有し
ているようなサブコレクタ層１４を表す。グレード領域
５６は、グレード・コレクタ層１８を表し、領域５８
は、コレクタ層２０を表す。領域５６は、領域５４に隣
接して約４７％のＧａモル分率容量を有し、また、領域
５６と領域５８の間の界面においてＧａモル分率容量が
約２４％となるよう徐々にグレードされる。グレード領
域６０は、グレード・コレクタ層２２を表し、領域６２
は、ベース層２４を表す。グレード領域６０は、領域５
８との界面に約２４％のＧａモル分率容量を有してお
り、また、領域６０と領域６２の間の界面におけるＧａ
のモル分率容量が約４７％となるよう徐々にグレードさ
れる。グレード領域６４は、グレード・エミッタ・ベー
ス遷移層２８を表し、領域６６は、エミッタ接触層３４
を表す。グレード領域６４は、領域６４と領域６２の界
面において、約４７％のＧａモル分率容量を有してお
り、また、領域６４とエミッタ層３０を表す領域６６の
間の界面において、約０％のＧａまでグレードされる。
領域６８は、４８％のＧａ容量を有するようなエミッタ
接触層３２と３４の組合せを表す。
【００１３】図６は、図１のＨＢＴ１０の各層に対する
Ａｌモル分率容量を示すグラフである。上に述べたよう
に、モル分率容量は、垂直軸上に与えられており、ＨＢ
Ｔの各層は、水平軸上にナノメートル（ｎｍ）で表され
ている。グレード領域７２は、グレード・コレクタ層１
８を表し、領域７４は、コクレタ層２０を表す。領域７
２のアルミニウム・モル分率容量は、グレード領域７２
と領域７４の間の界面において、約２３％であり、ま
た、サブコレクタ層１４を表す領域７６において約０％
のＡｌにまで徐々にグレードされる。同様に、グレード
領域７８は、グレード・コレクタ層２２を表し、領域８
０は、ベース層２４を表す。グレード領域７８のアルミ
ニウム・モル分率容量は、グレード領域７８と領域７４
の間の界面において、約２３％であり、また、領域８０
で約０％のアルミニウムまで徐々にグレードされる。グ
レード領域８２は、グレード・エミッタ・ベース遷移領
域２８を表し、領域８４は、エミッタ層３０を表す。グ
レード領域８２は、領域８４とグレード領域８２の間の
界面において、約４８％のアルミニウムモル分率容量を
有しており、また、グレード領域８２と領域８０の間の
界面において、約０％のアルミニウムまで徐々にグレー
ドされる。
Ａｌモル分率容量を示すグラフである。上に述べたよう
に、モル分率容量は、垂直軸上に与えられており、ＨＢ
Ｔの各層は、水平軸上にナノメートル（ｎｍ）で表され
ている。グレード領域７２は、グレード・コレクタ層１
８を表し、領域７４は、コクレタ層２０を表す。領域７
２のアルミニウム・モル分率容量は、グレード領域７２
と領域７４の間の界面において、約２３％であり、ま
た、サブコレクタ層１４を表す領域７６において約０％
のＡｌにまで徐々にグレードされる。同様に、グレード
領域７８は、グレード・コレクタ層２２を表し、領域８
０は、ベース層２４を表す。グレード領域７８のアルミ
ニウム・モル分率容量は、グレード領域７８と領域７４
の間の界面において、約２３％であり、また、領域８０
で約０％のアルミニウムまで徐々にグレードされる。グ
レード領域８２は、グレード・エミッタ・ベース遷移領
域２８を表し、領域８４は、エミッタ層３０を表す。グ
レード領域８２は、領域８４とグレード領域８２の間の
界面において、約４８％のアルミニウムモル分率容量を
有しており、また、グレード領域８２と領域８０の間の
界面において、約０％のアルミニウムまで徐々にグレー
ドされる。
【００１４】図７は、図３のＨＢＴ１０ｂの複数の層に
おけるＧａモル分率容量を示したグラフ５２ｂを示す。
図７のグラフは、図５のグラフ５２と実質的に同じであ
るため、グラフ５０における領域と実質的に同じである
グラフ５２ｂの領域は、グラフ５２の同じ領域の後に文
字「ｂ」を付加することによって表示されている。グラ
フ５２ｂとグラフ５２の間の差異は、グレード組成ベー
ス層４２を表示するために領域６２がグレード領域８８
と置換されていることである。グレード領域８８は、グ
レード領域６０ｂとグレード領域８８の間の界面におい
て、４７％のＧａモル分率容量を有しており、また、グ
レード領域８４のＧａの容量が、グレード領域８４とグ
レード領域６４ｂの間の界面において約２４％となるよ
う、グレードされる。図８は、図３のＨＢＴ１０ｂのア
ルミニウムモル分率容量のグラフ７０ｂを示す。グラフ
７０ｂは、図６のグラフ７０とほぼ同じであるため、グ
ラフ７０における領域と同様のグラフ７０ｂの領域は、
それに従って、文字「ｂ」を付加することによって表示
されている。グラフ７０ｂとグラフ７０の間の差異は、
ベース層４２のグレード組成を表すために新しい領域９
０が付加されていることである。領域９０は、領域９０
と領域７８ｂの間の界面において、約０％のアルミニウ
ムモル分率容量を、また、領域９０と領域８２ｂの界面
において、約２５％のアルミニウムモル分率容量を有し
ている。
おけるＧａモル分率容量を示したグラフ５２ｂを示す。
図７のグラフは、図５のグラフ５２と実質的に同じであ
るため、グラフ５０における領域と実質的に同じである
グラフ５２ｂの領域は、グラフ５２の同じ領域の後に文
字「ｂ」を付加することによって表示されている。グラ
フ５２ｂとグラフ５２の間の差異は、グレード組成ベー
ス層４２を表示するために領域６２がグレード領域８８
と置換されていることである。グレード領域８８は、グ
レード領域６０ｂとグレード領域８８の間の界面におい
て、４７％のＧａモル分率容量を有しており、また、グ
レード領域８４のＧａの容量が、グレード領域８４とグ
レード領域６４ｂの間の界面において約２４％となるよ
う、グレードされる。図８は、図３のＨＢＴ１０ｂのア
ルミニウムモル分率容量のグラフ７０ｂを示す。グラフ
７０ｂは、図６のグラフ７０とほぼ同じであるため、グ
ラフ７０における領域と同様のグラフ７０ｂの領域は、
それに従って、文字「ｂ」を付加することによって表示
されている。グラフ７０ｂとグラフ７０の間の差異は、
ベース層４２のグレード組成を表すために新しい領域９
０が付加されていることである。領域９０は、領域９０
と領域７８ｂの間の界面において、約０％のアルミニウ
ムモル分率容量を、また、領域９０と領域８２ｂの界面
において、約２５％のアルミニウムモル分率容量を有し
ている。
【００１５】図９は、図２のＨＢＴ１０ａの異なる層の
バンドギャップのバンドギャップダイヤグラムを示す。
各異なる層は、垂直の点線によって分離するようにして
示されている。伝導帯（ＥC ）と価電子帯（ＥV ）の間
のエネルギーは、グレード組成層ではない各層に対する
エレクトロン・ボルト（ｅＶ）で与えられる。基板１２
ａは、バンドギャップ領域９２として表示されている。
サブコレクタ層１４ａは、バンドギャップ領域９４とし
て表示されている。グレード・コレクタ層１８ａは、バ
ンドギャップ領域９６として表示されている。コレクタ
層２０は、バンドギャップ領域９８として表示されてい
る。ゲート・コクレタ層２２ａは、バンドギャップ領域
１００として表示されている。グレード・ドーピング・
ベース層４０は、バンドギャップ領域１０２として表示
されている。エミッタ・ベース遷移層２８ａは、バンド
ギャップ領域１０４として表示されている。エミッタ層
３０ａは、バンドギャップ領域１０６として表示されて
いる。エミッタ接触層３２ａは、バンドギャップ領域１
０８として表示されている。また、エミッタ接触層３４
ａは、バンドギャップ領域１１０として表示されてい
る。図１０は、図３のＨＢＴ１０ｂの異なる層のバンド
ギャップのバンドギャップダイヤグラムを示す。グレー
ド組成ベース層４２は、バンドギャップ領域１１４によ
って表示される。図１０の他のバンドギャップ領域は、
図９のバンドギャップ領域と同じであるため、図９のバ
ンドギャップ領域と同様の図１０のバンドギャップ領域
は、同じ参照番号に文字「ｂ」を付加することによって
表示されている。しかしながら、明らかなように、バン
ドギャップ領域１１４のバンドギャップ・エネルギー・
レベルは、バンドギャップ領域１０４ａの隣接で０．８
５ｅＶであり、バンドギャップ領域１１４とバンドギャ
ップ領域１００ａの間の界面において、０．７６ｅＶの
バンドギャップ・エネルギー・レベルまで徐々に減少す
る。ＨＢＴ１０ｂにおける電子のベース遷移時間を可能
にするような、組込み電界の生成は、バンドギャップ領
域１１４両端のバンドギャップ・エネルギー・レベルを
徐々に増加させることによる。
バンドギャップのバンドギャップダイヤグラムを示す。
各異なる層は、垂直の点線によって分離するようにして
示されている。伝導帯（ＥC ）と価電子帯（ＥV ）の間
のエネルギーは、グレード組成層ではない各層に対する
エレクトロン・ボルト（ｅＶ）で与えられる。基板１２
ａは、バンドギャップ領域９２として表示されている。
サブコレクタ層１４ａは、バンドギャップ領域９４とし
て表示されている。グレード・コレクタ層１８ａは、バ
ンドギャップ領域９６として表示されている。コレクタ
層２０は、バンドギャップ領域９８として表示されてい
る。ゲート・コクレタ層２２ａは、バンドギャップ領域
１００として表示されている。グレード・ドーピング・
ベース層４０は、バンドギャップ領域１０２として表示
されている。エミッタ・ベース遷移層２８ａは、バンド
ギャップ領域１０４として表示されている。エミッタ層
３０ａは、バンドギャップ領域１０６として表示されて
いる。エミッタ接触層３２ａは、バンドギャップ領域１
０８として表示されている。また、エミッタ接触層３４
ａは、バンドギャップ領域１１０として表示されてい
る。図１０は、図３のＨＢＴ１０ｂの異なる層のバンド
ギャップのバンドギャップダイヤグラムを示す。グレー
ド組成ベース層４２は、バンドギャップ領域１１４によ
って表示される。図１０の他のバンドギャップ領域は、
図９のバンドギャップ領域と同じであるため、図９のバ
ンドギャップ領域と同様の図１０のバンドギャップ領域
は、同じ参照番号に文字「ｂ」を付加することによって
表示されている。しかしながら、明らかなように、バン
ドギャップ領域１１４のバンドギャップ・エネルギー・
レベルは、バンドギャップ領域１０４ａの隣接で０．８
５ｅＶであり、バンドギャップ領域１１４とバンドギャ
ップ領域１００ａの間の界面において、０．７６ｅＶの
バンドギャップ・エネルギー・レベルまで徐々に減少す
る。ＨＢＴ１０ｂにおける電子のベース遷移時間を可能
にするような、組込み電界の生成は、バンドギャップ領
域１１４両端のバンドギャップ・エネルギー・レベルを
徐々に増加させることによる。
【００１６】図１１の（ａ）、（ｂ）は、それぞれ、３
×１０μｍ2 を有したＨＢＴであって、従来のＩｎＧａ
ＡｓコレクタＨＢＴにおける、および、本発明のＨＢＴ
のためのＩｎＧａＡｌＡｓコレクタＨＢＴにおける、垂
直軸のコレクタ電流ＩC とブレークダウン電圧ＶBEを表
す水平軸のコレクタ・エミッタ電圧ＶCEとを示す。明ら
かなように、図１１の（ａ）の従来のＨＢＴは、ほぼ１
０ｖのブレークダウン電圧を有する。図１１の（ｂ）に
示された本発明のＨＢＴは、約１６ｖのブレークダウン
電圧を有する。図１２は、ＩｎＧａ／ＩｎＧａＡｓコレ
クタを有する従来のＨＢＴの、および、ＩｎＧａＡｌＡ
ｓコレクタを有する本発明のＨＢＴの、垂直軸の出力コ
ンダクタンスｇ0 と、出力コンダクタンスを示す水平軸
のコレクタ・エミッタ電圧ＶCEとのグラフを示す。明ら
かなように、出力コンダクタンスｇ0 は、従来技術のＨ
ＢＴに反して、本発明のＨＢＴは非常に小さくなってい
る。以上の記述は、本発明の実施例を説明するためだけ
に開示し記述したものである。当業者ならば、この記述
から、および、添付図面、特許請求の範囲に基づいて、
特許請求の範囲に記載された本発明の意図および範囲を
逸脱することなく、容易に様々な変更、変形を行うこと
ができるだろう。
×１０μｍ2 を有したＨＢＴであって、従来のＩｎＧａ
ＡｓコレクタＨＢＴにおける、および、本発明のＨＢＴ
のためのＩｎＧａＡｌＡｓコレクタＨＢＴにおける、垂
直軸のコレクタ電流ＩC とブレークダウン電圧ＶBEを表
す水平軸のコレクタ・エミッタ電圧ＶCEとを示す。明ら
かなように、図１１の（ａ）の従来のＨＢＴは、ほぼ１
０ｖのブレークダウン電圧を有する。図１１の（ｂ）に
示された本発明のＨＢＴは、約１６ｖのブレークダウン
電圧を有する。図１２は、ＩｎＧａ／ＩｎＧａＡｓコレ
クタを有する従来のＨＢＴの、および、ＩｎＧａＡｌＡ
ｓコレクタを有する本発明のＨＢＴの、垂直軸の出力コ
ンダクタンスｇ0 と、出力コンダクタンスを示す水平軸
のコレクタ・エミッタ電圧ＶCEとのグラフを示す。明ら
かなように、出力コンダクタンスｇ0 は、従来技術のＨ
ＢＴに反して、本発明のＨＢＴは非常に小さくなってい
る。以上の記述は、本発明の実施例を説明するためだけ
に開示し記述したものである。当業者ならば、この記述
から、および、添付図面、特許請求の範囲に基づいて、
特許請求の範囲に記載された本発明の意図および範囲を
逸脱することなく、容易に様々な変更、変形を行うこと
ができるだろう。
【図面の簡単な説明】
【図１】四基ＩｎＧａＡｌＡｓコレクタ層とグレードＩ
ｎＧａＡｌＡｓエミッタ・ベース遷移領域を含んだ、本
発明の実施例によるＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）の形状を示
す図。
ｎＧａＡｌＡｓエミッタ・ベース遷移領域を含んだ、本
発明の実施例によるＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）の形状を示
す図。
【図２】四基ＩｎＧａＡｌＡｓコレクタ層とグレード・
ドーピングＩｎＧａＡｓベース層を含んだ、本発明の実
施例によるＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテロ接合
バイポーラトランジスタ（ＨＢＴ）の形状を示す図。
ドーピングＩｎＧａＡｓベース層を含んだ、本発明の実
施例によるＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテロ接合
バイポーラトランジスタ（ＨＢＴ）の形状を示す図。
【図３】四基ＩｎＧａＡｌＡｓコレクタ層とグレード・
組成ＩｎＧａＡｌＡｓベース層を含んだ、本発明の実施
例によるＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテロ接合バ
イポーラトランジスタ（ＨＢＴ）の形状を示す図。
組成ＩｎＧａＡｌＡｓベース層を含んだ、本発明の実施
例によるＩｎＡｌＡｓ／ＩｎＧａＡｌＡｓヘテロ接合バ
イポーラトランジスタ（ＨＢＴ）の形状を示す図。
【図４】四基ＩｎＧａＡｌＡｓコレクタ層とグレード・
ドーピング−グレード・組成ＩｎＧａＡｌＡｓベース層
を含んだ、本発明の実施例によるＩｎＡｌＡｓ／ＩｎＧ
ａＡｌＡｓヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）の形状を示す図。
ドーピング−グレード・組成ＩｎＧａＡｌＡｓベース層
を含んだ、本発明の実施例によるＩｎＡｌＡｓ／ＩｎＧ
ａＡｌＡｓヘテロ接合バイポーラトランジスタ（ＨＢ
Ｔ）の形状を示す図。
【図５】図１のヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）の各層のＧａモル分率容量のグラフ。
ＢＴ）の各層のＧａモル分率容量のグラフ。
【図６】図１のヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）の各層のＡｌモル分率容量のグラフ。
ＢＴ）の各層のＡｌモル分率容量のグラフ。
【図７】図３のヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）の各層のＧａモル分率容量のグラフ。
ＢＴ）の各層のＧａモル分率容量のグラフ。
【図８】図３のヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）の各層のＡｌモル分率容量のグラフ。
ＢＴ）の各層のＡｌモル分率容量のグラフ。
【図９】図２のヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）のバンドギャップ図。
ＢＴ）のバンドギャップ図。
【図１０】図３のヘテロ接合バイポーラトランジスタ
（ＨＢＴ）のバンドギャップ図。
（ＨＢＴ）のバンドギャップ図。
【図１１】ＩｎＧａＡｓコレクタとＩｎＧａＡｌＡｓコ
レクタのそれぞれに関する、ブレークダウン電圧を示す
水平軸のコレクタ・エミッタ電圧（ＶCE） ｖｓ 垂直
軸のコレクタ電流（ＩC ）のグラフ。
レクタのそれぞれに関する、ブレークダウン電圧を示す
水平軸のコレクタ・エミッタ電圧（ＶCE） ｖｓ 垂直
軸のコレクタ電流（ＩC ）のグラフ。
【図１２】ＩｎＧａＡｓコレクタとＩｎＧａＡｌＡｓコ
レクタに関して、垂直軸に出力コンダクタンス（ｇ0 ）
を、水平軸にコクレタ・エミッタ電圧（ＶCE）を示した
グラフ。
レクタに関して、垂直軸に出力コンダクタンス（ｇ0 ）
を、水平軸にコクレタ・エミッタ電圧（ＶCE）を示した
グラフ。
７２ グレード領域 ７６ サブコレクタ層１４を表す領域 ７８ グレード領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リーム ティー トラン アメリカ合衆国 カリフォルニア州 90504 トーランス フォントヒル 18826 (56)参考文献 特開 平３−38835（ＪＰ，Ａ) 特開 平３−270239（ＪＰ，Ａ) 特開 平４−332132（ＪＰ，Ａ) 特開 平６−69222（ＪＰ，Ａ) 特開 平４−290439（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/205 H01L 29/68 - 29/737
Claims (4)
- 【請求項１】 基板と、実質的に不変のＩｎＧａＡｌＡｓの組成を有する、前記
基板の上に配置されたコンスタントＩｎＧａＡｌＡｓコ
レクタ層と、 前記コレクタ層の上に配置されたベース層と、前記コレクタ層と前記基板の間に配置された第１グレー
ドＩｎＧａＡｌＡｓ層と、 前記コレクタ層と前記ベース層の間に配置された第２グ
レードＩｎＧａＡｌＡｓ層と、 前記ベース層の上に配置されたグレードＩｎＧａＡｌＡ
ｓエミッタ・ベース遷移層と、 前記グレードＩｎＧａＡｌＡｓエミッタ・ベース遷移層
の上に配置されたエミッタ層と、を備え、 前記グレードＩｎＧａＡｌＡｓエミッタ・ベース遷移層
は、ベース層に隣接する表面にベース層と実質的に同じ
組成を有し、且つ、エミッタ層に隣接する表面にエミッ
タ層と実質的に同じ組成を有するような、グレード組成
を有することを特徴とする半導体デバイス。 - 【請求項２】 基板と、実質的に不変のＩｎＧａＡｌＡｓの組成を有する、前記
基板の上に配置されたコンスタントＩｎＧａＡｌＡｓコ
レクタ層と、 前記コレクタ層の上に配置されたベース層と、前記コレクタ層と前記基板の間に配置された第１グレー
ドＩｎＧａＡｌＡｓ層と、 前記コレクタ層と前記ベース層の間に配置された第２グ
レードＩｎＧａＡｌＡｓ層と、を備え、 前記ベース層は、前記コレクタ層に最も近接する前記ベ
ース層の表面に第１のドーピング濃度を、エミッタ層に
近接する前記ベース層の表面に第２のドーピング濃度を
有した、ｐ型グレード・ドーピング形状を含んでおり、
前記ベース層のドーピング形状は、前記第１のドーピン
グ濃度が前記第２のドーピング濃度より小さくなるよう
にグレードされていることを特徴とする半導体デバイ
ス。 - 【請求項３】 前記第１および第２グレードＩｎＧａＡ
ｌＡｓ層は、前記コレクタ層に相対する前記第１グレー
ドＩｎＧａＡｌＡｓ層の表面における前記第１グレード
ＩｎＧａＡｌＡｓ層のアルミニウム濃度は、実質的に０
であり、前記コレクタ層に隣接する前記第１グレードＩ
ｎＧａＡｌＡｓ層の表面における前記第１グレードＩｎ
ＧａＡｌＡｓ層のアルミニウム濃度は、前記コレクタ層
におけるアルミニウム濃度と実質的に同じであるよう
に、また、前記ベース層に隣接する前記第２グレードＩ
ｎＧａＡｌＡｓ層の表面における前記第２グレード層の
アルミニウム濃度はほぼ０であり、前記コレクタ層に隣
接する前記第２グレードＩｎＧａＡｌＡｓ層の表面にお
ける前記第２グレードＩｎＧａＡｌＡｓ層のアルミニウ
ム濃度は前記コレクタ層におけるアルミニウム濃度と実
質的に同じであるように、グレードアルミニウムを含む
請求項１又は２記載の半導体デバイス。 - 【請求項４】 基板と、 前記基板の上に配置されたＩｎＧａＡｌＡｓコレクタ層
と、 前記コレクタ層の上に配置されたＩｎＧａＡｌＡｓベー
ス層と、 前記ＩｎＧａＡｌＡｓベース層の上に配置されたＩｎＡ
ｌＡｓエミッタ層と備え、 前記ベース層は、グレード組成ベース層であり、前記ベ
ース層が、前記コレクタ層の最も近接でその最も高いＧ
ａ濃度を有し、前記エミッタ層の最も近接でその最も低
いＧａ濃度を有し、前記コレクタ層の最も近接でその最
も低いＡｌ濃度を有し、前記エミッタ層の最も近接でそ
の最も高いＡｌ濃度を有することを特徴とする半導体デ
バイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/490,440 US5631477A (en) | 1995-06-02 | 1995-06-02 | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
| US08/490440 | 1995-06-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330322A JPH08330322A (ja) | 1996-12-13 |
| JP2942500B2 true JP2942500B2 (ja) | 1999-08-30 |
Family
ID=23948053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8127213A Expired - Fee Related JP2942500B2 (ja) | 1995-06-02 | 1996-05-22 | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5631477A (ja) |
| EP (1) | EP0746035B1 (ja) |
| JP (1) | JP2942500B2 (ja) |
| KR (1) | KR100272391B1 (ja) |
| DE (1) | DE69609771T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358959B (en) * | 1999-10-07 | 2002-01-16 | Win Semiconductors Corp | Metamorphic heterojunction bipolar transistor having material structure for low cost fabrication on large size gallium arsenide wafers |
| US6482711B1 (en) | 1999-10-28 | 2002-11-19 | Hrl Laboratories, Llc | InPSb/InAs BJT device and method of making |
| US6420728B1 (en) * | 2000-03-23 | 2002-07-16 | Manijeh Razeghi | Multi-spectral quantum well infrared photodetectors |
| JP2002261271A (ja) * | 2001-03-01 | 2002-09-13 | Nec Corp | 半導体装置及びその製造方法 |
| US6469581B1 (en) | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
| US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| US6531721B1 (en) * | 2001-12-27 | 2003-03-11 | Skyworks Solutions, Inc. | Structure for a heterojunction bipolar transistor |
| KR100440253B1 (ko) * | 2002-05-31 | 2004-07-15 | 한국전자통신연구원 | 광수신기 및 그 제조 방법 |
| TW538481B (en) * | 2002-06-04 | 2003-06-21 | Univ Nat Cheng Kung | InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity |
| US6768141B2 (en) * | 2002-08-23 | 2004-07-27 | Agilent Technologies, Inc. | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure |
| US20040188712A1 (en) * | 2002-10-08 | 2004-09-30 | Eic Corporation | Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area |
| US6806513B2 (en) * | 2002-10-08 | 2004-10-19 | Eic Corporation | Heterojunction bipolar transistor having wide bandgap material in collector |
| JP2004172582A (ja) | 2002-10-30 | 2004-06-17 | Sharp Corp | ヘテロ接合バイポーラトランジスタ |
| US6809400B2 (en) * | 2003-03-14 | 2004-10-26 | Eric Harmon | Composite pinin collector structure for heterojunction bipolar transistors |
| JP2006210452A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 半導体装置 |
| JP5217110B2 (ja) * | 2005-07-26 | 2013-06-19 | ソニー株式会社 | 半導体装置 |
| JP2007103784A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2007173624A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2012069648A (ja) * | 2010-09-22 | 2012-04-05 | Hitachi Automotive Systems Ltd | 電子制御装置 |
| DE102015102146A1 (de) * | 2015-02-13 | 2016-08-18 | Technische Universität Darmstadt | Photoleitende Materialschichtanordnung, Verfahren zur Herstellung der photoleitenden Materialschichtanordnung und Verwendung der photoleitenden Materialschichtanordnung |
| JP2018101652A (ja) * | 2016-12-19 | 2018-06-28 | 株式会社村田製作所 | バイポーラトランジスタ及びその製造方法 |
| JP2018137259A (ja) | 2017-02-20 | 2018-08-30 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| JP2019075424A (ja) | 2017-10-13 | 2019-05-16 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| TWI643337B (zh) * | 2017-10-17 | 2018-12-01 | 全新光電科技股份有限公司 | 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構 |
| US10818781B2 (en) * | 2018-10-16 | 2020-10-27 | Visual Photonics Epitaxy Co., Ltd. | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3748480A (en) * | 1970-11-02 | 1973-07-24 | Motorola Inc | Monolithic coupling device including light emitter and light sensor |
| US4794440A (en) * | 1983-05-25 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction bipolar transistor |
| JPH0650723B2 (ja) * | 1984-10-17 | 1994-06-29 | 日本電気株式会社 | エピタキシヤル成長方法 |
| CA1299771C (en) * | 1987-02-06 | 1992-04-28 | Tadao Ishibashi | Heterojunction bipolar transistor with collector buffer layer |
| JPH0795675B2 (ja) * | 1987-02-14 | 1995-10-11 | 富士通株式会社 | 比較回路 |
| US4958208A (en) * | 1987-08-12 | 1990-09-18 | Nec Corporation | Bipolar transistor with abrupt potential discontinuity in collector region |
| US4821082A (en) * | 1987-10-30 | 1989-04-11 | International Business Machines Corporation | Heterojunction bipolar transistor with substantially aligned energy levels |
| US5284783A (en) * | 1988-10-27 | 1994-02-08 | Fujitsu Limited | Method of fabricating a heterojunction bipolar transistor |
| DE68906239T2 (de) * | 1988-10-27 | 1993-08-12 | Fujitsu Ltd | Verfahren zur herstellung eines bipolartransistors mit heterouebergang. |
| JP2801624B2 (ja) * | 1988-12-09 | 1998-09-21 | 株式会社東芝 | ヘテロ接合バイポーラトランジスタ |
| US5204284A (en) * | 1989-01-19 | 1993-04-20 | Hewlett-Packard Company | Method of making a high band-gap opto-electronic device |
| DE69024246T2 (de) * | 1989-03-31 | 1996-05-30 | Toshiba Kawasaki Kk | Verfahren zur Herstellung einer Dünnschichthalbleiterlegierung |
| EP0403293B1 (en) * | 1989-06-16 | 1995-12-06 | Kabushiki Kaisha Toshiba | Method of manufacturing III-V group compound semiconductor device |
| US5153693A (en) * | 1989-10-18 | 1992-10-06 | At&T Bell Laboratories | Circuit including bistable, bipolar transistor |
| US5150185A (en) * | 1990-04-18 | 1992-09-22 | Fujitsu Limited | Semiconductor device |
| US5034783A (en) * | 1990-07-27 | 1991-07-23 | At&T Bell Laboratories | Semiconductor device including cascadable polarization independent heterostructure |
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| US5171697A (en) * | 1991-06-28 | 1992-12-15 | Texas Instruments Incorporated | Method of forming multiple layer collector structure for bipolar transistors |
| JPH05109753A (ja) * | 1991-08-16 | 1993-04-30 | Toshiba Corp | バイポーラトランジスタ |
| US5179037A (en) * | 1991-12-24 | 1993-01-12 | Texas Instruments Incorporated | Integration of lateral and vertical quantum well transistors in the same epitaxial stack |
| US5508535A (en) * | 1992-01-09 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor devices |
| JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US5448087A (en) * | 1992-04-30 | 1995-09-05 | Trw Inc. | Heterojunction bipolar transistor with graded base doping |
| JPH0669222A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
1995
- 1995-06-02 US US08/490,440 patent/US5631477A/en not_active Expired - Lifetime
-
1996
- 1996-04-23 DE DE69609771T patent/DE69609771T2/de not_active Expired - Lifetime
- 1996-04-23 EP EP96106375A patent/EP0746035B1/en not_active Expired - Lifetime
- 1996-05-20 KR KR1019960016896A patent/KR100272391B1/ko not_active IP Right Cessation
- 1996-05-22 JP JP8127213A patent/JP2942500B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0746035A3 (en) | 1998-03-11 |
| EP0746035B1 (en) | 2000-08-16 |
| DE69609771D1 (de) | 2000-09-21 |
| EP0746035A2 (en) | 1996-12-04 |
| DE69609771T2 (de) | 2000-12-28 |
| JPH08330322A (ja) | 1996-12-13 |
| KR970004082A (ko) | 1997-01-29 |
| KR100272391B1 (ko) | 2000-11-15 |
| US5631477A (en) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| JP2644022B2 (ja) | ヘテロ接合バイポーラｎｐｎトランジスタ | |
| US20020070390A1 (en) | Superlattice fabrication for InAs/GaSb/AISb semiconductor structures | |
| EP0159273A2 (en) | Semiconductor device | |
| EP0504925B1 (en) | Multilayer base heterojunction device | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| JP2005294831A (ja) | ヘテロ接合バイポーラ・トランジスタ | |
| JP2002270615A (ja) | 改良型エミッタ−ベース接合を持つヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| US6855948B2 (en) | Low base-emitter voltage heterojunction bipolar transistor | |
| JP3046320B2 (ja) | 半導体装置 | |
| JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| JPH07326629A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 | |
| JP3228327B2 (ja) | 半導体装置 | |
| JPH1098052A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH06310521A (ja) | バイポーラトランジスタ | |
| JP2979629B2 (ja) | ホットエレクトロントランジスタ | |
| Chu-Kung et al. | Observations of current blocking in InP/GaAsSb DHBTs | |
| JPH0812914B2 (ja) | 半導体装置 | |
| JPH02284431A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |