JP3046320B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3046320B2 JP3046320B2 JP2102143A JP10214390A JP3046320B2 JP 3046320 B2 JP3046320 B2 JP 3046320B2 JP 2102143 A JP2102143 A JP 2102143A JP 10214390 A JP10214390 A JP 10214390A JP 3046320 B2 JP3046320 B2 JP 3046320B2
- Authority
- JP
- Japan
- Prior art keywords
- collector layer
- layer
- collector
- band gap
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［概要］ 半導体装置に係り、特にバイポーラ系のトランジスタ
に関し、 高速性を保持しつつ、ベース・コレクタ間の高耐圧化
を実現することができる半導体装置を提供することを目
的とし、 InGaAsからなるベース層と、前記ベース層に接して設
けられ、前記ベース層とほぼ等しいバンドギャップをも
つInGaAsからなる第１のコレクタ層と、前記第１のコレ
クタ層に接して設けられ、前記第１のコレクタ層より大
きいバンドギャップをもちInAlAsを含む第２のコレクタ
層とを有するように構成する。
に関し、 高速性を保持しつつ、ベース・コレクタ間の高耐圧化
を実現することができる半導体装置を提供することを目
的とし、 InGaAsからなるベース層と、前記ベース層に接して設
けられ、前記ベース層とほぼ等しいバンドギャップをも
つInGaAsからなる第１のコレクタ層と、前記第１のコレ
クタ層に接して設けられ、前記第１のコレクタ層より大
きいバンドギャップをもちInAlAsを含む第２のコレクタ
層とを有するように構成する。
［産業上の利用分野］ 本発明は半導体装置に係り、特にバイポーラ系のトラ
ンジスタに関する。
ンジスタに関する。
［従来の技術］ 一般に、バイポーラトランジスタは材料としてSi（シ
リコン）を用いているが、その高速化には、Si材料に規
定される物理的な限界がある。このため、より高速性に
優れた材料を用いたバイポーラ系のトランジスタの開発
が期待されている。かかるものとして、化合物半導体や
Ge（ゲルマニウム）等の材料をベースおよびコレクタに
用いたヘテロ接合バイポーラトランジスタ（HBT）等が
ある。
リコン）を用いているが、その高速化には、Si材料に規
定される物理的な限界がある。このため、より高速性に
優れた材料を用いたバイポーラ系のトランジスタの開発
が期待されている。かかるものとして、化合物半導体や
Ge（ゲルマニウム）等の材料をベースおよびコレクタに
用いたヘテロ接合バイポーラトランジスタ（HBT）等が
ある。
化合物半導体においては、通常、バンドギャップEgが
小さい材料ほど高速性に優れている傾向にあり、またGe
のバンドギャップEgはSiの約半分である。このようなナ
ローギャップの半導体をバイポーラ系のトランジスタの
ベース及びコレクタに用いる場合、高速化には非常に有
利であるが、その反面、ベース・コレクタ間の耐圧が低
下してしまい、回路動作等に支障をきたす。このため、
高耐圧化を図ることが求められている。
小さい材料ほど高速性に優れている傾向にあり、またGe
のバンドギャップEgはSiの約半分である。このようなナ
ローギャップの半導体をバイポーラ系のトランジスタの
ベース及びコレクタに用いる場合、高速化には非常に有
利であるが、その反面、ベース・コレクタ間の耐圧が低
下してしまい、回路動作等に支障をきたす。このため、
高耐圧化を図ることが求められている。
従来のバイポーラトランジスタにおいては、ベース・
コレクタ間の耐圧、即ちコレクタ耐圧は、ベースとコレ
クタとのｐ−ｎ接合の降伏によって決定される。トンネ
ル効果とアバランシェ効果とがその重要な発生機構であ
るが、通常の場合、アバランシェ効果が耐圧を決定して
いる。
コレクタ間の耐圧、即ちコレクタ耐圧は、ベースとコレ
クタとのｐ−ｎ接合の降伏によって決定される。トンネ
ル効果とアバランシェ効果とがその重要な発生機構であ
るが、通常の場合、アバランシェ効果が耐圧を決定して
いる。
即ち、第３図のベース−コレクタのエネルギーバンド
図に示されるように、ベース層32からpn接合部34に注入
された電子は、強い電界等によって高い運動エネルギー
Ekを受け、格子原子に衝突する。更にコレクタ層36に向
かって走行するにしたがって、この電子の運動エネルギ
ーEkは増大し、電子を価電子帯から伝導帯へ叩き上げる
だけの大きさのエネルギー、または正孔を伝導帯から価
電子帯へ叩き上げるだけの大きさのエネルギー、即ちバ
ンドギャップEg以上の大きさになると、格子原子の結合
手を切って電子−正孔対を作る。そしてまた、その作ら
れた電子と正孔がそれぞれ電界からエネルギーを得て別
の電子−正孔対を作る。こうした過程が繰り返し次々と
起こることによってアバランシェ効果が発生して、ベー
ス・コレクタ間の耐圧が破壊される。
図に示されるように、ベース層32からpn接合部34に注入
された電子は、強い電界等によって高い運動エネルギー
Ekを受け、格子原子に衝突する。更にコレクタ層36に向
かって走行するにしたがって、この電子の運動エネルギ
ーEkは増大し、電子を価電子帯から伝導帯へ叩き上げる
だけの大きさのエネルギー、または正孔を伝導帯から価
電子帯へ叩き上げるだけの大きさのエネルギー、即ちバ
ンドギャップEg以上の大きさになると、格子原子の結合
手を切って電子−正孔対を作る。そしてまた、その作ら
れた電子と正孔がそれぞれ電界からエネルギーを得て別
の電子−正孔対を作る。こうした過程が繰り返し次々と
起こることによってアバランシェ効果が発生して、ベー
ス・コレクタ間の耐圧が破壊される。
こうしたアバランシェ効果の発生を抑制するには、接
合部の空乏領域のバンドギャップEgを大きくすればよ
い。
合部の空乏領域のバンドギャップEgを大きくすればよ
い。
即ち、第４図のベース−コレクタのエネルギーバンド
図に示されるように、コレクタ層38に、ベース層40のバ
ンドギャップEgよりもワイドギャップな半導体材料を用
いる。これらベース層38とコレクタ層40との間には、ス
パイクの発生を防止するために、そのバンドギャップEg
が連続的に変化する、いわゆる傾斜バンドギャップを有
するグレーデッド層42が設けられている。また、ワイド
ギャップなコレクタ層40の他方は、高濃度に不純物がド
ーピングされた傾斜バンドギャップのグレーデッド層44
を介して、同様に高濃度に不純物がドーピングされたナ
ローギャップのサブコレクタ層46に接合されている。
図に示されるように、コレクタ層38に、ベース層40のバ
ンドギャップEgよりもワイドギャップな半導体材料を用
いる。これらベース層38とコレクタ層40との間には、ス
パイクの発生を防止するために、そのバンドギャップEg
が連続的に変化する、いわゆる傾斜バンドギャップを有
するグレーデッド層42が設けられている。また、ワイド
ギャップなコレクタ層40の他方は、高濃度に不純物がド
ーピングされた傾斜バンドギャップのグレーデッド層44
を介して、同様に高濃度に不純物がドーピングされたナ
ローギャップのサブコレクタ層46に接合されている。
ここで、ベース層38に例えばGeを用いた場合には、コ
レクタ層40としてはSiGe等を用いる。また、ベース層38
に例えばInGaAsを用いた場合には、コレクタ層40として
はInAlAs等を用いる。
レクタ層40としてはSiGe等を用いる。また、ベース層38
に例えばInGaAsを用いた場合には、コレクタ層40として
はInAlAs等を用いる。
［発明が解決しようとする課題］ しかし、上記従来のように、コレクタ層にワイドギャ
ップの半導体材料を用いてコレクタの高耐圧化を図ろう
とすると、ナローギャップの半導体材料をベース及びコ
レクタに用いてバイポーラトランジスタの高速動作を実
現しようとする意図に反する。即ち、ベース層にしかナ
ローギャップの半導体材料を用いないため、その分だけ
高速化は期待できなくなる。つまり、上記従来の方法に
よるコレクタの高耐圧化は、バイポーラトランジスタの
高速性を犠牲にせざるを得ないという問題があった。
ップの半導体材料を用いてコレクタの高耐圧化を図ろう
とすると、ナローギャップの半導体材料をベース及びコ
レクタに用いてバイポーラトランジスタの高速動作を実
現しようとする意図に反する。即ち、ベース層にしかナ
ローギャップの半導体材料を用いないため、その分だけ
高速化は期待できなくなる。つまり、上記従来の方法に
よるコレクタの高耐圧化は、バイポーラトランジスタの
高速性を犠牲にせざるを得ないという問題があった。
また、ベース層にInGaAsを用い、コレクタ層にInAlAs
を用いる場合には、InAlAsのΓバレーとＬバレーとのエ
ネルギー差△ＥΓ−Ｌが0.23eV程度と相対的に小さいた
め、ベース層からコレクタ層に注入されオーバーシュー
トを起した電子がΓバレーからＬバレーに遷移し易くな
り、走行速度が低下する。従って、速度オーバーシュー
ト効果が期待できず、トランジスタの高速性を実現する
ことが困難であるという問題があった。
を用いる場合には、InAlAsのΓバレーとＬバレーとのエ
ネルギー差△ＥΓ−Ｌが0.23eV程度と相対的に小さいた
め、ベース層からコレクタ層に注入されオーバーシュー
トを起した電子がΓバレーからＬバレーに遷移し易くな
り、走行速度が低下する。従って、速度オーバーシュー
ト効果が期待できず、トランジスタの高速性を実現する
ことが困難であるという問題があった。
そこで本発明は、高速性を保持しつつ、ベース・コレ
クタ間の高耐圧化を実現することができる半導体装置を
提供することを目的とする。
クタ間の高耐圧化を実現することができる半導体装置を
提供することを目的とする。
［課題を解決するための手段］ 上記課題は、InGaAsからなるベース層と、前記ベース
層に接して設けられ、前記ベース層とほぼ等しいバンド
ギャップをもつInGaAsからなる第１のコレクタ層と、前
記第１のコレクタ層に接して設けられ、前記第１のコレ
クタ層より大きいバンドギャップをもちInAlAsを含む第
２のコレクタ層とを有することを特徴とする半導体装置
によって達成される。
層に接して設けられ、前記ベース層とほぼ等しいバンド
ギャップをもつInGaAsからなる第１のコレクタ層と、前
記第１のコレクタ層に接して設けられ、前記第１のコレ
クタ層より大きいバンドギャップをもちInAlAsを含む第
２のコレクタ層とを有することを特徴とする半導体装置
によって達成される。
また、上記の装置において、前記第１のコレクタ層の
バンドギャップが、前記ベース層から注入されて前記第
１のコレクタ層を走行する電子の運動エネルギーより大
きく、前記第１のコレクタ層と前記第２のコレクタ層と
の境界において前記電子の運動エネルギーとほぼ等しく
なるように、前記第１のコレクタ層の厚さが定められて
いることを特徴とする半導体装置によって達成される。
バンドギャップが、前記ベース層から注入されて前記第
１のコレクタ層を走行する電子の運動エネルギーより大
きく、前記第１のコレクタ層と前記第２のコレクタ層と
の境界において前記電子の運動エネルギーとほぼ等しく
なるように、前記第１のコレクタ層の厚さが定められて
いることを特徴とする半導体装置によって達成される。
また、上記の装置において、前記第２のコレクタ層の
バンドギャップが、前記第１のコレクタ層との境界から
徐々に大きくなるように傾斜していることを特徴とする
半導体装置によって達成される。
バンドギャップが、前記第１のコレクタ層との境界から
徐々に大きくなるように傾斜していることを特徴とする
半導体装置によって達成される。
また、上記の装置において、前記第１のコレクタ層か
ら注入されて前記第２のコレクタ層を走行する電子の運
動エネルギーが、前記第２のコレクタ層の各位置におい
て、前記第２のコレクタ層のバンドギャップとほぼ等し
いか、或いは前記第２のコレクタ層のバンドギャップよ
り小さいことを特徴とする半導体装置によって達成され
る。
ら注入されて前記第２のコレクタ層を走行する電子の運
動エネルギーが、前記第２のコレクタ層の各位置におい
て、前記第２のコレクタ層のバンドギャップとほぼ等し
いか、或いは前記第２のコレクタ層のバンドギャップよ
り小さいことを特徴とする半導体装置によって達成され
る。
また、上記の装置において、前記第２のコレクタ層に
接して設けられ、前記第２のコレクタ層の最大のバンド
ギャップとほぼ等しいバンドギャップをもち、前記第２
のコレクタ層より高濃度に不純物がドーピングされてい
る第３のコレクタ層を有することを特徴とする半導体装
置によって達成される。
接して設けられ、前記第２のコレクタ層の最大のバンド
ギャップとほぼ等しいバンドギャップをもち、前記第２
のコレクタ層より高濃度に不純物がドーピングされてい
る第３のコレクタ層を有することを特徴とする半導体装
置によって達成される。
［作用］ 本発明によれば、ベース層のみならず第１のコレクタ
層もナローバンドギャップであるため、ベース層から注
入された電子は、この第１のコレクタ層を非常に高速に
走行することができる。しかも、この電子の運動エネル
ギーEkが、第１のコレクタ層のバンドギャップEgより小
さく、第２のコレクタ層との境界においてやっとほぼ等
しくなるため、第１のコレクタ層においてアバランシェ
効果が起きることはない。
層もナローバンドギャップであるため、ベース層から注
入された電子は、この第１のコレクタ層を非常に高速に
走行することができる。しかも、この電子の運動エネル
ギーEkが、第１のコレクタ層のバンドギャップEgより小
さく、第２のコレクタ層との境界においてやっとほぼ等
しくなるため、第１のコレクタ層においてアバランシェ
効果が起きることはない。
また、第２のコレクタ層のバンドギャップEgが、第１
のコレクタ層との境界から大きくなっているため、第１
のコレクタ層から第２のコレクタ層に注入された電子の
運動エネルギーEkが、第２のコレクタ層の各位置におい
て、第２のコレクタ層のバンドギャップEgとほぼ等しい
か或いは小さくなり、従ってこの第２のコレクタ層にお
いてもアバランシェ効果が起きることはなく、コレクタ
の高耐圧化を実現することができる。
のコレクタ層との境界から大きくなっているため、第１
のコレクタ層から第２のコレクタ層に注入された電子の
運動エネルギーEkが、第２のコレクタ層の各位置におい
て、第２のコレクタ層のバンドギャップEgとほぼ等しい
か或いは小さくなり、従ってこの第２のコレクタ層にお
いてもアバランシェ効果が起きることはなく、コレクタ
の高耐圧化を実現することができる。
［実施例］ 以下、本発明を図示する実施例に基づいて具体的に説
明する。
明する。
第１図は、本発明の一実施例による半導体装置を示す
断面図である。
断面図である。
例えばInPからなる基板２上に、厚さ5000Åのｎ+型In
GaAsからなるサブコレクタ層４が形成されている。この
サブコレクタ層４上には、厚さ500Åのｎ+型（InGaAs）
1-x（InAlAs）xからなる４元混晶のグレーデッド層６を
介して、厚さ500Åのｎ+型（InGaAs）0.4（InAlAs）0.6
からなる４元混晶のワイドギャップコレクタ層８が形成
されている。ここで、グレーデッド層６の組成比ｘは、
サブコレクタ層４との境界からワイドギャップコレクタ
層８との境界に向かってｘ＝０からｘ＝0.6に連続的に
変化している。
GaAsからなるサブコレクタ層４が形成されている。この
サブコレクタ層４上には、厚さ500Åのｎ+型（InGaAs）
1-x（InAlAs）xからなる４元混晶のグレーデッド層６を
介して、厚さ500Åのｎ+型（InGaAs）0.4（InAlAs）0.6
からなる４元混晶のワイドギャップコレクタ層８が形成
されている。ここで、グレーデッド層６の組成比ｘは、
サブコレクタ層４との境界からワイドギャップコレクタ
層８との境界に向かってｘ＝０からｘ＝0.6に連続的に
変化している。
また、ワイドギャップコレクタ層８上には、厚さ1500
Åのｉ型（InGaAs）l-x（InAlAs）xからなる４元混晶の
耐圧コレクタ層10が形成され、この耐圧コレクタ層10上
には、厚さ1500Åのｉ型1nGaAsからなる高速コレクタ層
12が形成されている。そして高速コレクタ層12上には、
厚さ500Åのｐ+型InGaAsからなるベース層14が形成され
ている。ここで、耐圧コレクタ層10の組成比ｘは、耐圧
コレクタ層10との境界からベース層14との境界に向かっ
てｘ＝0.6からｘ＝０に連続的に変化している。
Åのｉ型（InGaAs）l-x（InAlAs）xからなる４元混晶の
耐圧コレクタ層10が形成され、この耐圧コレクタ層10上
には、厚さ1500Åのｉ型1nGaAsからなる高速コレクタ層
12が形成されている。そして高速コレクタ層12上には、
厚さ500Åのｐ+型InGaAsからなるベース層14が形成され
ている。ここで、耐圧コレクタ層10の組成比ｘは、耐圧
コレクタ層10との境界からベース層14との境界に向かっ
てｘ＝0.6からｘ＝０に連続的に変化している。
また、ベース層14上には、厚さ2000Åのｎ型InAlAsか
らなるエミッタ層16が形成されている。そしてエミッタ
層16上には、厚さ500Åのｎ+型（InGaAs）1-x（InAlA
s）xからなる４元混晶のグレーデッド層18を介して、厚
さ500Åのｎ+型InGaAsからなるキャップ層20が形成され
ている。
らなるエミッタ層16が形成されている。そしてエミッタ
層16上には、厚さ500Åのｎ+型（InGaAs）1-x（InAlA
s）xからなる４元混晶のグレーデッド層18を介して、厚
さ500Åのｎ+型InGaAsからなるキャップ層20が形成され
ている。
更にまた、サブコレクタ層４、ベース層14及びキャッ
プ層20上に、それぞれコレクタ電極22、ベース電極24及
びエミッタ電極26が設けられている。
プ層20上に、それぞれコレクタ電極22、ベース電極24及
びエミッタ電極26が設けられている。
こうして、ベースがInGaAsからなるベース層14により
構成され、またコレクタが、InGaAsからなる高速コレク
タ層12と（InGaAs）1-x（InAlAs）xからなる耐圧コレク
タ層10とｎ+型（InGaAs）0.4（InAlAs）0.6からなるワ
イドギャップコレクタ層８とにより構成されているHBT
が形成されている。
構成され、またコレクタが、InGaAsからなる高速コレク
タ層12と（InGaAs）1-x（InAlAs）xからなる耐圧コレク
タ層10とｎ+型（InGaAs）0.4（InAlAs）0.6からなるワ
イドギャップコレクタ層８とにより構成されているHBT
が形成されている。
次に、第２図を用いて、動作を説明する。
第２図は、第１図の半導体装置の動作状態におけるベ
ースーコレクタのバンド構造を示すエネルギーバンド図
である。
ースーコレクタのバンド構造を示すエネルギーバンド図
である。
ｐ+型InGaAsからなるベース層14及びｉ型InGaAsから
なる高速コレクタ層12のバンドギャップEgは0.76eVであ
る。また、ｉ型（InGaAs）1-x（InAlAs）xからなる耐圧
コレクタ層10のバンドギャップEgは、組成比ｘの変化に
応じて、高速コレクタ層12との境界における0.76eVから
ワイドギャップコレクタ層８との境界におけるほぼ1.2e
Vに連続的に拡大している傾斜バンドギャップとなって
いる。
なる高速コレクタ層12のバンドギャップEgは0.76eVであ
る。また、ｉ型（InGaAs）1-x（InAlAs）xからなる耐圧
コレクタ層10のバンドギャップEgは、組成比ｘの変化に
応じて、高速コレクタ層12との境界における0.76eVから
ワイドギャップコレクタ層８との境界におけるほぼ1.2e
Vに連続的に拡大している傾斜バンドギャップとなって
いる。
更に、ｎ+型（InGaAs）0.4（InAlAs）0.6からなるワ
イドギャップコレクタ層８のバンドギャップEgはほぼ1.
2eVであるが、ｎ+型に高濃度ドーピングされているた
め、バンドベンディングしている。そしてｎ+型（InGaA
s）1-x（InAlAs）xからなるグレーデッド層６のバンド
ギャップEgは、組成比ｘの変化に応じて、ワイドギャッ
プコレクタ層８との境界におけるほぼ1.2eVからサブコ
レクタ層４との境界における0.76eVに連続的に減少して
いる傾斜バンドギャップとなっている。また、ｎ+型InG
aAsからなるサブコレクタ層４のバンドギャップEgは0.7
6eVである。
イドギャップコレクタ層８のバンドギャップEgはほぼ1.
2eVであるが、ｎ+型に高濃度ドーピングされているた
め、バンドベンディングしている。そしてｎ+型（InGaA
s）1-x（InAlAs）xからなるグレーデッド層６のバンド
ギャップEgは、組成比ｘの変化に応じて、ワイドギャッ
プコレクタ層８との境界におけるほぼ1.2eVからサブコ
レクタ層４との境界における0.76eVに連続的に減少して
いる傾斜バンドギャップとなっている。また、ｎ+型InG
aAsからなるサブコレクタ層４のバンドギャップEgは0.7
6eVである。
いま、ベース電極24とコレクタ電極22との間に所定の
電圧が印加された動作状態においては、ベース層14から
電子が注入され、ワイドギャップコレクタ層８に向かっ
て走行する。
電圧が印加された動作状態においては、ベース層14から
電子が注入され、ワイドギャップコレクタ層８に向かっ
て走行する。
まず、高速コレクタ層12において、そのバンドギャッ
プEgが0.76eVとナローギャップであり移動度が大きいた
め、非常に高速で走行する。この間、電子が準バリステ
ィックに走行したとすると、伝導帯がベース層14から下
がった分だけ、この電子は電界から運動エネルギーEkを
受け取る。このため、厚さ1500Åの高速コレクタ層12に
おいては、電子の運動エネルギーEkは常にバンドギャッ
プEg＝0.76eVよりも小さく、耐圧コレクタ層10との境界
において、バンドギャップEg＝0.76eVとほぼ等しくな
る。従って、高速コレクタ層12において電子は、アバラ
ンシェ効果を発生させることなく、高速に走行する。
プEgが0.76eVとナローギャップであり移動度が大きいた
め、非常に高速で走行する。この間、電子が準バリステ
ィックに走行したとすると、伝導帯がベース層14から下
がった分だけ、この電子は電界から運動エネルギーEkを
受け取る。このため、厚さ1500Åの高速コレクタ層12に
おいては、電子の運動エネルギーEkは常にバンドギャッ
プEg＝0.76eVよりも小さく、耐圧コレクタ層10との境界
において、バンドギャップEg＝0.76eVとほぼ等しくな
る。従って、高速コレクタ層12において電子は、アバラ
ンシェ効果を発生させることなく、高速に走行する。
次いで、耐圧コレクタ層10においては、そのバンドギ
ャップEgが高速コレクタ層12との境界における0.76eVか
らワイドギャップコレクタ層８との境界におけるほぼ1.
2eVに連続的に拡大しているため、走行する電子の運動
エネルギーEkが徐々に増大するにも拘らず、常に耐圧コ
レクタ層10のバンドギャップEgよりも小さくなる。従っ
て、ここ耐圧コレクタ層10においても、アバランシェ効
果を発生させることなく走行する。
ャップEgが高速コレクタ層12との境界における0.76eVか
らワイドギャップコレクタ層８との境界におけるほぼ1.
2eVに連続的に拡大しているため、走行する電子の運動
エネルギーEkが徐々に増大するにも拘らず、常に耐圧コ
レクタ層10のバンドギャップEgよりも小さくなる。従っ
て、ここ耐圧コレクタ層10においても、アバランシェ効
果を発生させることなく走行する。
また、ワイドギャップコレクタ層８においては、その
厚さが500Åと薄いものの、ｎ+型に高濃度ドーピングさ
れているため、ベース・コレクタ間の印加電圧による空
乏層の拡がりは、ワイドギャップコレクタ層８中に止ま
り、耐圧コレクタ層10との境界からの距離は僅かであ
る。従って、ここワイドギャップコレクタ層８を通過す
る電子に対して、ワイドギャップであることによる低速
化の効果は小さい。
厚さが500Åと薄いものの、ｎ+型に高濃度ドーピングさ
れているため、ベース・コレクタ間の印加電圧による空
乏層の拡がりは、ワイドギャップコレクタ層８中に止ま
り、耐圧コレクタ層10との境界からの距離は僅かであ
る。従って、ここワイドギャップコレクタ層８を通過す
る電子に対して、ワイドギャップであることによる低速
化の効果は小さい。
このように本実施例によれば、ベース層14のみならず
高速コレクタ層12も高速性に優れたナローギャップのIn
GaAsから形成されているため、エミッタ層16から注入さ
れた電子はベース層14及び高速コレクタ層12を非常に高
速に走行することができ、トランジスタを高速動作させ
ることができる。
高速コレクタ層12も高速性に優れたナローギャップのIn
GaAsから形成されているため、エミッタ層16から注入さ
れた電子はベース層14及び高速コレクタ層12を非常に高
速に走行することができ、トランジスタを高速動作させ
ることができる。
特に、高速コレクタ層12においては、InGaAsでの電子
の移動度が大きいばかりでなく、例えばInAlAsと比較す
ると、ΓバレーとＬバレーとのエネルギー差△ＥΓ−Ｌ
が0.53eV程度と相対的に大きいため、速度オーバーシュ
ートの効果を期待することができ、更にトランジスタの
高速性を実現するのに非常に有利となる。
の移動度が大きいばかりでなく、例えばInAlAsと比較す
ると、ΓバレーとＬバレーとのエネルギー差△ＥΓ−Ｌ
が0.53eV程度と相対的に大きいため、速度オーバーシュ
ートの効果を期待することができ、更にトランジスタの
高速性を実現するのに非常に有利となる。
また、耐圧コレクタ層10においては、その傾斜バンド
ギャップEgが電子の進行方向にしたがって連続的に拡大
しているため、その各位置において、走行する電子の運
動エネルギーEkよりも大きくなり、耐圧コレクタ層10を
走行する電子はアバランシェ効果を起こすことなく通過
することができ、従ってコレクタの高耐圧化を実現する
ことができる。
ギャップEgが電子の進行方向にしたがって連続的に拡大
しているため、その各位置において、走行する電子の運
動エネルギーEkよりも大きくなり、耐圧コレクタ層10を
走行する電子はアバランシェ効果を起こすことなく通過
することができ、従ってコレクタの高耐圧化を実現する
ことができる。
そしてこの耐圧コレクタ層10を走行する電子は、実際
には準バリスティックには走行しておらず、Ｌバレー等
に散乱されて運動エネルギーEkを失っているため、電子
の進行方向にしたがって拡大しているバンドギャップEg
の大きさ以上に耐圧を向上させることができる。
には準バリスティックには走行しておらず、Ｌバレー等
に散乱されて運動エネルギーEkを失っているため、電子
の進行方向にしたがって拡大しているバンドギャップEg
の大きさ以上に耐圧を向上させることができる。
また、ワイドギャップコレクタ層８は、ｎ+型に高濃
度ドーピングされているため、空乏層の拡がりをワイド
ギャップコレクタ層８内におさえることができるので、
コレクタの耐圧を向上させることができると共に、ワイ
ドギャップコレクタ層８を通過する電子に対して、ワイ
ドギャップであることによる低速化の効果は小さい。
度ドーピングされているため、空乏層の拡がりをワイド
ギャップコレクタ層８内におさえることができるので、
コレクタの耐圧を向上させることができると共に、ワイ
ドギャップコレクタ層８を通過する電子に対して、ワイ
ドギャップであることによる低速化の効果は小さい。
なお、上記実施例において、耐圧コレクタ層10及び高
速コレクタ層12は、共にｉ型に形成されているが、ｐ-
型やｎ-型であってもよい。特にｐ-型の場合、そのドー
ピングによるバンドベンディングによって、高速性に優
れた高速コレクタ層12の厚さを更に厚くすることができ
るため、高速化を更に向上させる効果がある。
速コレクタ層12は、共にｉ型に形成されているが、ｐ-
型やｎ-型であってもよい。特にｐ-型の場合、そのドー
ピングによるバンドベンディングによって、高速性に優
れた高速コレクタ層12の厚さを更に厚くすることができ
るため、高速化を更に向上させる効果がある。
また、ベース層14及び高速コレクタ層12には、その材
料としてInGaAsを用いているが、例えばGeやSiGe等を用
いてもよい。
料としてInGaAsを用いているが、例えばGeやSiGe等を用
いてもよい。
また、ワイドギャップコレクタ層８を設けなくとも、
高速化、高耐圧化という本発明の基本的な効果を奏する
ことができる。
高速化、高耐圧化という本発明の基本的な効果を奏する
ことができる。
更に、上記実施例はHBTの場合について説明したが、
本発明は、HBTに限定されず、広くバイポーラ系のトラ
ンジスタに適用することができる。
本発明は、HBTに限定されず、広くバイポーラ系のトラ
ンジスタに適用することができる。
［発明の効果］ 以上のように本発明によれば、ベース層に接して、ベ
ース層とほぼ等しいバンドギャップをもつ第１のコレク
タ層と、この第１のコレクタ層との境界から徐々に大き
くなるように傾斜しているバンドギャップをもつ第２の
コレクタ層とが設けられていることにより、第１のコレ
クタ層もベース層と同じナローギャップとなっているた
め、ベース層から注入された電子は、第１のコレクタ層
を非常に高速に走行することができる。
ース層とほぼ等しいバンドギャップをもつ第１のコレク
タ層と、この第１のコレクタ層との境界から徐々に大き
くなるように傾斜しているバンドギャップをもつ第２の
コレクタ層とが設けられていることにより、第１のコレ
クタ層もベース層と同じナローギャップとなっているた
め、ベース層から注入された電子は、第１のコレクタ層
を非常に高速に走行することができる。
また、この電子の運動エネルギーが、常に第１及び第
２のコレクタ層の各位置において、第１のコレクタ層の
バンドギャップより小さく、または第１のコレクタ層と
の境界から大きくなっている第２のコレクタ層のバンド
ギャップとほぼ等しいか或いは小さくなっているため、
アバランシェ効果を起こすことなく、コレクタの高耐圧
化を実現することができる。
２のコレクタ層の各位置において、第１のコレクタ層の
バンドギャップより小さく、または第１のコレクタ層と
の境界から大きくなっている第２のコレクタ層のバンド
ギャップとほぼ等しいか或いは小さくなっているため、
アバランシェ効果を起こすことなく、コレクタの高耐圧
化を実現することができる。
これにより、高速性を保持しつつ、ベース・コレクタ
間の高耐圧化を実現することができると共に、かかる性
能向上により超高速で高信頼性を有し、かつ多様な回路
を構成することができる。
間の高耐圧化を実現することができると共に、かかる性
能向上により超高速で高信頼性を有し、かつ多様な回路
を構成することができる。
第１図は、本発明の一実施例による半導体装置を示す断
面図、 第２図は、第１図の半導体装置の動作を説明するための
エネルギーバンド図、 第３図及び第４図は、それぞれ従来の半導体装置を説明
するためのエネルギーバンド図である。 図において、 ２……基板、４、46……サブコレクタ層、６、42、44…
…グレーデッド層、８……ワイドギャップコレクタ層、
10……耐圧コレクタ層、12……高速コレクタ層、14、3
2、38……ベース層、16……エミッタ層、18……グレー
デッド層、20……キャップ層、22……コレクタ電極、24
……ベース電極、26……エミッタ電極、34……pn接合
部、36、40……コレクタ層。
面図、 第２図は、第１図の半導体装置の動作を説明するための
エネルギーバンド図、 第３図及び第４図は、それぞれ従来の半導体装置を説明
するためのエネルギーバンド図である。 図において、 ２……基板、４、46……サブコレクタ層、６、42、44…
…グレーデッド層、８……ワイドギャップコレクタ層、
10……耐圧コレクタ層、12……高速コレクタ層、14、3
2、38……ベース層、16……エミッタ層、18……グレー
デッド層、20……キャップ層、22……コレクタ電極、24
……ベース電極、26……エミッタ電極、34……pn接合
部、36、40……コレクタ層。
Claims (5)
- 【請求項１】InGaAsからなるベース層と、 前記ベース層に接して設けられ、前記ベース層とほぼ等
しいバンドギャップをもつInGaAsからなる第１のコレク
タ層と、 前記第１のコレクタ層に接して設けられ、前記第１のコ
レクタ層より大きいバンドギャップをもちInAlAsを含む
第２のコレクタ層とを有する ことを特徴とする半導体装置。 - 【請求項２】請求項１記載の装置において、 前記第１のコレクタ層のバンドギャップが、前記ベース
層から注入されて前記第１のコレクタ層を走行する電子
の運動エネルギーより大きく、前記第１のコレクタ層と
前記第２のコレクタ層との境界において前記電子の運動
エネルギーとほぼ等しくなるように、前記第１のコレク
タ層の厚さが定められている ことを特徴とする半導体装置。 - 【請求項３】請求項１又は２記載の装置において、 前記第２のコレクタ層のバンドギャップが、前記第１の
コレクタ層との境界から徐々に大きくなるように傾斜し
ている ことを特徴とする半導体装置。 - 【請求項４】請求項３記載の装置において、 前記第１のコレクタ層から注入されて前記第２のコレク
タ層を走行する電子の運動エネルギーが、前記第２のコ
レクタ層の各位置において、前記第２のコレクタ層のバ
ンドギャップとほぼ等しいか、或いは前記第２のコレク
タ層のバンドギャップより小さい ことを特徴とする半導体装置。 - 【請求項５】請求項１乃至４のいずれかに記載の装置に
おいて、 前記第２のコレクタ層に接して設けられ、前記第２のコ
レクタ層の最大のバンドギャップとほぼ等しいバンドギ
ャップをもち、前記第２のコレクタ層より高濃度に不純
物がドーピングされている第３のコレクタ層を有する ことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102143A JP3046320B2 (ja) | 1990-04-18 | 1990-04-18 | 半導体装置 |
| US07/684,385 US5150185A (en) | 1990-04-18 | 1991-04-12 | Semiconductor device |
| DE69127849T DE69127849T2 (de) | 1990-04-18 | 1991-04-17 | Bipolarer Transistor |
| EP91106160A EP0453945B1 (en) | 1990-04-18 | 1991-04-17 | Bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102143A JP3046320B2 (ja) | 1990-04-18 | 1990-04-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04723A JPH04723A (ja) | 1992-01-06 |
| JP3046320B2 true JP3046320B2 (ja) | 2000-05-29 |
Family
ID=14319535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102143A Expired - Fee Related JP3046320B2 (ja) | 1990-04-18 | 1990-04-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3046320B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4818985B2 (ja) * | 2003-06-30 | 2011-11-16 | パナソニック株式会社 | ヘテロ接合バイポーラトランジスタ |
| EP1745515B1 (en) | 2004-04-22 | 2011-07-27 | International Business Machines Corporation | Tuneable semiconductor device |
| JP2007103784A (ja) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| BR112017016353B1 (pt) | 2015-02-25 | 2022-03-29 | Kimberly-Clark Worldwide, Inc | Método para determinar uma quantidade de produto na formação do produto |
-
1990
- 1990-04-18 JP JP2102143A patent/JP3046320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04723A (ja) | 1992-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150185A (en) | Semiconductor device | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| US20040232441A1 (en) | Heterojunction bipolar transistor | |
| US6737684B1 (en) | Bipolar transistor and semiconductor device | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| JP2600485B2 (ja) | 半導体装置 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3046320B2 (ja) | 半導体装置 | |
| JPH0213831B2 (ja) | ||
| JPH0665217B2 (ja) | トランジスタ | |
| JPS60160166A (ja) | ヘテロ接合コレクタを有するバイポ−ラトランジスタ | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP3030070B2 (ja) | 半導体装置 | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| EP0331482A2 (en) | Transistor structure | |
| JP2800299B2 (ja) | ヘテロ構造半導体装置 | |
| JPH0458706B2 (ja) | ||
| JPH0831471B2 (ja) | 共鳴トンネリングトランジスタ | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 | |
| JPS6247157A (ja) | 半導体装置 | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |