JPS6247157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6247157A JPS6247157A JP18670185A JP18670185A JPS6247157A JP S6247157 A JPS6247157 A JP S6247157A JP 18670185 A JP18670185 A JP 18670185A JP 18670185 A JP18670185 A JP 18670185A JP S6247157 A JPS6247157 A JP S6247157A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- base
- type
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 125000005842 heteroatom Chemical group 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000006798 recombination Effects 0.000 abstract description 3
- 238000005215 recombination Methods 0.000 abstract description 3
- 238000010030 laminating Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速動作が可能な半導体装置に関するものであ
る。
る。
高速動作が可能と考えられている能動半導体装置の１つ
に広い禁止帯幅のエミッタ（Ｗ Ｇ Ｅ）を有するヘテ
ロ接合・バイポーラ・トランジスタ（ＨＢ Ｔ）がある
。例えば、アスペック（Ａｓｂｅｃｋ ）らによりイン
ターナショナル・エレクトロン・デバイス・ミーティラ
グ（Ｉ ＥＤＭ、テクニカル・ダイジェスト、６２９ペ
ージ、 １９８１年）にＨＢＴの試作が報告されている
。このデバイスは通常のホモ接合のみを有するバイポー
ラ・トランジスタに比べて次の２つの大きな利点を持っ
ている。
に広い禁止帯幅のエミッタ（Ｗ Ｇ Ｅ）を有するヘテ
ロ接合・バイポーラ・トランジスタ（ＨＢ Ｔ）がある
。例えば、アスペック（Ａｓｂｅｃｋ ）らによりイン
ターナショナル・エレクトロン・デバイス・ミーティラ
グ（Ｉ ＥＤＭ、テクニカル・ダイジェスト、６２９ペ
ージ、 １９８１年）にＨＢＴの試作が報告されている
。このデバイスは通常のホモ接合のみを有するバイポー
ラ・トランジスタに比べて次の２つの大きな利点を持っ
ている。
（１）エミッタ注入効率を劣化させることなくベース抵
抗を大幅に低減しベース幅を狭くし得る。
抗を大幅に低減しベース幅を狭くし得る。
（２）エミッタ領域の不純物濃度を低減し得るためエミ
ッタ・ベース聞容量を小さくできる。
ッタ・ベース聞容量を小さくできる。
しかし、従来のＨＢＴでは前述の利点を有しているにか
かわらず、まだ高速化を阻害する要素を含んでいるため
、充分な高速化は達成されていない。
かわらず、まだ高速化を阻害する要素を含んでいるため
、充分な高速化は達成されていない。
第４図に従来構造のバイポーラ・トランジスタの模式的
断面図を示す。第４図において、１は半導体基板、２は
一導電型を有し第１の半導体からなるコレクタ層、３は
コレクタ層２と異なる導電型を有し第１の半導体からな
るベース層、４はコレクタ層２と同一導電型を有しコレ
クタ層２およびベース層３より禁止帯幅が広い第２の半
導体からなるエミツタ層、５は基板１およびコレクタ層
２とオーミック接触を形成するコレクタ抵抗、６はベー
ス層３とオーミック接触を形成するベース電極、７はエ
ミツタ層４とオーミック接触を形成するエミッタ電流で
ある。
断面図を示す。第４図において、１は半導体基板、２は
一導電型を有し第１の半導体からなるコレクタ層、３は
コレクタ層２と異なる導電型を有し第１の半導体からな
るベース層、４はコレクタ層２と同一導電型を有しコレ
クタ層２およびベース層３より禁止帯幅が広い第２の半
導体からなるエミツタ層、５は基板１およびコレクタ層
２とオーミック接触を形成するコレクタ抵抗、６はベー
ス層３とオーミック接触を形成するベース電極、７はエ
ミツタ層４とオーミック接触を形成するエミッタ電流で
ある。
この従来構造の動作を、半導体基板ｌとしてドナー濃度
がＩ Ｘｌ０１８ｃｍ−３程度のｎ”−ＧａＡｓ、コレ
クタ層２としてドナー濃度がＩ Ｘ１０１６ｃｍ−”程
度のｒｒ−ＧａＡｓ、ベース層３としてアクセプク濃度
がＩ ＸＩＯ”’ｃｍ−３程度のｐ”−〇ａΔＳ、エミ
ッタ層４としてドナー濃度が５ Ｘｌ０１７ｃｍ−３程
度のｎ−ΔＲｏ、３Ｇａｏ、７Ａｓを用い、このバンド
構造を示す第５図を用いて説明する。
がＩ Ｘｌ０１８ｃｍ−３程度のｎ”−ＧａＡｓ、コレ
クタ層２としてドナー濃度がＩ Ｘ１０１６ｃｍ−”程
度のｒｒ−ＧａＡｓ、ベース層３としてアクセプク濃度
がＩ ＸＩＯ”’ｃｍ−３程度のｐ”−〇ａΔＳ、エミ
ッタ層４としてドナー濃度が５ Ｘｌ０１７ｃｍ−３程
度のｎ−ΔＲｏ、３Ｇａｏ、７Ａｓを用い、このバンド
構造を示す第５図を用いて説明する。
第５図は第４図のエミッタ層４．ベース層３゜コレクタ
層２にわたる模式的なバンド構造を示したものである。
層２にわたる模式的なバンド構造を示したものである。
第５図において、Ｅｃは伝導帯端。
Ｅｖは充満帯端、Ｅｆはフェルミ準位、Ｖｅｂはエミッ
タ・ベース間の電圧、Ｖｂｃはベース・コレクタ間の電
圧である。
タ・ベース間の電圧、Ｖｂｃはベース・コレクタ間の電
圧である。
エミッタ・ベース間にはＶｅｂＯ順方向バイアスをし、
ベース・コレクタ間にはＶｂｃの逆方向バイアスをする
と、エミッタからベースへ電子が拡散により注入され、
この電子の大部分はベース層を拡散でコレクタ側へ移動
し、ベース・コレクタ間の空乏層における強い電界で加
速されてコレクタに達する。エミッタからベースへの電
子の注入量はＶｅｂにより変化するため、コレクタ電流
がベース電圧により制御される。通常のホモ接合のみを
有するバイポーラ・トランジスタでは、エミッタからベ
ースに電子を注入する際、ベースからエミッタへ正孔が
注入されるため、エミッタ注入効率（エミッタ電流のう
ちの電子電流の割合）が低下する。しかし、ＨＢＴでは
エミッタとベースとの間にΔβ０．３Ｇ ａｏ、ｔＡ
Ｓ ／ Ｇ ａΔｓヘテロ界面が存在するため、ベース
側からエミッタ側を見ると正孔に対し５ＱｍｅＶ程度の
障壁が存在し、ベースからエミッタへの正孔の注入は抑
制される。したがって、エミッタ注入効率を低下させる
ことなくベースの正孔濃度を高めてエミッタの電子濃度
をある程度低く抑えることができる。その結果、ベース
抵抗が小さく、エミッタ・ペース間容量が小さく、ベー
ス幅が狭い高速動作に適した構造にすることができる。
ベース・コレクタ間にはＶｂｃの逆方向バイアスをする
と、エミッタからベースへ電子が拡散により注入され、
この電子の大部分はベース層を拡散でコレクタ側へ移動
し、ベース・コレクタ間の空乏層における強い電界で加
速されてコレクタに達する。エミッタからベースへの電
子の注入量はＶｅｂにより変化するため、コレクタ電流
がベース電圧により制御される。通常のホモ接合のみを
有するバイポーラ・トランジスタでは、エミッタからベ
ースに電子を注入する際、ベースからエミッタへ正孔が
注入されるため、エミッタ注入効率（エミッタ電流のう
ちの電子電流の割合）が低下する。しかし、ＨＢＴでは
エミッタとベースとの間にΔβ０．３Ｇ ａｏ、ｔＡ
Ｓ ／ Ｇ ａΔｓヘテロ界面が存在するため、ベース
側からエミッタ側を見ると正孔に対し５ＱｍｅＶ程度の
障壁が存在し、ベースからエミッタへの正孔の注入は抑
制される。したがって、エミッタ注入効率を低下させる
ことなくベースの正孔濃度を高めてエミッタの電子濃度
をある程度低く抑えることができる。その結果、ベース
抵抗が小さく、エミッタ・ペース間容量が小さく、ベー
ス幅が狭い高速動作に適した構造にすることができる。
しかし、このＨＢＴには材料選択」二および構造上のい
くつかの問題点がある。材料選択上の問題点としては、
ＨＢＴではへテロ接合が必要であるため、はぼ格子整合
のとれた材料の組合わせが必要な事である。また、一般
には第５図に示すようにエミッタ・ベース間に電位のス
パイクが存在するのでベースへの小数キャリヤの注入が
抑制される。これを避けるためにＡβｘＧ ａ １−Ｘ
Ａ ｓ ／ Ｇ ａΔＳ系ではエミッタ・ベース間に組
成の傾斜を付けることが行なわれているが、微妙な組成
制御により格子整合をとっている系（例えばＴｎΔβΔ
ｓ／ＩｎＧａΔＳ系）では困難である。さらに、異種材
料の接合界面では界面準位や界面再結合中心の発生とい
った問題が避けられない。構造上の問題としては、ＨＢ
Ｔにおいてもデバイスの高速化で必要なコレクタ容量
、コレクタ抵抗およびエミッタ抵抗の低減には効果がな
いこと、薄いベース層へのオーミック電極形成が困難な
ことからベース幅を極端に薄くすることができないこと
、などがある。
くつかの問題点がある。材料選択上の問題点としては、
ＨＢＴではへテロ接合が必要であるため、はぼ格子整合
のとれた材料の組合わせが必要な事である。また、一般
には第５図に示すようにエミッタ・ベース間に電位のス
パイクが存在するのでベースへの小数キャリヤの注入が
抑制される。これを避けるためにＡβｘＧ ａ １−Ｘ
Ａ ｓ ／ Ｇ ａΔＳ系ではエミッタ・ベース間に組
成の傾斜を付けることが行なわれているが、微妙な組成
制御により格子整合をとっている系（例えばＴｎΔβΔ
ｓ／ＩｎＧａΔＳ系）では困難である。さらに、異種材
料の接合界面では界面準位や界面再結合中心の発生とい
った問題が避けられない。構造上の問題としては、ＨＢ
Ｔにおいてもデバイスの高速化で必要なコレクタ容量
、コレクタ抵抗およびエミッタ抵抗の低減には効果がな
いこと、薄いベース層へのオーミック電極形成が困難な
ことからベース幅を極端に薄くすることができないこと
、などがある。
本発明の目的は、従来のＨＢＴの欠点を除去し、超高速
動作が可能な半導体装置を提供することにある。
動作が可能な半導体装置を提供することにある。
本発明の半導体装置は、一導電型を有する半導体からな
るコレクタ層と、このコレクタ層と異なる導電型を有す
る半導体からなるベース層と、不純物をほとんど含有し
ない半導体からなるエミッタ空乏層と、前記コレクタ層
と同一導電型を有し縮退している半導体からなるエミツ
タ層とを順に積層した構造を有することを特徴としてい
る。
るコレクタ層と、このコレクタ層と異なる導電型を有す
る半導体からなるベース層と、不純物をほとんど含有し
ない半導体からなるエミッタ空乏層と、前記コレクタ層
と同一導電型を有し縮退している半導体からなるエミツ
タ層とを順に積層した構造を有することを特徴としてい
る。
以下、本発明について実施例を示す図面を参照して詳細
に説明する。
に説明する。
第１図は本発明の第１の実施例を示す模式的断面図であ
る。第１図において、第４図と同じ番号のものは第４図
と同等物で同一機能を果すものである。８は不純物をほ
とんど含有しない半導体からなるエミッタ空乏層、９は
コレクタ層２と同一導電型を有し縮退している半導体か
らなるエミツタ層である。第１の実施例の各層の例とし
ては、半導体基板１としてドナー濃度がＩ Ｘｌ０１８
ｃｍ−３程度のｎ＋−ＧａＡｓ、コレクタ層２としてド
ナー濃度が２ Ｘｌ０１６ｃｍ−３程度のｎ−−−Ｇ
ａ Ａ Ｓ、ベース層３としてアクセプタ濃度がＩ Ｘ
］０１９ｃｍ−’程度のｐ ＋ Ｑ ａΔＳ１エミ
ッタ空乏屑８としてｌＧａＡｓ、縮退したエミツタ層９
としてドナー濃度が２×１０１９ｃｍ−３程度のｎ゛−
ＧａＡＳ１コレクク電極５としてＩｎ、ベース電極６と
してΔ１１ Ｚ Ｔｌ ％エミッタ電極７としてΔｕＧ
ｅ／ΔＵがある。
る。第１図において、第４図と同じ番号のものは第４図
と同等物で同一機能を果すものである。８は不純物をほ
とんど含有しない半導体からなるエミッタ空乏層、９は
コレクタ層２と同一導電型を有し縮退している半導体か
らなるエミツタ層である。第１の実施例の各層の例とし
ては、半導体基板１としてドナー濃度がＩ Ｘｌ０１８
ｃｍ−３程度のｎ＋−ＧａＡｓ、コレクタ層２としてド
ナー濃度が２ Ｘｌ０１６ｃｍ−３程度のｎ−−−Ｇ
ａ Ａ Ｓ、ベース層３としてアクセプタ濃度がＩ Ｘ
］０１９ｃｍ−’程度のｐ ＋ Ｑ ａΔＳ１エミ
ッタ空乏屑８としてｌＧａＡｓ、縮退したエミツタ層９
としてドナー濃度が２×１０１９ｃｍ−３程度のｎ゛−
ＧａＡＳ１コレクク電極５としてＩｎ、ベース電極６と
してΔ１１ Ｚ Ｔｌ ％エミッタ電極７としてΔｕＧ
ｅ／ΔＵがある。
この第１の実施例の動作を前述の材料を用い、このバン
ド構造を示す第２図を用いて説明する。
ド構造を示す第２図を用いて説明する。
第２図は第り図の縮退したエミッタ層９．エミッタ空乏
層８．ベース層３．コレクタＢ２にわたる模式的なバン
ド構造を示したものである。
層８．ベース層３．コレクタＢ２にわたる模式的なバン
ド構造を示したものである。
エミツタ層９は縮退しているため、これらの層内のフェ
ルミ準位Ｅｆは伝導帯の中に数百ｍｅＶ入りこむ。その
ため、この層においては実効的に禁止帯幅が広がり、ベ
ース層に比べて禁止帯幅の広い半導体としてふるまう。
ルミ準位Ｅｆは伝導帯の中に数百ｍｅＶ入りこむ。その
ため、この層においては実効的に禁止帯幅が広がり、ベ
ース層に比べて禁止帯幅の広い半導体としてふるまう。
したがって、本実施例のトランジスタにおいても禁止帯
の広いエミッタを有するバイポーラ・トランジスタの利
点が活かされる。
の広いエミッタを有するバイポーラ・トランジスタの利
点が活かされる。
さらに、以下に示すような従来のＨＢＴにない特長があ
る。
る。
（１）本実施例は、各層を同一半導体材料で構成できる
ので格子整合した禁止帯幅の異なる半導体材料を捜す必
要がなく、全ての半導体材料に対し適用可能である。
ので格子整合した禁止帯幅の異なる半導体材料を捜す必
要がなく、全ての半導体材料に対し適用可能である。
（２）へテロ界面が無いのでペテロ界面におけるキャリ
アの再結合の問題を回避できる。
アの再結合の問題を回避できる。
（３）エミッタ層、およびベース層が高濃度の不純物を
含有するため低抵抗となり、寄生抵抗の発生が抑制でき
る。
含有するため低抵抗となり、寄生抵抗の発生が抑制でき
る。
（４）エミッタ・ベース間容量はエミッタ空乏層で決め
られるため、この層厚を大きくとることにより容量を小
さくすることができる。
られるため、この層厚を大きくとることにより容量を小
さくすることができる。
したがって、本実施例の構造は使用できる半導体材料の
制限を取り除きペテロ界面の問題を除去すると同時に、
エミツタ層およびベース層が低抵抗でありエミッタ・ベ
ース間容量が小さいという高速デバイスに有利な特長を
有している。また、従来構造ＨＢＴではエミッタ側の空
間電荷層に不純物散乱をもたらすイオン化したドナーが
多数存在するため、この領域のキャリアの拡散定数およ
び移動度は小さいが、本実施例の構造ではエミッタ空乏
層にはイオン化した不純物がほとんどないため、キャリ
アの拡散定数および移動度が大きく、高速動作を可能に
する。
制限を取り除きペテロ界面の問題を除去すると同時に、
エミツタ層およびベース層が低抵抗でありエミッタ・ベ
ース間容量が小さいという高速デバイスに有利な特長を
有している。また、従来構造ＨＢＴではエミッタ側の空
間電荷層に不純物散乱をもたらすイオン化したドナーが
多数存在するため、この領域のキャリアの拡散定数およ
び移動度は小さいが、本実施例の構造ではエミッタ空乏
層にはイオン化した不純物がほとんどないため、キャリ
アの拡散定数および移動度が大きく、高速動作を可能に
する。
以上述べたように、本実施例のトランジスタはホモ接合
の作製の容易さと共に従来のＨＢ Ｔの特長を有し、さ
らに高速化に有利な構造を有しているため、高速動作が
容易である。
の作製の容易さと共に従来のＨＢ Ｔの特長を有し、さ
らに高速化に有利な構造を有しているため、高速動作が
容易である。
次に、前述した第１の実施例の製造方法について説明す
る。結晶成長方法としてはＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）を用い、ｎ”−ＧａＡｓ
基板１上に厚さ１．０μｍでドナー濃度が２ Ｘｌ０１
６ｃｍ−３のｒｒ−ＧａΔ５ＪｉｉＮ２．厚さ５００人
でアクセプタ濃度が１×１０１９ｃｍ−３のｐ＋−Ｇａ
Ａｓ層３．厚さ６００人で不純物を含有しない１−Ｇａ
Ａｓ層８．厚さ０．５μｍでドナー濃度が２ Ｘｌ０１
９ｃｍ−３のｎ” ＧａＡｓ層９を順次形成した。エ
ミッタ電極７としてＡｕＧｅ／ΔＵを表面に蒸着した後
、エミッタ部を残してエミッタ電極７およびｎ” −Ｇ
ａＡｓ層９をエツチングで除去し、この除去した部分に
ΔｕＺｎを蒸着しベース電極６とした。さらにコレクク
電極５として裏面にＩｎを付けＨ２雰囲気中でアロイし
て本発明によるバイポーラ・トランジスタを完成させた
。その結果、トランジスタ一段当たりの遅延時間として
３Ｑｐｓが得られた。
る。結晶成長方法としてはＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）を用い、ｎ”−ＧａＡｓ
基板１上に厚さ１．０μｍでドナー濃度が２ Ｘｌ０１
６ｃｍ−３のｒｒ−ＧａΔ５ＪｉｉＮ２．厚さ５００人
でアクセプタ濃度が１×１０１９ｃｍ−３のｐ＋−Ｇａ
Ａｓ層３．厚さ６００人で不純物を含有しない１−Ｇａ
Ａｓ層８．厚さ０．５μｍでドナー濃度が２ Ｘｌ０１
９ｃｍ−３のｎ” ＧａＡｓ層９を順次形成した。エ
ミッタ電極７としてＡｕＧｅ／ΔＵを表面に蒸着した後
、エミッタ部を残してエミッタ電極７およびｎ” −Ｇ
ａＡｓ層９をエツチングで除去し、この除去した部分に
ΔｕＺｎを蒸着しベース電極６とした。さらにコレクク
電極５として裏面にＩｎを付けＨ２雰囲気中でアロイし
て本発明によるバイポーラ・トランジスタを完成させた
。その結果、トランジスタ一段当たりの遅延時間として
３Ｑｐｓが得られた。
第３図は本発明の第２の実施例の模式的なバンド構造図
である。第３図において、ベース層３を除いて第１．２
，４．５図と同じ番号のものは第１．２．４，５．図と
同等物で同一機能を果すものである。ベース層３はエミ
ッタ側の方がコレクタ側よりもアクセプク濃度が高くな
っている。このため、ベース層内でフェルミ準位と充満
帯端との間のエネルギ差が異なり、第３図のようにベー
ス層内にバンドは傾斜している。
である。第３図において、ベース層３を除いて第１．２
，４．５図と同じ番号のものは第１．２．４，５．図と
同等物で同一機能を果すものである。ベース層３はエミ
ッタ側の方がコレクタ側よりもアクセプク濃度が高くな
っている。このため、ベース層内でフェルミ準位と充満
帯端との間のエネルギ差が異なり、第３図のようにベー
ス層内にバンドは傾斜している。
この第２の実施例の動作はほとんど第１の実施例と同じ
であるが、ベース層に電位の傾き（電界）が在るために
第１の実施例よりも高速動作に適している。縮退したエ
ミツタ層９からベース層３に注入された小数キャリア（
電子）は、ベース局内の電界に加速されてベース層を高
速で抜ける。このため、拡散だけでベース層を抜ける第
１の実施例に比べるとより高速な動作ができる。
であるが、ベース層に電位の傾き（電界）が在るために
第１の実施例よりも高速動作に適している。縮退したエ
ミツタ層９からベース層３に注入された小数キャリア（
電子）は、ベース局内の電界に加速されてベース層を高
速で抜ける。このため、拡散だけでベース層を抜ける第
１の実施例に比べるとより高速な動作ができる。
エミック側端が１．５ ×ｌＱ１９ｃｍ−３でコレクタ
側端が５ Ｘｌ０１８ｃｍ−３であり、その間の不純物
濃度がリニアに変化している犀さ６０〇へのｐ ＋
Ｑ ａΔＳベース層を用い、その他の構造は第１の実施
例と同様にしたバイポーラ・トランジスタを作製した結
果、トランジスター投光たりの遅延時間として２８ｐｓ
が得られた。
側端が５ Ｘｌ０１８ｃｍ−３であり、その間の不純物
濃度がリニアに変化している犀さ６０〇へのｐ ＋
Ｑ ａΔＳベース層を用い、その他の構造は第１の実施
例と同様にしたバイポーラ・トランジスタを作製した結
果、トランジスター投光たりの遅延時間として２８ｐｓ
が得られた。
以−Ｌ述べた本発明の第１および第２の実施例ではｎｐ
ｎ型のバイポーラ・トランジスタについてしか示さなか
ったが、本発明はご）２導体の導電型を反対にしたｐｎ
ｐ型のものに対しても同様に適用できることは明らかで
ある。また、基板ト、への各層の成長順序は逆にしても
かまわない。
ｎ型のバイポーラ・トランジスタについてしか示さなか
ったが、本発明はご）２導体の導電型を反対にしたｐｎ
ｐ型のものに対しても同様に適用できることは明らかで
ある。また、基板ト、への各層の成長順序は逆にしても
かまわない。
半導体としてはＧａＡｓしか示さなかったが、３＋、Ｇ
ｅ等の元素半導体、ＴｎＰ、ＩｎΔＳ。
ｅ等の元素半導体、ＴｎＰ、ＩｎΔＳ。
ＧａＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ等の■−Ｖ化合
物半導体、ＣｄＴｅ、ＺｎＴｅ等のＩＩ−ＶＴ化合物ル
導体およびその他の各種半導体でも良い３゜ただし、そ
れぞれの半導体で伝導帯および充満帯の状態密度が異な
っているため、縮退が起きる不純物濃度が異なっており
、本発明のエミツタ層は充分に縮退するような高濃度の
不純物を含有しておく必要がある。ベース層においては
、エミツタ層とベース層との実効的な禁止帯幅の差を大
きくとる必要性から縮退してないことが望ましいが、ベ
ース層の抵抗を下げる必要から縮退していても良い。
物半導体、ＣｄＴｅ、ＺｎＴｅ等のＩＩ−ＶＴ化合物ル
導体およびその他の各種半導体でも良い３゜ただし、そ
れぞれの半導体で伝導帯および充満帯の状態密度が異な
っているため、縮退が起きる不純物濃度が異なっており
、本発明のエミツタ層は充分に縮退するような高濃度の
不純物を含有しておく必要がある。ベース層においては
、エミツタ層とベース層との実効的な禁止帯幅の差を大
きくとる必要性から縮退してないことが望ましいが、ベ
ース層の抵抗を下げる必要から縮退していても良い。
本発明の構造を得るための結晶成長方法としては、原理
的にはどんな方法でも良いが、薄いベース層の形成や急
峻な不純物ドーピング分布を摺ることが必要であるため
、原子層の制御が可能なＭＢＥ法やＭ ＯＣＶ Ｄ （
Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｂｅｍｉｃａｌ Ｖａ
ｐｏｒ ｌ〕ｅｐｏｓｉｔｉｏｎ ）法が適している。
的にはどんな方法でも良いが、薄いベース層の形成や急
峻な不純物ドーピング分布を摺ることが必要であるため
、原子層の制御が可能なＭＢＥ法やＭ ＯＣＶ Ｄ （
Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｂｅｍｉｃａｌ Ｖａ
ｐｏｒ ｌ〕ｅｐｏｓｉｔｉｏｎ ）法が適している。
以上本発明の半導体装置では、半導体＋、１料に対する
制限がな（、さらにペテロ界面を有していないためへテ
ロ界面に付随する問題がなく、さらに寄生抵抗や容量が
極めて小さいため高速動作が可能となる。
制限がな（、さらにペテロ界面を有していないためへテ
ロ界面に付随する問題がなく、さらに寄生抵抗や容量が
極めて小さいため高速動作が可能となる。
第１図は本発明の第１の実施例の模式的断面図、第２図
はそのバンド構造図、 第３図は第２の実施例のバンド構造図、第４図は従来の
へテロ接合バイポーラ・トランジスタの模式的断面図、 第５図はそのバンド構造図である。 １ ・・・・・・・・・・・・・・・・・・・・・ 半
導体基板２ ・・・・・・・・・・・・・・・・・・・
・ コレクタ層３ ・・・・・・・・・・・・・・・・
・・・・ ベース層４ ・・・・・・・・・・・・・・
・・・・・・ エミツタ層５ ・・・・・・・・・・・
・・・・・・・・ コレクタ電極６ ・・・・・・・・
・・・・・・・・・・・・・ ベース電極７ ・・・・
・・・・・・・・・・・・・・・・ エミッタ電極８
・・・・・・・・・・・・・・・・・・・・・ エミッ
タ空乏層９ ・・・・・・・・・・・・・・・・・・・
・ 縮退したエミツタ層Ｅｃ ・・・・・・・・・・
・・・・・・・・ 伝導帯端Ｅｖ ・・・・・・・・
・・・・・・・・・・ 充満帯端Ｅｆ ・・・・・・
・・・・・・・・・・・・ フェルミ準位Ｖｅｂ ・
・・・・・・・・・・・・・・・・・ エミッタ・ベー
ス間電圧Ｖｂｃ ・・・・・・・・・・・・・・・・
・・ ベース・コレクタ間電圧代理人 弁理士 岩
佐 義 幸 第１図 ８工ミツタ９乏層 第３図
はそのバンド構造図、 第３図は第２の実施例のバンド構造図、第４図は従来の
へテロ接合バイポーラ・トランジスタの模式的断面図、 第５図はそのバンド構造図である。 １ ・・・・・・・・・・・・・・・・・・・・・ 半
導体基板２ ・・・・・・・・・・・・・・・・・・・
・ コレクタ層３ ・・・・・・・・・・・・・・・・
・・・・ ベース層４ ・・・・・・・・・・・・・・
・・・・・・ エミツタ層５ ・・・・・・・・・・・
・・・・・・・・ コレクタ電極６ ・・・・・・・・
・・・・・・・・・・・・・ ベース電極７ ・・・・
・・・・・・・・・・・・・・・・ エミッタ電極８
・・・・・・・・・・・・・・・・・・・・・ エミッ
タ空乏層９ ・・・・・・・・・・・・・・・・・・・
・ 縮退したエミツタ層Ｅｃ ・・・・・・・・・・
・・・・・・・・ 伝導帯端Ｅｖ ・・・・・・・・
・・・・・・・・・・ 充満帯端Ｅｆ ・・・・・・
・・・・・・・・・・・・ フェルミ準位Ｖｅｂ ・
・・・・・・・・・・・・・・・・・ エミッタ・ベー
ス間電圧Ｖｂｃ ・・・・・・・・・・・・・・・・
・・ ベース・コレクタ間電圧代理人 弁理士 岩
佐 義 幸 第１図 ８工ミツタ９乏層 第３図
Claims (1)
- （１）一導電型を有する半導体からなるコレクタ層と、
このコレクタ層と異なる導電型を有する半導体からなる
ベース層と、不純物をほとんど含有しない半導体からな
るエミッタ空乏層と、前記コレクタ層と同一導電型を有
し縮退している半導体からなるエミッタ層とを順に積層
した構造を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18670185A JPH061783B2 (ja) | 1985-08-27 | 1985-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18670185A JPH061783B2 (ja) | 1985-08-27 | 1985-08-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247157A true JPS6247157A (ja) | 1987-02-28 |
| JPH061783B2 JPH061783B2 (ja) | 1994-01-05 |
Family
ID=16193118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18670185A Expired - Fee Related JPH061783B2 (ja) | 1985-08-27 | 1985-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061783B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142864A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 半導体装置 |
| JPH0279435A (ja) * | 1988-09-16 | 1990-03-20 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタ素子 |
| JP2009152278A (ja) * | 2007-12-19 | 2009-07-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2011003840A (ja) * | 2009-06-22 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
-
1985
- 1985-08-27 JP JP18670185A patent/JPH061783B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142864A (ja) * | 1986-12-05 | 1988-06-15 | Nec Corp | 半導体装置 |
| JPH0622239B2 (ja) * | 1986-12-05 | 1994-03-23 | 日本電気株式会社 | 半導体装置 |
| JPH0279435A (ja) * | 1988-09-16 | 1990-03-20 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタ素子 |
| JP2009152278A (ja) * | 2007-12-19 | 2009-07-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2011003840A (ja) * | 2009-06-22 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061783B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0133342A1 (en) | A superlattice type semiconductor structure having a high carrier density | |
| CA1265626A (en) | Electron gas hole gas tunneling transistor device | |
| EP0313749B1 (en) | Heterojunction bipolar transistor | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| US5561306A (en) | Hetero-bipolar transistor having a plurality of emitters | |
| JP3058345B2 (ja) | 半導体素子 | |
| US5059545A (en) | Three terminal tunneling device and method | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0665217B2 (ja) | トランジスタ | |
| EP0216155A2 (en) | Three-terminal tunnelling device | |
| JPS6247157A (ja) | 半導体装置 | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| WO1987000692A1 (en) | Semiconductor device | |
| EP0322773A2 (en) | Semiconductor device with semimetal | |
| US4922314A (en) | Hot charge-carrier transistors | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPS62286278A (ja) | ホツトキヤリアトランジスタ | |
| JPS6246566A (ja) | 半導体装置 | |
| JPS6390848A (ja) | 半導体装置 | |
| JPS6381854A (ja) | 半導体装置 | |
| JP2658934B2 (ja) | トンネルトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPS6052055A (ja) | 半導体装置 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |