JP2009152278A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2009152278A JP2009152278A JP2007327063A JP2007327063A JP2009152278A JP 2009152278 A JP2009152278 A JP 2009152278A JP 2007327063 A JP2007327063 A JP 2007327063A JP 2007327063 A JP2007327063 A JP 2007327063A JP 2009152278 A JP2009152278 A JP 2009152278A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- bipolar transistor
- heterojunction bipolar
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】基板1上に、コレクタ層3、ベース層4、エミッタ層およびキャップ層9を順次積層する。エミッタ層が、ベース層4に接したバリア層14とキャップ層9に接したキャリア供給層13との積層構造から形成されている。バリア層14のバンドギャップが、キャリア供給層13のバンドギャップよりも大きく、バリア層14とキャリア供給層13とが、タイプI型のヘテロ接合を形成している。キャリア供給層13を構成する半導体が、不純物添加によって縮退している。
【選択図】 図1
Description
ことを特徴としてもよい。
(1)バリア層14の層厚が10nm以下の場合は、不純物濃度は3×1018cm−3以下、
(2)バリア層14の層厚が20nm以下の場合は、不純物濃度は6×1017cm−3以下
(3)バリア層14の層厚が30nm以下の場合は、不純物濃度は2×1017cm−3以下
(4)バリア層14の層厚が40nm以下の場合は、不純物濃度は1×1017cm−3以下、
そして、
(5)バリア層14の層厚が50nm以下の場合は、不純物濃度は6×1016cm−3以下
にするのが望ましい。
2…サブコレクタ層
3…コレクタ層
4…ベース層
5…エミッタ層
6…キャップ層
7…トンネルバリア層
8…エミッタ層
9…キャップ層
11…レッジ部
12…異常構造
13…キャリア供給層(第2の半導体層)
14…バリア層(第1の半導体層)
15…レッジ部
16…レッジ部
21…コレクタ電極
22…ベース電極
23…エミッタ電極
31…レッジ保護膜
32…絶縁保護膜
Claims (10)
- 基板上に、コレクタ層、ベース層、エミッタ層およびキャップ層が順次積層されたヘテロ接合バイポーラトランジスタにおいて、
前記エミッタ層が、前記ベース層に接した第1の半導体層と前記キャップ層に接した第2の半導体層との積層構造から形成されており、
前記第1の半導体層のバンドギャップが、前記第2の半導体層のバンドギャップよりも大きく、
前記第1の半導体層と前記第2の半導体層とが、タイプI型のヘテロ接合を形成しており、
前記第2の半導体層を構成する半導体が、不純物添加によって縮退している
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1記載のヘテロ接合バイポーラトランジスタにおいて、
前記第2の半導体層が、前記第1の半導体層に対して、ウェットエッチング法により選択的に除去できるような半導体材料によって形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項2記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層と前記第2の半導体層が、n型の半導体から構成されており、
前記第1の半導体層と前記第2の半導体層のヘテロ接合界面が、
InP、InAlP、InGaP、InGaAsPのいずれかと、
InGaAs、InAlGaAs、GaAsSb、InGaAsSb、AlGaAsSbのいずれかによって形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項2記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の材料としてInPが用いられており、
前記第2の半導体層の材料としてInGaAsが用いられており、かつ、
前記第2の半導体層の不純物濃度が1.5×1019cm−3以上である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項4記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の層厚が5nm以上10nm以下であり、かつ、前記第1の半導体層の不純物濃度が3×1018cm−3以下である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項4記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の層厚が10nmより大きく20nm以下であり、かつ、前記第1の半導体層の不純物濃度が6×1017cm−3以下である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項4記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の層厚が20nmより大きく30nm以下であり、かつ、前記第1の半導体層の不純物濃度が2×1017cm−3以下である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項4記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の層厚が30nmより大きく40nm以下であり、かつ、前記第1の半導体層の不純物濃度が1×1017cm−3以下である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項4記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層の層厚が40nmより大きく50nm以下であり、かつ、前記第1の半導体層の不純物濃度が6×1016cm−3以下である
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1乃至9のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1の半導体層が、外部ベース領域におけるレッジ部を形成するために用いられている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327063A JP5133043B2 (ja) | 2007-12-19 | 2007-12-19 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327063A JP5133043B2 (ja) | 2007-12-19 | 2007-12-19 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152278A true JP2009152278A (ja) | 2009-07-09 |
JP5133043B2 JP5133043B2 (ja) | 2013-01-30 |
Family
ID=40921106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007327063A Active JP5133043B2 (ja) | 2007-12-19 | 2007-12-19 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5133043B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151340A (ja) * | 2011-01-20 | 2012-08-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6247157A (ja) * | 1985-08-27 | 1987-02-28 | Nec Corp | 半導体装置 |
JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
JP2005093976A (ja) * | 2003-08-08 | 2005-04-07 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
2007
- 2007-12-19 JP JP2007327063A patent/JP5133043B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6247157A (ja) * | 1985-08-27 | 1987-02-28 | Nec Corp | 半導体装置 |
JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
JP2005093976A (ja) * | 2003-08-08 | 2005-04-07 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151340A (ja) * | 2011-01-20 | 2012-08-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP5133043B2 (ja) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050121695A1 (en) | Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof | |
JP4439955B2 (ja) | 半導体装置及び半導体レーザ装置の製造方法 | |
JP2010016089A (ja) | 電界効果トランジスタ、その製造方法、及び半導体装置 | |
JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
EP0575247A1 (fr) | Procédé de réalisation de transistor bipolaire à hétérojonction et transistor obtenu | |
JP4794899B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
Mochizuki et al. | GaInP/GaAs collector-up tunneling-collector heterojunction bipolar transistors (C-up TC-HBTs): Optimization of fabrication process and epitaxial layer structure for high-efficiency high-power amplifiers | |
JP5133043B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3345293B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
JP2001077204A (ja) | 半導体集積回路とその製造方法 | |
JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP2011228720A (ja) | 半導体装置 | |
JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
Hsin et al. | Electron saturation velocity of GaInP deduced in a GaInP/GaAs/GaInP double heterojunction bipolar transistor | |
JP2010287603A (ja) | 化合物半導体素子及びその製造方法 | |
JP5681031B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2013030604A (ja) | 電界効果トランジスタ | |
JP5701805B2 (ja) | 窒化物半導体ショットキダイオードの製造方法 | |
JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
KR102008460B1 (ko) | 초정렬 바이폴라 트랜지스터의 제조방법 | |
JP5946136B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090527 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5133043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |