JPS62286278A - ホツトキヤリアトランジスタ - Google Patents

ホツトキヤリアトランジスタ

Info

Publication number
JPS62286278A
JPS62286278A JP62124128A JP12412887A JPS62286278A JP S62286278 A JPS62286278 A JP S62286278A JP 62124128 A JP62124128 A JP 62124128A JP 12412887 A JP12412887 A JP 12412887A JP S62286278 A JPS62286278 A JP S62286278A
Authority
JP
Japan
Prior art keywords
region
base
barrier
emitter
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62124128A
Other languages
English (en)
Other versions
JP2505805B2 (ja
Inventor
ジェフリー・ジェームス・ハリス
ジョン・マーチン・シャノン
ジョン・マイケル・ウッドコック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS62286278A publication Critical patent/JPS62286278A/ja
Application granted granted Critical
Publication of JP2505805B2 publication Critical patent/JP2505805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の詳細な説明 本発明はホット多数キャリアにより電流が流れるベース
領域を具えるホットキャリアトランジスタに関するもの
であり、特に単結晶砒化ガリウムで形成した室温作用の
ホットエレクトロントランジスタに関するものであるが
、これに限定されるものではない。
英国特許出願公告(GB−へ)2056166号に、一
導電型のホットキャリアにより電流が流れるベース領域
を具えるホットキャリアトランジスタが開示されている
。。障壁形成手段が前記ベース領域と相まってベース−
コレクタ障壁を形成する。反対導電型の不純物がドープ
された工、ミツターベース障壁領域は充分に1くて前記
一導電型のベース領域の一部分と相まって前記一導電型
のホットキャリアをトランジスタの動作中ベース領域に
注入するバルクユニポーラダイオードを構成する。これ
らトランジスタは室温動作用に好適である。
上記のGB−A2056166号に開示されている1−
ランジスタにおいては、エミッタ−ベース障壁領域が零
バイアス時にエミッタ−ベース障壁部に存在する空乏層
によりその厚さの一部分に亘り空乏化されないようにな
っている。従って、ベース−コレクタ障壁以上の工ふル
ギーを有するホット多数キャリアの供給を(アバランシ
降服、トン不リング又は空乏層バンチスルーにより)得
るのに最小バイアス電圧の印加を必要とし、されは、G
B−A2056166号に記載されているようにトラン
ジスタの収集効率を改善する。本発明は斯るエミッタ−
ベース障壁領域を有するトランジスタに適用し得るが、
ドープエミッタ−ベース障壁領域が零バイアスでその厚
さ全体に亘って略々空乏化される零えば米国特許(US
−A) 4149174号に記載さ乳ているようなトラ
ンジスタにも適用することができる。
これらトランジスタのいくつかの例がGB−A2056
166号に開示されている。その第3及び第4図のホッ
トエレクトロンデバイス構造では、複数個の自由少数キ
ャリア(正孔)源、例えば障壁領域4の非空乏化P型部
分、非空乏化P型ガードリング11及び障壁領域4のア
バランシ降服の場合に発生する電子−正孔対が存在し得
る。状況によってはこのトランジスタ構造内のこれら自
由少数キャリアがトランジスタの動作中にエミッタ−ベ
ース障壁領域4によりトラ・ンフ゛されることがあり、
エミ・ンターベース障壁領域4内の斯る少数キャリアは
障壁の高さを下げ、容量を増大し、トランジスタの速度
を減少させ得る・。
GB−62056166号の第3図のデバイス構造では
ベース領域2とエミッタ−ベース障壁領域4をともにイ
オン注入により形成し、シリコンデバイス本体の上側主
表面まで延在させ、この主表面においてベース領域2に
、P型ガードリング11と隣接する部分でベース接点8
を接触させている。第7図のデバイス構造では、ベース
領域2とエミッタ−ベース障壁領域4をともに適当にド
ープした砒化ガリウムの分子線エピタキシにより形成し
、且つ、砒化ガリウム障壁領域4を接点8を設けるべき
区域からエツチング除去する。砒化ガリウムベース領域
2はエミッタ−ベース障壁領域4及びベース−コレクタ
障壁領域1に比較して極めて高い反対導電型のドーピン
グ濃度を有するが、エツチング処理を領域4が除去され
た後に領域1に達する前に終了するように充分注意する
必要がある。
本発明は、一導電型のホット多数キャリアにより電流が
流れるベース領域と、該ベース領域とベース−コレクタ
障壁を形成する障壁形成手段と、反対導電型の不純物が
ドープされ且つ充分に薄くて動作中に前記一導電型のベ
ース領域の一部分と相まって前記一導電型のホットキャ
リアをベース領域内に注入するバルクユニポーラダイオ
ードを形成するエミッタ−ベース障壁領域とを具えるホ
ットキャリアトランジスタにおいて、前記エミッタ−ベ
ース障壁領域をベース領域の隣接部分とは異なるバンド
ギャップの半導体材料としてヘテロ接合を形成し、前記
エミッタ−ベース障壁領域の前記一導電型ホットキャリ
アに対する障壁高ざが前記反対導電型の不純物と前記ヘ
テロ接合とにより決定されるようにしたことを特徴とす
る。
本発明によるホットキャリアトランジスタにおいてはこ
のようにヘテロ接合を形成するエミッタ−ベース障壁領
域を設けることによりいくつかの利点を得ることができ
る。このエミッタ−ベース障壁領域はベース領域の隣接
部分とヘテロ接合を形成する広バンドギヤツプ材料とし
てエミッタ−ベース障壁領域の障壁高さを増大させるこ
とができる。この場合、エミッタの特性に応じて、ホッ
トキャリアの供給をエミッタからの注入により得るのに
もっと高い最小バイアス電圧の印加が必要になるように
して、これらホットキャリアが注入時にベース領域及び
ヘースーコレクタ領域に対し一層高いエネルギーを有す
るようにしてトランジスタの収集効率の向上を得ること
ができる。このヘテロ接合はベース領域の接続の形成も
用意にする。即ち、異なるバンドギャップ材料のエミッ
タ−ベース障壁領域はベース領域の隣接部分に対し選択
的にエツチングすることができ、斯かる選択エツチング
処理を用いてベース領域の前記の隣接部分の異なるバン
ドギャップ材料を選択的に除去してこの部分にベース領
域と接触するベース接続を設けることができる。更に、
異種材料のバンドギャップ構造を、少数キャリアバンド
エツジに、少数キャリアに対する電位ウェルを減少する
ステップを与えるように選択して障壁領域による少数キ
ャリアのトラッピングを低減させることができる。斯く
して、ホットエレクトロントランジスタに対しては前記
ヘテロ接合における価電子帯のステップは障壁領域内の
価電子帯エツジがベース領域の隣接部分内の価電子帯エ
ツジよりも高い正孔エネルギーに位置するようにするの
が好ましい。
ホットホールトランジスタに対しては障壁領域からベー
ス領域内の低電子エネルギーレヘルへの伝導帯ステップ
が存在するようにするのが好ましい。
尚、  rJEE J (Journal 6f El
ectronic Engineerin−Japan
)、 1985年10月、pp30〜34の論文“De
ve lopmen tof  1lot  Elec
tron  Transistor  shows  
Potential  asHigh −5peed 
Device”に、隣接ベース領域より広いバンドギャ
ップの半導体材料のエミッタ−ベース障壁領域が開示さ
れているが、このトランジスタでは反対導電型のドーピ
ングを用いていないためその障壁高さはもっばらヘテロ
接合により決定される。これはエミッタ−ベース障壁領
域とベース−コレクタ障壁領域の双方に対する最大障壁
高さをヘテロ接合における最大伝導帯ステップ(約0.
4eV)に制限することになり、従ってトランジスタを
リーク電流の低減のために極低温(例えば40゜に)で
動作させる必要がある。これに対し、本発明によれば障
壁高さの一部分が反対導電型の不純物により決定される
ためトランジスタを高温(例えば室温)動作用に設計す
ることができる。この不純物に対し適度に高いドーピン
グ濃度ルを選択し且つ/又このドープ障壁領域に対し適
度の厚さを選択することにより、本発明トランジスタの
エミッタ−ベース障壁領域の障壁高さを適度に高いべ−
スーコレクタ障壁よりも相当高くしてコレクタ効率を向
上させることができる。
図面につき本発明を説明する。
図は全て略図であり、正しいスケールで示してない。こ
れら図の各部の相対寸法及び寸法比(特に各層の厚さ方
向の寸法について)は明瞭のため適宜拡大したり縮小し
である。また一実施例に用いた符号を他の実施例の対応
する部分にも用いている。第1図の断面図において薄い
空乏化エミッタ−ベース及びヘースーコレクタ障壁領域
には線形を付してない。
第1図は本発明ホットキャリアトランジスタの一例の構
造を示す。このデバイスはホットエレクトロンにより電
流が流れるn型ベース領域3を有するホットエレクトロ
ントランジスタである。しかし、本発明はホットエレク
トロンの対応する領域に対し反対導電型の領域を有する
ホットホールトランジスタの構成にも使用し得ること勿
論である。ホットキャリアとは格子と熱平衡状態にない
キャリアのことである。これがため、ホットエレクトロ
ンの平均エネルギーは格子と熱平衡状態にある電子の平
均エネルギーより数K・T以上高い(ここでK及びTは
ボルツマン定数及び格子温度である)。室温ではに−T
は約25meVである。
第1図に示すトランジスタは半導体領域1〜6を含む単
結晶半導体本体を具える。領域4はベース領域3とベー
ス−コレクタ障壁を形成する。ホットキャリア(電、+
)と反対導電型(P型)の不純物がドープされたエミッ
タ−ベース障壁領域2は充分に薄クシてn型ベース領域
3の一部分と相まってトランジスタの動作中ホット電子
をベース領域3に注入するバルクユニポーラダイオード
を形成する。
本発明においでは(GB−A 2056166号の第7
図に示されている類似のホットエレクトロントランジス
タと異なり)エミッタ−ベース障壁領域2をへ一ス領域
3の隣接部分とは異なるハツトギャップの半導体材料で
形成して好ましくは電子に対するエミッタ−ベース障壁
領域2の障壁の高さくh)を所望の如く増大するヘテロ
接合23を形成する。この障壁の増大を第2図にXとし
て示しである。しかし、領域2内のP型不純物により決
まる障壁高さの部分(第2図の(h−X))の方がヘテ
ロ接合23により決まる障壁高さの部分(x)より大き
い。
ベースコレクタ障壁領域4はベース領域3と同一のバン
ドギャップの半導体材料で形成して量子力学的反射を減
少させる。ベース−コレクタ障壁領域は、例えばUS−
A 4L49174号に記載されているタイプのバルク
ユニポーラダイオードにより形成することができる。こ
れがため領域4はベース領域3からn型コレクタ5.6
への電子の流れに対する電位障壁の高さを決定する大き
さのp型不沌物濃度を有することができる。障壁領域4
は十分に薄くして零バイアスのときにベース領域との空
乏層とコレクタ領域との空乏層が領域4内でつながって
領域4の全域の正孔が零バイアスで略々空乏化されるよ
うにする。斯る零バイースでの空乏化を得るためには、
領域4の厚さ及びドーピングレベルはUS−44149
174号に記載されている所定の条件を満足する必要が
あり、同時に障壁の高さを領域4のドーピングレベルに
より決定する必要がある。第1図に示す例では、コレク
タ領域はコレクタ電極を構成する金属層16を具える高
ドープn型基板6上のn型エピタキシャル層5を具えて
いる。
エミッタ−ベース障壁領域2は少なくともトランジスタ
の動作中正孔が空乏化されるように十分に薄くする。例
えばGB−A2056166号に記載されているエミッ
タ−ベース障壁領域のように、零バイアスにおいてその
厚さの一部分が空乏化れれないようにすることができる
。しかし、US−A 4149174号に記載されてい
る障壁領域のように零バイアスでもその厚さ全体が空乏
化されるようるすることもできる。この障壁領域2は、
第1図の例ではベース電極を構成する金属層13が設け
られた単一の高ドープn型半導体領域(n”)であるベ
ース領域3より広いバンドギャップの材料で形成するの
が好適である。第1図に例示する特定の例ではトランジ
スタはエミッタ電極を構成するオーム接点を形成する金
属層11が設けられたn型エミッタ領域1を具えている
第1図のトランジスタは例えば単結晶砒化ガリウム基板
上のエピタキシャル層を分子線エピタキシャル成長装置
を用いて成長させて形成することができる。砒化ガリウ
ムの分子線エピタキシにより、n型コレクタ領域層5、
P型ドープ障壁領域4及びn型ベース領域を適当なドー
ピングを用いて順次成長させることができる。次に、P
型ドープ障壁領域2の分子線エピタキシャル成長中に、
アルミニウムのクヌーセンセルソースヲ付加的に使用し
て砒化ガリウムアルミニウムの混晶の領域2を形成する
ことかできる。次にアルミニウムセルソースを閉じて砒
化ガリウムの最終n型層1を成長させることができる。
上側の2層1及び2をエツチングによりそれらの厚さ全
体に亘って局部的に除去して第1図に領域1及び2に対
し示すようなエミッタメサ構造を残存させ、斯る後に下
側の2層3及び4もそれらの全厚に亘って局部的に除去
して第1図に領域3及び4に対し示すようなベースメサ
構造を残存させる。
領域3及び4に対するメサエッチングの終了は層5が厚
いために臨界的でない。しかし、ベース領域3は比較的
薄いため、エミッタメサ1及び2を形成するエツチング
処理は十分な制御の下で終了させて、露出ベース領域3
が全部エツチングされないようにする必要がある。これ
は、本発明ではエミッタ−ベース障壁領域2をベース領
域3の隣接部分(砒化ガリウム)に対し選択的にエツチ
ングし得る広バンドギャップの材料(砒化ガリウムアル
ミニウム)とすることにより達成される。
砒化ガリウム上の砒化ガリウムアルミニウムの選択エツ
チングに対してはいくつかの選択エッチ液、例えば゛ア
ンモニアの湿式エッチ)容液及び過酸化水素水を用いる
ことができる。次にベース接点13をベース領域3の隣
接部分の広バンドギヤツプ材料2が除去された区域に設
ける。
第1図のトランジスタは代表的な特定の例では令頁域1
〜5に対し次の厚さ及びドーピング濃度を有するものと
することができる。
GaAsSi域1:約400nm厚 約10′6シリコン又は錫原子7cm3GaAIAs領
域2:約20nm厚 約2X10+8へリリウム原子/cm’GaAsjii
域3 ; 約25nm厚約5X10I8シリコン原子/
crri3GaAs領域4:約15nm厚 約3X10”へリリウム原子/crn3GaAs領域5
:約1μm厚 約10′6シリコン又は錫原子/ cm 3障壁領域2
のGaAlAsに対しては約0.4の砒化ガリウムモル
分率を用いることができる。斯る組成の場合、ヘテロ接
合23における伝導帯ステップにより与えられる障壁高
さの増分Xは約0.35eV。
ベリリウムドーピングにより与えられる障壁高さくh−
x)は約0.6eVで、エミッタ−ベース障壁領域2に
対し約0.95eVの総合障壁高さくh)が得られる。
このホットエレクトトランジスタは室温(300°K)
で満足に動作することができる。
第2図にはヘテロ接合23が価電子帯エツジEνに及ぼ
す効果も示しである。価電子帯ステップyは伝導帯ステ
ップXに対し反対方向でそれより小さい。これがため、
エミッタ−ベース障壁領域2内の価電子帯エツジはベー
ス領域3の隣接部分内の価電子帯エツジよりも高い正札
エネルギー(即ちYeVだけ低い電子エネルギー)位置
にある。 GaAsベース領域3及びGao、b  A
Io、4  As障壁領域2の特定の例においてはXは
約0.35eVであり、yは約0.15eVである。こ
れがため、電子に対し約0.95eVの総合障壁高さを
有するこの特定の例においては正札に対する対応するウ
ェルがたったの約0.6 eVであるため、正孔(デバ
イス中の少数キャリア)が所定の障壁高さhのエミッタ
−ベース障壁領域2内にトラップされ蓄積される傾向が
減少する。
第1及び第2図に示す構成では、空乏化P型ドープ障壁
領域2は例えばGaAsのn型エミッタ領域1ともヘテ
ロ接合12を形成する。これがため、Xは領域2のエミ
ッタ側とベース側の両方で同一になる。しかし、エミッ
タメサ1は広バンドギヤツプ材料、例えば障壁領域2と
同一の砒化ガリウムアルミニウム材料とすることができ
、この場合工ミッタ抵抗が増大する。更に、エミッタ領
域1の材料は上表面に隣接する砒化ガリウムの層から界
面12における障壁領域2のAlAsモル分率を有する
砒化ガリウムアルミニウムまでAlAsモル分率が次第
に変化する勾配組成を有するものとすることもできる。
更に、エミッタ領域lはベース領域3と反対導電型(本
例ではP型)にすることができると共に十分に低いドー
ピングレベルにしてエミッタ電極11とショットキー障
壁を形成することができる。また、空乏化P型ドープ障
壁領域2とエミッタ及びベース領域1及び3との間、及
び空乏化P型ドープ障壁領域4とベース及びコレクタ領
域3及び5との間に極めて薄い真性層(即ち、アンドー
プ層又は故意にドープされてない層)を介在させること
もできる。ショットキー電極11を設けるときは半導体
エミッタ領域1を省略することができる。
本発明ホットキャリアトランジスタにはいくつかの他の
ヘテロ接合を第3図に示すように付加することができる
。例えば、広バンドギヤツプ半導体材料5a (例えば
GaALAs)をコレクタ領域5,6内に設けて、コレ
クタ領域5,6内のベース−コレクタ障壁領域4の近傍
のホットキャリアを減速する電界を発生するヘテロ接合
S1を形成することができる。材料5aのバンドギャッ
プはベース−コレクタ障壁領域4(例えばGaAs)の
バンドギャップより大きくし、第3図の構成では、ヘテ
ロ接合51をベース−コレクタ障壁領域からコレクタ領
域の狭バンドギャンブ(例えばGaAs)の部分5だげ
離間して平行に位置させる。この構成によれば、部分5
内における領域4の最高電位点のすぐ近くに高いコレク
タ電界が維持さてこれによりホット電子が効率よく収集
され、次いでホント電子はヘテロ接合51における減速
電界により冷却されるため、コレクタ領域内でのイオン
化による電子−正孔対の生成1頃向が城少し、従ってベ
ースーコレクタ障壁領域4内における正孔のトラッピン
グ及び蓄積が減少する。コレクタ領域部分5内に一連の
互いに離間した広いバンドギャップ層5aを設けてコレ
クタ領域部分5内に一連の減速ヘテロ接合51を設ける
ことができる。
更に、第3図に示すように、少なくとも1個の金属ベー
ス層30をベース領域3内に障壁領域4に平行に設けて
ベース抵抗を減少させることができる。ホットキャリア
のベース領域3及び30の通過を促進するために、金属
ベース層30は極めて薄くして(例えば約1nm厚)、
量子力学的なトンネリングが生じ得るようにする。半導
体領域3に対しGaAsを使用する場合には、層30は
例えばエピタキシャルアルミニウム層とすることができ
る。シリコントランジスタの場合にはケイ化金属を使用
することができる。トランジスタのベースに薄い金属層
30を組み込んだことにより極めて低いベース抵抗を得
ることができる。半導体材料層3と金属ベース層30を
交互に配置した構成をベース領域に使用することができ
る。
上述の特定の例ではP型ドープ障壁領域2は砒化ガリウ
ムアルミニウムから成り、少くともベース領域はn型G
aAsから成る。しかし、他の種々の材料を使用するこ
とができる。例えばエミッタ及びベース領域1及び3は
アンチモン化ガリウムで形成し、エミッタ−ベース障壁
領域2は砒化ガリウムインジウムで形成することができ
る。本発明トランジスタはシリコンで形成することもで
き、この場合には例えばエミッタ及び障壁領域1及び2
をベース領域2を形成するゲルマニウム−シリコン合金
の単一の結晶層3上にエピタキシャル成長したシリコン
で形成することができる。エミッタ−ベース障壁領域2
の材料のバンドギャップは場合により領域3のバンドギ
ャップと略々間−又は小さくすることができるが、この
場合にはエネルギー軸に沿ってシフトさせて障壁領域2
内の少数キャリアハンドエツジがベース領域3の少数キ
ャリアバンドエツジに対しシフトして少数キャリアのト
ラッピングが゛減少するようにする。
【図面の簡単な説明】
第1図は本発明によるホントエレクトロントランジスタ
を含む半導体本体の一部分の断面図、第2図は第1図の
トランジスタの能動部における伝導帯エツジBe及び価
電子帯エツジEvを示す工ネルギー状態図、 第3図は本発明による別のトランジスタの能動部におけ
る伝導帯エツジEcを示すエネルギー状態図である。 ■・・・エミッタ領域 2・・・異なるバンドギャップ材料のエミッタ−ベース
障壁領域 3・・・ベース領域    4・・・ベース−コレクタ
領域5.6・・・コレクタ領域 11・・・エミッタ電
極13・・・ベース電極    16・・・コレクタ電
極23・・・ヘテロ接合    5a・・・広バンドギ
ヤツプ材料層51・・・ヘテロ接合    30・・・
金属ベース層R々・2・

Claims (1)

  1. 【特許請求の範囲】 1、一導電型のホット多数キャリアにより電流が流れる
    ベース領域と、該ベース領域とベース−コレクタ障壁を
    形成する障壁形成手段と、反対導電型の不純物がドープ
    され且つ充分に薄くて動作中に前記一導電型のベース領
    域の一部分と相まって前記一導電型のホットキャリアを
    ベース領域内に注入するバルクユニポーラダイオードを
    形成するエミッタ−ベース障壁領域とを具えるホットキ
    ャリアトランジスタにおいて、前記エミッタ−ベース障
    壁領域をベース領域の隣接部分とは異なるバンドギャッ
    プの半導体材料としてヘテロ接合を形成し、前記エミッ
    タ−ベース障壁領域の前記一導電型ホットキャリアに対
    する障壁高さが前記反対導電型の不純物と前記ヘテロ接
    合とにより決定されるようにしたことを特徴とするホッ
    トキャリアトランジスタ。 2、ホットエレクトロントランジスタが得られるように
    前記一導電型をn型とし、且つ前記ヘテロ接合において
    価電子帯にステップが生じて前記エミッタ−ベース障壁
    領域内の価電子帯エッジがベース領域の前記隣接部分内
    の価電子帯エッジより高い正孔エネルギーに位置するよ
    うにしてあることを特徴とする特許請求の範囲第1項記
    載のホットキャリアトランジスタ。 3、前記エミッタ−ベース障壁領域をベース領域の前記
    隣接部分よりも広いバンドギャップの材料とし、前記ヘ
    テロ接合がエミッタ−ベース障壁領域の障壁高さを増大
    し、且つ前記反対導電型の不純物により決まる障壁高さ
    の部分の方がヘテロ接合により決まる障壁高さの部分よ
    り大きくしてあることを特徴とする特許請求の範囲第1
    又は2項記載のホットキャリアトランジスタ。 4、前記エミッタ−ベース障壁領域及び該障壁領域に隣
    接するエミッタ領域をともに該障壁領域に隣接するベー
    ス領域の部分より広いバンドギャップの材料で形成して
    あることを特徴とする特許請求の範囲第3項記載のホッ
    トキャリアトランジスタ。 5、前記エミッタ−ベース障壁領域をベース領域及びエ
    ミッタ領域の両領域の隣接部分よりも広いバンドギャッ
    プの材料で形成してあることを特徴とする特許請求の範
    囲第3項記載のホットキャリアトランジスタ。 6、エミッタ領域は一導電型であることを特徴とする特
    許請求の範囲第4又は5項記載のホットキャリアトラン
    ジスタ。 7、前記エミッタ−ベース障壁領域の異なるバンドギャ
    ップの材料をベース領域の隣接部分に対し選択的にエッ
    チングし、且つベース接続をベース領域の隣接部分の前
    記異なるバンドギャップ材料が除去された部分において
    ベース領域に接触させてあることを特徴とする特許請求
    の範囲第1〜6項の何れかに記載のホットキャリアトラ
    ンジスタ。 8、前記広いバンドギャップの材料は砒化ガリウムアル
    ミニウムとし、ベース領域の少なくとも前記隣接部分を
    砒化ガリウムとしてあることを特徴とする特許請求の範
    囲第2項又は特許請求の範囲第2項に従続する特許請求
    の範囲第3〜7項の何れかに記載のホットキャリアトラ
    ンジスタ。
JP62124128A 1986-05-23 1987-05-22 ホットキャリアトランジスタ Expired - Fee Related JP2505805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8612605 1986-05-23
GB08612605A GB2191037A (en) 1986-05-23 1986-05-23 Hot charge-carrier transistors

Publications (2)

Publication Number Publication Date
JPS62286278A true JPS62286278A (ja) 1987-12-12
JP2505805B2 JP2505805B2 (ja) 1996-06-12

Family

ID=10598348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62124128A Expired - Fee Related JP2505805B2 (ja) 1986-05-23 1987-05-22 ホットキャリアトランジスタ

Country Status (5)

Country Link
US (1) US4843447A (ja)
EP (1) EP0246700B1 (ja)
JP (1) JP2505805B2 (ja)
DE (1) DE3781202T2 (ja)
GB (1) GB2191037A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280339A (ja) * 1989-04-21 1990-11-16 Nec Corp バイポーラトランジスタ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8717361D0 (en) * 1987-07-22 1987-08-26 Gen Electric Co Plc Hot electron transistors
GB2219131B (en) * 1988-05-27 1992-09-09 Philips Electronic Associated A transferred electron effect device
JP2731089B2 (ja) * 1991-10-02 1998-03-25 三菱電機株式会社 高速動作半導体装置およびその製造方法
JP3156307B2 (ja) * 1991-10-15 2001-04-16 株式会社日立製作所 一電子トンネルトランジスタ及びその集積回路
US5742071A (en) * 1991-10-15 1998-04-21 Hitachi, Ltd. Wiringless logical operation circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2056166B (en) * 1979-08-08 1983-09-14 Philips Electronic Associated Hot-electron or hot-hole transistor
GB2118363A (en) * 1982-04-08 1983-10-26 Philips Electronic Associated Hot-electron and hot-hole transistors
GB2132016B (en) * 1982-12-07 1986-06-25 Kokusai Denshin Denwa Co Ltd A semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280339A (ja) * 1989-04-21 1990-11-16 Nec Corp バイポーラトランジスタ

Also Published As

Publication number Publication date
EP0246700B1 (en) 1992-08-19
DE3781202T2 (de) 1993-03-18
DE3781202D1 (de) 1992-09-24
GB8612605D0 (en) 1986-07-02
GB2191037A (en) 1987-12-02
US4843447A (en) 1989-06-27
EP0246700A1 (en) 1987-11-25
JP2505805B2 (ja) 1996-06-12

Similar Documents

Publication Publication Date Title
US4716445A (en) Heterojunction bipolar transistor having a base region of germanium
JPH0665216B2 (ja) 半導体装置
JPS62286278A (ja) ホツトキヤリアトランジスタ
Rommel et al. Record PVCR GaAs-based tunnel diodes fabricated on Si substrates using aspect ratio trapping
JP4075218B2 (ja) ヘテロ接合型半導体装置
US4922314A (en) Hot charge-carrier transistors
EP0229672A2 (en) A heterojunction bipolar transistor having a base region of germanium
JPS6218761A (ja) ヘテロ接合トランジスタの製造方法
JPS59181069A (ja) 半導体装置
US4797722A (en) Hot charge-carrier transistors
JP2758611B2 (ja) バイポーラトランジスタ素子
JPS6247157A (ja) 半導体装置
JP2004140038A (ja) 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法
JP2621854B2 (ja) 高移動度トランジスタ
JPH0458706B2 (ja)
JPH0658915B2 (ja) ヘテロ構造バイポーラトランジスタおよびその製造方法
JPS6225455A (ja) 半導体装置
JPH0661245A (ja) 半導体装置
JPH0395824A (ja) 半導体電子放出素子
JPH0770706B2 (ja) 高速半導体装置
JPH0330996B2 (ja)
JPH058869B2 (ja)
JPH0327537A (ja) 変調ドープ型電界効果トランジスタ
JPH061782B2 (ja) 半導体装置
JPH0520913B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees