JP2505805B2 - ホットキャリアトランジスタ - Google Patents
ホットキャリアトランジスタInfo
- Publication number
- JP2505805B2 JP2505805B2 JP62124128A JP12412887A JP2505805B2 JP 2505805 B2 JP2505805 B2 JP 2505805B2 JP 62124128 A JP62124128 A JP 62124128A JP 12412887 A JP12412887 A JP 12412887A JP 2505805 B2 JP2505805 B2 JP 2505805B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- barrier
- emitter
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 claims description 108
- 239000000463 material Substances 0.000 claims description 27
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 23
- 239000002784 hot electron Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 claims description 6
- 239000000969 carrier Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明はホット多数キャリアにより電流が流れるベー
ス領域を具えるホットキャリアトランジスタに関するも
のであり、特に単結晶砒化ガリウムで形成した室温作用
のホットエレクトロントランジスタに関するものである
が、これに限定されるものではない。
ス領域を具えるホットキャリアトランジスタに関するも
のであり、特に単結晶砒化ガリウムで形成した室温作用
のホットエレクトロントランジスタに関するものである
が、これに限定されるものではない。
英国特許出願公告（GB−Ａ）2056166号に、一導電型
のホットキャリアにより電流が流れるベース領域を具え
るホットキャリアトランジスタが開示されている。。障
壁形成手段が前記ベース領域と相まってベース−コレク
タ障壁を形成する。反対導電型の不純物がドープされた
エミッタ−ベース障壁領域は充分に薄くて前記一導電型
のベース領域の一部分と相まって前記一導電型のホット
キャリアをトランジスタの動作中ベース領域に注入する
バルクユニポーラダイオードを構成する。これらトラン
ジスタは室温動作用に好適である。
のホットキャリアにより電流が流れるベース領域を具え
るホットキャリアトランジスタが開示されている。。障
壁形成手段が前記ベース領域と相まってベース−コレク
タ障壁を形成する。反対導電型の不純物がドープされた
エミッタ−ベース障壁領域は充分に薄くて前記一導電型
のベース領域の一部分と相まって前記一導電型のホット
キャリアをトランジスタの動作中ベース領域に注入する
バルクユニポーラダイオードを構成する。これらトラン
ジスタは室温動作用に好適である。
上記のGB−A2056166号に開示されているトランジスタ
においては、エミッタ−ベース障壁領域が零バイアス時
にエミッタ−ベース障壁部に存在する空乏層によりその
厚さの一部分に亘り空乏化されないようになっている。
従って、ベース−コレクタ障壁以上のエネルギーを有す
るホット多数キャリアの供給を（アバランシ降服、トン
ネリング又は空乏層パンチスルーにより）得るのに最小
バイアス電圧の印加を必要とし、されは、GB−A2056166
号に記載されているようにトランジスタの収集効率を改
善する。本発明は斯るエミッタ−ベース障壁領域を有す
るトランジスタに適用し得るが、ドープエミッタ−ベー
ス障壁領域が零バイアスでその厚さ全体に亘って略々空
乏化される零えば米国特許（US−Ａ）4149174号に記載
されているようなトランジスタにも適用することができ
る。
においては、エミッタ−ベース障壁領域が零バイアス時
にエミッタ−ベース障壁部に存在する空乏層によりその
厚さの一部分に亘り空乏化されないようになっている。
従って、ベース−コレクタ障壁以上のエネルギーを有す
るホット多数キャリアの供給を（アバランシ降服、トン
ネリング又は空乏層パンチスルーにより）得るのに最小
バイアス電圧の印加を必要とし、されは、GB−A2056166
号に記載されているようにトランジスタの収集効率を改
善する。本発明は斯るエミッタ−ベース障壁領域を有す
るトランジスタに適用し得るが、ドープエミッタ−ベー
ス障壁領域が零バイアスでその厚さ全体に亘って略々空
乏化される零えば米国特許（US−Ａ）4149174号に記載
されているようなトランジスタにも適用することができ
る。
これらトランジスタのいくつかの例がGB−A2056166号
に開示されている。その第３及び４図のホットエレクト
ロンデバイス構造では、複数個の自由少数キャリア（正
孔）源、例えば障壁領域４の非空乏化Ｐ型部分、非空乏
化Ｐ型ガードリング11及び障壁領域４のアバランシ降服
の場合に発生する電子−正孔対が存在し得る。状況によ
ってはこのトランジスタ構造内のこれら自由少数キャリ
アがトランジスタの動作中にエミッタ−ベース障壁領域
４によりトラップされることがあり、エミッタ−ベース
障壁領域４内の斯る少数キャリアは障壁の高さを下げ、
容量を増大し、トランジスタの速度を減少させ得る。
に開示されている。その第３及び４図のホットエレクト
ロンデバイス構造では、複数個の自由少数キャリア（正
孔）源、例えば障壁領域４の非空乏化Ｐ型部分、非空乏
化Ｐ型ガードリング11及び障壁領域４のアバランシ降服
の場合に発生する電子−正孔対が存在し得る。状況によ
ってはこのトランジスタ構造内のこれら自由少数キャリ
アがトランジスタの動作中にエミッタ−ベース障壁領域
４によりトラップされることがあり、エミッタ−ベース
障壁領域４内の斯る少数キャリアは障壁の高さを下げ、
容量を増大し、トランジスタの速度を減少させ得る。
GB−A2056166号の第３図のデバイス構造ではベース領
域２とエミッタ−ベース障壁領域４をともにイオン注入
により形成し、シリコンデバイス本体の上側主表面まで
延在させ、この主表面においてベース領域２に、Ｐ型ガ
ードリング11と隣接する部分でベース接点８を接触させ
ている。第７図のデバイス構造では、ベース領域２とエ
ミッタ−ベース障壁領域４をともに適当にドープした砒
化ガリウムの分子線エピタキシにより形成し、且つ、砒
化ガリウム障壁領域４を接点８を設けるべき区域からエ
ッチング除去する。砒化ガリウムベース領域２はエミッ
タ−ベース障壁領域４及びベース−コレクタ障壁領域１
に比較して極めて高い反対導電型のドーピング濃度を有
するが、エッチング処理を領域４が除去された後に領域
１に達する前に終了するように充分注意する必要があ
る。
域２とエミッタ−ベース障壁領域４をともにイオン注入
により形成し、シリコンデバイス本体の上側主表面まで
延在させ、この主表面においてベース領域２に、Ｐ型ガ
ードリング11と隣接する部分でベース接点８を接触させ
ている。第７図のデバイス構造では、ベース領域２とエ
ミッタ−ベース障壁領域４をともに適当にドープした砒
化ガリウムの分子線エピタキシにより形成し、且つ、砒
化ガリウム障壁領域４を接点８を設けるべき区域からエ
ッチング除去する。砒化ガリウムベース領域２はエミッ
タ−ベース障壁領域４及びベース−コレクタ障壁領域１
に比較して極めて高い反対導電型のドーピング濃度を有
するが、エッチング処理を領域４が除去された後に領域
１に達する前に終了するように充分注意する必要があ
る。
本発明は、一導電型のホット多数キャリアにより電流
が流れるベース領域と、該ベース領域とベース−コレク
タ障壁を形成する障壁形成手段と、反対導電型の不純物
がドープされ且つ充分に薄くて動作中に前記一導電型の
ベース領域の一部分と相まって前記一導電型のホットキ
ャリアをベース領域内に注入するバルクユニポーラダイ
オードを形成するエミッタ−ベース障壁領域とを具える
ホットキャリアトランジスタにおいて、前記エミッタ−
ベース障壁領域をベース領域の隣接部分とは異なるバン
ドギャップの半導体材料としてヘテロ接合を形成し、前
記エミッタ−ベース障壁領域の前記一導電型ホットキャ
リアに対する障壁高さが前記反対導電型の不純物と前記
ヘテロ接合とにより決定されるようにしたことを特徴と
する。
が流れるベース領域と、該ベース領域とベース−コレク
タ障壁を形成する障壁形成手段と、反対導電型の不純物
がドープされ且つ充分に薄くて動作中に前記一導電型の
ベース領域の一部分と相まって前記一導電型のホットキ
ャリアをベース領域内に注入するバルクユニポーラダイ
オードを形成するエミッタ−ベース障壁領域とを具える
ホットキャリアトランジスタにおいて、前記エミッタ−
ベース障壁領域をベース領域の隣接部分とは異なるバン
ドギャップの半導体材料としてヘテロ接合を形成し、前
記エミッタ−ベース障壁領域の前記一導電型ホットキャ
リアに対する障壁高さが前記反対導電型の不純物と前記
ヘテロ接合とにより決定されるようにしたことを特徴と
する。
本発明によるホットキャリアトランジスタにおいては
このようにヘテロ接合を形成するエミッタ−ベース障壁
領域を設けることによりいくつかの利点を得ることがで
きる。このエミッタ−ベース障壁領域はベース領域の隣
接部分とヘテロ接合を形成する広バンドギャップ材料と
してエミッタ−ベース障壁領域の障壁高さを増大させる
ことができる。この場合、エミッタの特性に応じて、ホ
ットキャリアの供給をエミッタからの注入により得るの
にもっと高い最小バイアス電圧の印加が必要になるよう
にして、これらホットキフャリアが注入時にベース領域
及びベース−コレクタ領域に対し一層高いエネルギーを
有するようにしてトランジスタの収集効率の向上を得る
ことができる。このヘテロ接合はベース領域の接続の形
成も用意にする。即ち、異なるバンドギャップ材料のエ
ミッタ−ベース障壁領域はベース領域の隣接部分に対し
選択的にエッチングすることができ、斯かる選択エッチ
ング処理を用いてベース領域の前記の隣接部分の異なる
バンドギャップ材料を選択的に除去してこの部分にベー
ス領域と接触するペース接続を設けることができる。更
に、異種材料のバンドギャップ構造を、少数キャリアバ
ンドエッジに、少数キャリアに対する電位ウェルを減少
するステップを与えるように選択して障壁領域による少
数キャリアのトラッピングを低減させることができる。
斯くして、ホットエレクトロントランジスタに対しては
前記ヘテロ接合における価電子帯のステップは障壁領域
内の価電子帯エッジがベース領域の隣接部分内の価電子
帯エッジよりも高い正孔エネルギーに位置するようにす
るのが好ましい。ホットホールトランジスタに対しては
障壁領域からベース領域内の低電子エネルギーレベルへ
の伝導帯ステップが存在するようにするのが好ましい。
このようにヘテロ接合を形成するエミッタ−ベース障壁
領域を設けることによりいくつかの利点を得ることがで
きる。このエミッタ−ベース障壁領域はベース領域の隣
接部分とヘテロ接合を形成する広バンドギャップ材料と
してエミッタ−ベース障壁領域の障壁高さを増大させる
ことができる。この場合、エミッタの特性に応じて、ホ
ットキャリアの供給をエミッタからの注入により得るの
にもっと高い最小バイアス電圧の印加が必要になるよう
にして、これらホットキフャリアが注入時にベース領域
及びベース−コレクタ領域に対し一層高いエネルギーを
有するようにしてトランジスタの収集効率の向上を得る
ことができる。このヘテロ接合はベース領域の接続の形
成も用意にする。即ち、異なるバンドギャップ材料のエ
ミッタ−ベース障壁領域はベース領域の隣接部分に対し
選択的にエッチングすることができ、斯かる選択エッチ
ング処理を用いてベース領域の前記の隣接部分の異なる
バンドギャップ材料を選択的に除去してこの部分にベー
ス領域と接触するペース接続を設けることができる。更
に、異種材料のバンドギャップ構造を、少数キャリアバ
ンドエッジに、少数キャリアに対する電位ウェルを減少
するステップを与えるように選択して障壁領域による少
数キャリアのトラッピングを低減させることができる。
斯くして、ホットエレクトロントランジスタに対しては
前記ヘテロ接合における価電子帯のステップは障壁領域
内の価電子帯エッジがベース領域の隣接部分内の価電子
帯エッジよりも高い正孔エネルギーに位置するようにす
るのが好ましい。ホットホールトランジスタに対しては
障壁領域からベース領域内の低電子エネルギーレベルへ
の伝導帯ステップが存在するようにするのが好ましい。
尚、「JEE」（Journal of Electronic Engineering−
Japan）,1985年10月、pp30〜34の論文“Development of
Hot Electron Transistor shows Potential as High−
Speed Device"に、隣接ベース領域より広いバンドギャ
ップの半導体材料のエミッタ−ベース障壁領域が開示さ
れているが、このトランジスタでは反対導電型のドーピ
ングを用いていないためその障壁高さはもっぱらヘテロ
接合により決定される。これはエミッタ−ベース障壁領
域とベース−コレクタ障壁領域の双方に対する最大障壁
高さをヘテロ接合における最大伝導帯ステップ（約0.4e
V）に制限することになり、従ってトランジスタをリー
ク電流の低減のために極低温（例えば40゜Ｋ）で動作さ
せる必要がある。これに対し、本発明によれば障壁高さ
の一部分が反対導電型の不純物により決定されるためト
ランジスを高温（例えば室温）動作用に設計することが
できる。この不純物に対し適度に高いドーピングレベル
を選択し且つ／又このドープ障壁領域に対し適度の厚さ
を選択することにより、本発明トランジスタのエミッタ
−ベース障壁領域の障壁高さを適度に高いベース−コレ
クタ障壁よりも相当高くしてコレクタ効率を向上させる
ことができる。
Japan）,1985年10月、pp30〜34の論文“Development of
Hot Electron Transistor shows Potential as High−
Speed Device"に、隣接ベース領域より広いバンドギャ
ップの半導体材料のエミッタ−ベース障壁領域が開示さ
れているが、このトランジスタでは反対導電型のドーピ
ングを用いていないためその障壁高さはもっぱらヘテロ
接合により決定される。これはエミッタ−ベース障壁領
域とベース−コレクタ障壁領域の双方に対する最大障壁
高さをヘテロ接合における最大伝導帯ステップ（約0.4e
V）に制限することになり、従ってトランジスタをリー
ク電流の低減のために極低温（例えば40゜Ｋ）で動作さ
せる必要がある。これに対し、本発明によれば障壁高さ
の一部分が反対導電型の不純物により決定されるためト
ランジスを高温（例えば室温）動作用に設計することが
できる。この不純物に対し適度に高いドーピングレベル
を選択し且つ／又このドープ障壁領域に対し適度の厚さ
を選択することにより、本発明トランジスタのエミッタ
−ベース障壁領域の障壁高さを適度に高いベース−コレ
クタ障壁よりも相当高くしてコレクタ効率を向上させる
ことができる。
図面につき本発明を説明する。
図は全て略図であり、正しいスケールで示してない。
これら図の各部の相対寸法及び寸法比（特に各層の厚さ
方向の寸法について）は明瞭のため適宜拡大したり縮小
してある。また一実施例に用いた符号を他の実施例の対
応する部分にも用いている。第１図の断面図において薄
い空乏化エミッタ−ベース及びベース−コレクタ障壁領
域には線影を付してない。
これら図の各部の相対寸法及び寸法比（特に各層の厚さ
方向の寸法について）は明瞭のため適宜拡大したり縮小
してある。また一実施例に用いた符号を他の実施例の対
応する部分にも用いている。第１図の断面図において薄
い空乏化エミッタ−ベース及びベース−コレクタ障壁領
域には線影を付してない。
第１図は本発明ホットキャリアトランジスタの一例の
構造を示す。このデバイスはホットエレクトロンにより
電流が流れるｎ型ベース領域３を有するホットエレクト
ロントランジスタである。しかし、本発明はホットエレ
クトロンの対応する領域に対し反対導電型の領域を有す
るホットホールトランジスタの構成にも使用し得ること
勿論である。ホットキャリアとは格子と熱平衡状態にな
いキャリアのことである。これがため、ホットエレクト
ロンの平均エネルギーは格子と熱平衡状態にある電子の
平均エネルギーより数Ｋ・Ｔ以上高い（ここでＫ及びＴ
はボルツマン定数及び格子温度である）。室温ではＫ・
Ｔは約25meVである。
構造を示す。このデバイスはホットエレクトロンにより
電流が流れるｎ型ベース領域３を有するホットエレクト
ロントランジスタである。しかし、本発明はホットエレ
クトロンの対応する領域に対し反対導電型の領域を有す
るホットホールトランジスタの構成にも使用し得ること
勿論である。ホットキャリアとは格子と熱平衡状態にな
いキャリアのことである。これがため、ホットエレクト
ロンの平均エネルギーは格子と熱平衡状態にある電子の
平均エネルギーより数Ｋ・Ｔ以上高い（ここでＫ及びＴ
はボルツマン定数及び格子温度である）。室温ではＫ・
Ｔは約25meVである。
第１図に示すトランジスタは半導体領域１〜６を含む
単結晶半導体本体を具える。領域４はベース領域３とベ
ース−コレクタ障壁を形成する。ホットキャリア（電
子）と反対導電型（Ｐ型）の不純物がドープされたエミ
ッタ−ベース障壁領域２は充分に薄くしてｎ型ベース領
域３の一部分と相まってトランジスタの動作中ホット電
子をベース領域３に注入するバルクユニポーラダイオー
ドを形成する。
単結晶半導体本体を具える。領域４はベース領域３とベ
ース−コレクタ障壁を形成する。ホットキャリア（電
子）と反対導電型（Ｐ型）の不純物がドープされたエミ
ッタ−ベース障壁領域２は充分に薄くしてｎ型ベース領
域３の一部分と相まってトランジスタの動作中ホット電
子をベース領域３に注入するバルクユニポーラダイオー
ドを形成する。
本発明においては（GB−A 2056166号の第７図に示さ
れている類似のホットエレクトロントランジスタと異な
り）エミッタ−ベース障壁領域２をベース領域３の隣接
部分とは異なるバッドギャップの半導体材料で形成して
好ましくは電子に対するエミッタ−ベース障壁領域２の
障壁の高さ（ｈ）を所望の如く増大するヘテロ接合23を
形成する。この障壁の増大を第２図にｘとして示してあ
る。しかし、領域２内のＰ型不純物により決まる障壁高
さの部分（第２図の（ｈ−Ｘ））の方がヘテロ接合23に
より決まる障壁高さの部分（ｘ）より大きい。
れている類似のホットエレクトロントランジスタと異な
り）エミッタ−ベース障壁領域２をベース領域３の隣接
部分とは異なるバッドギャップの半導体材料で形成して
好ましくは電子に対するエミッタ−ベース障壁領域２の
障壁の高さ（ｈ）を所望の如く増大するヘテロ接合23を
形成する。この障壁の増大を第２図にｘとして示してあ
る。しかし、領域２内のＰ型不純物により決まる障壁高
さの部分（第２図の（ｈ−Ｘ））の方がヘテロ接合23に
より決まる障壁高さの部分（ｘ）より大きい。
ベースコレクタ障壁領域４はベース領域３と同一のバ
ンドギャップの半導体材料で形成して量子力学的反射を
減少させる。ベース−コレクタ障壁領域は、例えばUS−
A 4149174号に記載されているタイプのバルクユニポー
ラダイオードにより形成することができる。これがため
領域４はベース領域３からｎ型コレクタ5,6への電子の
流れに対する電位障壁の高さを決定する大きさのｐ型不
純物濃度を有することができる。障壁領域４は十分に薄
くして零バイアスのときにベース領域との空乏層とコレ
クタ領域との空乏層が領域４内でつながって領域４の全
域の正孔が零バイアスで略々空乏化されるようにする。
斯る零バイースでの空乏化を得るためには、領域４の厚
さ及びドーピングレベルはUS−A 4149174号に記載され
ている所定の条件を満足する必要があり、同時に障壁の
高さを領域４のドーピングレベルにより決定する必要が
ある。第１図に示す例では、コレクタ領域はコレクタ電
極を構成する金属層16を具える高ドープｎ型基板６上の
ｎ型エピタキシャル層５を具えている。
ンドギャップの半導体材料で形成して量子力学的反射を
減少させる。ベース−コレクタ障壁領域は、例えばUS−
A 4149174号に記載されているタイプのバルクユニポー
ラダイオードにより形成することができる。これがため
領域４はベース領域３からｎ型コレクタ5,6への電子の
流れに対する電位障壁の高さを決定する大きさのｐ型不
純物濃度を有することができる。障壁領域４は十分に薄
くして零バイアスのときにベース領域との空乏層とコレ
クタ領域との空乏層が領域４内でつながって領域４の全
域の正孔が零バイアスで略々空乏化されるようにする。
斯る零バイースでの空乏化を得るためには、領域４の厚
さ及びドーピングレベルはUS−A 4149174号に記載され
ている所定の条件を満足する必要があり、同時に障壁の
高さを領域４のドーピングレベルにより決定する必要が
ある。第１図に示す例では、コレクタ領域はコレクタ電
極を構成する金属層16を具える高ドープｎ型基板６上の
ｎ型エピタキシャル層５を具えている。
エミッタ−ベース障壁領域２は少なくともトランジス
タの動作中正孔が空乏化されるように十分に薄くする。
例えばGB−A2056166号に記載されているエミッタ−ベー
ス障壁領域のように、零バイアスにおいてその厚さの一
部分が空乏化れれないようにすることができる。しか
し、US−A 4149174号に記載されている障壁領域のよう
に零バイアスでもその厚さ全体が空乏化されるようるす
ることもできる。この障壁領域２は、第１図の例ではベ
ース電極を構成する金属層13が設けられた単一の高ドー
プｎ型半導体領域（n++）であるベース領域３より広い
バンドギャップの材料で形成するのが好適である。第１
図に例示する特定の例ではトランジスタはエミッタ電極
を構成するオーム接点を形成する金属層11が設けられた
ｎ型エミッタ領域１を具えている。
タの動作中正孔が空乏化されるように十分に薄くする。
例えばGB−A2056166号に記載されているエミッタ−ベー
ス障壁領域のように、零バイアスにおいてその厚さの一
部分が空乏化れれないようにすることができる。しか
し、US−A 4149174号に記載されている障壁領域のよう
に零バイアスでもその厚さ全体が空乏化されるようるす
ることもできる。この障壁領域２は、第１図の例ではベ
ース電極を構成する金属層13が設けられた単一の高ドー
プｎ型半導体領域（n++）であるベース領域３より広い
バンドギャップの材料で形成するのが好適である。第１
図に例示する特定の例ではトランジスタはエミッタ電極
を構成するオーム接点を形成する金属層11が設けられた
ｎ型エミッタ領域１を具えている。
第１図のトランジスタは例えば単結晶砒化ガリウム基
板上のエピタキシャル層を分子線エピタキシャル成長装
置を用いて成長させて形成することができる。砒化ガリ
ウムの分子線エピタキシにより、ｎ型コレクタ領域層
５、Ｐ型ドープ障壁領域４及びｎ型ベース領域を適当な
ドーピングを用いて順次成長させることができる。次
に、Ｐ型ドープ障壁領域２の分子線エピタキシャル成長
中に、アルミニウムのクヌーセンセルソースを付加的に
使用して砒化ガリウムアルミニウムの混晶の領域２を形
成することかできる。次にアルミニウムセルソースを閉
じて砒化ガリウムの最終ｎ型層１を成長させることがで
きる。上側の２層１及び２をエッチングによりそれらの
厚さ全体に亘って局部的に除去して第１図に領域１及び
２に対し示すようなエミッタメサ構造を残存させ、斯る
後に下側の２層３及び４もそれらの全厚に亘って局部的
に除去して第１図に領域３及び４に対し示すようなベー
スメサ構造を残存させる。
板上のエピタキシャル層を分子線エピタキシャル成長装
置を用いて成長させて形成することができる。砒化ガリ
ウムの分子線エピタキシにより、ｎ型コレクタ領域層
５、Ｐ型ドープ障壁領域４及びｎ型ベース領域を適当な
ドーピングを用いて順次成長させることができる。次
に、Ｐ型ドープ障壁領域２の分子線エピタキシャル成長
中に、アルミニウムのクヌーセンセルソースを付加的に
使用して砒化ガリウムアルミニウムの混晶の領域２を形
成することかできる。次にアルミニウムセルソースを閉
じて砒化ガリウムの最終ｎ型層１を成長させることがで
きる。上側の２層１及び２をエッチングによりそれらの
厚さ全体に亘って局部的に除去して第１図に領域１及び
２に対し示すようなエミッタメサ構造を残存させ、斯る
後に下側の２層３及び４もそれらの全厚に亘って局部的
に除去して第１図に領域３及び４に対し示すようなベー
スメサ構造を残存させる。
領域３及び４に対するメサエッチングの終了は層５が
厚いために臨界的でない。しかし、ベース領域３は比較
的薄いため、エミッタメサ１及び２を形成するエッチン
グ処理は十分な制御の下で終了させて、露出ベース領域
３が全部エッチングされないようにする必要がある。こ
れは、本発明ではエミッタ−ベース障壁領域２をベース
領域３の隣接部分（砒化ガリウム）に対し選択的にエッ
チングし得る広バンドギャップの材料（砒化ガリウムア
ルミニウム）とすることにより達成される。砒化ガリウ
ム上の砒化ガリウムアルミニウムの選択エッチングに対
してはいくつかの選択エッチ液、例えばアンモニアの湿
式エッチ溶液及び過酸化水素水を用いることができる。
次にベース接点13をベース領域３の隣接部分の広バンド
ギャップ材料２が除去された区域に設ける。
厚いために臨界的でない。しかし、ベース領域３は比較
的薄いため、エミッタメサ１及び２を形成するエッチン
グ処理は十分な制御の下で終了させて、露出ベース領域
３が全部エッチングされないようにする必要がある。こ
れは、本発明ではエミッタ−ベース障壁領域２をベース
領域３の隣接部分（砒化ガリウム）に対し選択的にエッ
チングし得る広バンドギャップの材料（砒化ガリウムア
ルミニウム）とすることにより達成される。砒化ガリウ
ム上の砒化ガリウムアルミニウムの選択エッチングに対
してはいくつかの選択エッチ液、例えばアンモニアの湿
式エッチ溶液及び過酸化水素水を用いることができる。
次にベース接点13をベース領域３の隣接部分の広バンド
ギャップ材料２が除去された区域に設ける。
第１図のトランジスタは代表的な特定の例では領域１
〜５に対し次の厚さ及びドーピング濃度を有するものと
することができる。
〜５に対し次の厚さ及びドーピング濃度を有するものと
することができる。
GaAs領域1:約400nm厚 約1016シリコン又は錫原子/cm3 GaAlAs領域2:約20nm厚 約２×1018ベリリウム原子/cm3 GaAs領域3:約25nm厚 約５×1018シリコン原子/cm3 GaAs領域4:約15nm厚 約３×1018ベリリウム原子/cm3 GaAs領域5:約１μｍ厚 約1016シリコン又は錫原子/cm3 障壁領域２のGaAlAsに対しては約0.4の砒化ガリウム
モル分率を用いることができる。斯る組成の場合、ヘテ
ロ接合23における伝導帯ステップにより与えられる障壁
高さの増分ｘは約0.35eV、ベリリウムドーピングにより
与えられる障壁高さ（ｈ−ｘ）は約0.6eVで、エミッタ
−ベース障壁領域２に対し約0.95eVの総合障壁高さ
（ｈ）が得られる。このホットエレクトトランジスタは
室温（300゜Ｋ）で満足に動作することができる。
モル分率を用いることができる。斯る組成の場合、ヘテ
ロ接合23における伝導帯ステップにより与えられる障壁
高さの増分ｘは約0.35eV、ベリリウムドーピングにより
与えられる障壁高さ（ｈ−ｘ）は約0.6eVで、エミッタ
−ベース障壁領域２に対し約0.95eVの総合障壁高さ
（ｈ）が得られる。このホットエレクトトランジスタは
室温（300゜Ｋ）で満足に動作することができる。
第２図にはヘテロ接合23が価電子帯エッジEvに及ぼす
効果も示してある。価電子帯ステップｙは伝導帯ステッ
プｘに対し反対方向でそれより小さい。これがため、エ
ミッタ−ベース障壁領域２内の価電子帯エッジはベース
領域３の隣接部分内の価電子帯エッジよりも高い正孔エ
ネルギー（即ちYeVだけ低い電子エネルギー）位置にあ
る。GaAsベース領域３及びGa0.6 Al0.4 As障壁領域２
の特定の例においてはＸは約0.35eVであり、ｙは約0.15
eVである。これがため、電子に対し約0.95eVの総合障壁
高さを有するこの特定の例においては正孔に対する反応
するウェルがたったの約0.6eVであるため、正孔（デバ
イス中の少数キャリア）が所定の障壁高さｈのエミッタ
−ベース障壁領域２内にトラップされ蓄積される傾向が
減少する。
効果も示してある。価電子帯ステップｙは伝導帯ステッ
プｘに対し反対方向でそれより小さい。これがため、エ
ミッタ−ベース障壁領域２内の価電子帯エッジはベース
領域３の隣接部分内の価電子帯エッジよりも高い正孔エ
ネルギー（即ちYeVだけ低い電子エネルギー）位置にあ
る。GaAsベース領域３及びGa0.6 Al0.4 As障壁領域２
の特定の例においてはＸは約0.35eVであり、ｙは約0.15
eVである。これがため、電子に対し約0.95eVの総合障壁
高さを有するこの特定の例においては正孔に対する反応
するウェルがたったの約0.6eVであるため、正孔（デバ
イス中の少数キャリア）が所定の障壁高さｈのエミッタ
−ベース障壁領域２内にトラップされ蓄積される傾向が
減少する。
第１及び第２図に示す構成では、空乏化Ｐ型ドープ障
壁領域２は例えばGaAsのｎ型エミッタ領域１ともヘテロ
接合12を形成する。これがため、ｘは領域２のエミッタ
側とベース側の両方で同一になる。しかし、エミッタ領
域１は広バンドギャップ材料、例えば障壁領域２と同一
の砒化ガリウムアルミニウム材料とすることができ、こ
の場合エミッタ抵抗が増大する。更に、エミッタ領域１
の材料は上表面に隣接する砒化ガリウムの層から界面12
における障壁領域２のAlAsモル分率を有する砒化ガリウ
ムアルミニウムまでAlAsモル分率が次第に変化する勾配
組成を有するものとすることもできる。更に、エミッタ
領域１はベース領域３と反対導電型（本例ではＰ型）に
することができると共に十分に低いドーピングレベルに
してエミッタ電極11とショットキー障壁を形成すること
ができる。また、空乏化Ｐ型ドープ障壁領域２とエミッ
タ及びベース領域１及び３との間、及び空乏化Ｐ型ドー
プ障壁領域４とベース及びコレクタ領域３及び５との間
に極めて薄い真性層（即ち、アンドープ層又は故意にド
ープされてない層）を介在させることもできる。ショッ
トキー電極11を設けるときは半導体エミッタ領域１を省
略することができる。
壁領域２は例えばGaAsのｎ型エミッタ領域１ともヘテロ
接合12を形成する。これがため、ｘは領域２のエミッタ
側とベース側の両方で同一になる。しかし、エミッタ領
域１は広バンドギャップ材料、例えば障壁領域２と同一
の砒化ガリウムアルミニウム材料とすることができ、こ
の場合エミッタ抵抗が増大する。更に、エミッタ領域１
の材料は上表面に隣接する砒化ガリウムの層から界面12
における障壁領域２のAlAsモル分率を有する砒化ガリウ
ムアルミニウムまでAlAsモル分率が次第に変化する勾配
組成を有するものとすることもできる。更に、エミッタ
領域１はベース領域３と反対導電型（本例ではＰ型）に
することができると共に十分に低いドーピングレベルに
してエミッタ電極11とショットキー障壁を形成すること
ができる。また、空乏化Ｐ型ドープ障壁領域２とエミッ
タ及びベース領域１及び３との間、及び空乏化Ｐ型ドー
プ障壁領域４とベース及びコレクタ領域３及び５との間
に極めて薄い真性層（即ち、アンドープ層又は故意にド
ープされてない層）を介在させることもできる。ショッ
トキー電極11を設けるときは半導体エミッタ領域１を省
略することができる。
本発明ホットキャリアトランジスタにはいくつかの他
のヘテロ接合を第３図に示すように付加することができ
る。例えば、広バンドギャップ半導体材料5a（例えばGa
AlAs）をコレクタ領域5,6内に設けて、コレクタ領域5,6
内のベース−コレクタ障壁領域４の近傍のホットキャリ
アを減速する電界を発生するヘテロ接合51を形成するこ
とができる。材料5aのバンドギャップはベース−コレク
タ障壁領域４（例えばGaAs）のバンドギャップより大き
くし、第３図の構成では、ヘテロ接合51をベース−コレ
クタ障壁領域からコレクタ領域の狭バンドギャップ（例
えばGaAs）の部分５だけ離間して平行に位置させる。こ
の構成によれば、部分５内における領域４の最高電位点
のすぐ近くに高いコレクタ電界が維持さてこれによりホ
ット電子が効率よく収集され、次いでホット電子はヘテ
ロ接合51における減速電界により冷却されるため、コレ
クタ領域内でのイオン化による電子−正孔対の生成傾向
が減少し、従ってベース−コレクタ障壁領域４内におけ
る正孔のトラッピング及び蓄積が減少する。コレクタ領
域部分５内に一連の互いに離間した広いバンドギャップ
層5aを設けてコレクタ領域部分５内に一連の減速ヘテロ
接合51を設けることができる。
のヘテロ接合を第３図に示すように付加することができ
る。例えば、広バンドギャップ半導体材料5a（例えばGa
AlAs）をコレクタ領域5,6内に設けて、コレクタ領域5,6
内のベース−コレクタ障壁領域４の近傍のホットキャリ
アを減速する電界を発生するヘテロ接合51を形成するこ
とができる。材料5aのバンドギャップはベース−コレク
タ障壁領域４（例えばGaAs）のバンドギャップより大き
くし、第３図の構成では、ヘテロ接合51をベース−コレ
クタ障壁領域からコレクタ領域の狭バンドギャップ（例
えばGaAs）の部分５だけ離間して平行に位置させる。こ
の構成によれば、部分５内における領域４の最高電位点
のすぐ近くに高いコレクタ電界が維持さてこれによりホ
ット電子が効率よく収集され、次いでホット電子はヘテ
ロ接合51における減速電界により冷却されるため、コレ
クタ領域内でのイオン化による電子−正孔対の生成傾向
が減少し、従ってベース−コレクタ障壁領域４内におけ
る正孔のトラッピング及び蓄積が減少する。コレクタ領
域部分５内に一連の互いに離間した広いバンドギャップ
層5aを設けてコレクタ領域部分５内に一連の減速ヘテロ
接合51を設けることができる。
更に、第３図に示すように、少なくとも１個の金属ベ
ース層30をベース領域３内に障壁領域４に平行に設けて
ベース抵抗を減少させることができる。ホットキャリア
のベース領域３及び30の通過を促進するために、金属ベ
ース層30は極めて薄くして（例えば約1nm厚）、量子力
学的なトンネリングが生じ得るようにする。半導体領域
３に対しGaAsを使用する場合には、層30は例えばエピタ
キシャルアルミニウム層とすることができる。シリコン
トランジスタの場合にはケイ化金属を使用することがで
きる。トランジスタのベースに薄い金属層30を組み込ん
だことにより極めて低いベース抵抗を得ることができ
る。半導体材料層３と金属ベース層30を交互に配置した
構成をベース領域に使用することができる。
ース層30をベース領域３内に障壁領域４に平行に設けて
ベース抵抗を減少させることができる。ホットキャリア
のベース領域３及び30の通過を促進するために、金属ベ
ース層30は極めて薄くして（例えば約1nm厚）、量子力
学的なトンネリングが生じ得るようにする。半導体領域
３に対しGaAsを使用する場合には、層30は例えばエピタ
キシャルアルミニウム層とすることができる。シリコン
トランジスタの場合にはケイ化金属を使用することがで
きる。トランジスタのベースに薄い金属層30を組み込ん
だことにより極めて低いベース抵抗を得ることができ
る。半導体材料層３と金属ベース層30を交互に配置した
構成をベース領域に使用することができる。
上述の特定の例ではＰ型ドープ障壁領域２は砒化ガリ
ウムアルミニウムから成り、少くともベース領域はｎ型
GaAsから成る。しかし、他の種々の材料を使用すること
ができる。例えばエミッタ及びベース領域１及び３はア
ンチモン化ガリウムで形成し、エミッタ−ベース障壁領
域２は砒化ガリウムインジウムで形成することができ
る。本発明トランジスタはシリコンで形成することもで
き、この場合には例えばエミッタ及び障壁領域１及び２
をベース領域２を形成するゲルマニウム−シリコン合金
の単一の結晶層３上にエピタキシャル成長したシリコン
で形成することができる。エミッタ−ベース障壁領域２
の材料のバンドギャップは場合により領域３のバンドギ
ャップと略々同一又は小さくすることができるが、この
場合にはエネルギー軸に沿ってシフトさせて障壁領域２
内の少数キャリアバンドエッジがベース領域３の少数キ
ャリアバンドエッジに対しシフトして少数キャリアのト
ラッピングが減少するようにする。
ウムアルミニウムから成り、少くともベース領域はｎ型
GaAsから成る。しかし、他の種々の材料を使用すること
ができる。例えばエミッタ及びベース領域１及び３はア
ンチモン化ガリウムで形成し、エミッタ−ベース障壁領
域２は砒化ガリウムインジウムで形成することができ
る。本発明トランジスタはシリコンで形成することもで
き、この場合には例えばエミッタ及び障壁領域１及び２
をベース領域２を形成するゲルマニウム−シリコン合金
の単一の結晶層３上にエピタキシャル成長したシリコン
で形成することができる。エミッタ−ベース障壁領域２
の材料のバンドギャップは場合により領域３のバンドギ
ャップと略々同一又は小さくすることができるが、この
場合にはエネルギー軸に沿ってシフトさせて障壁領域２
内の少数キャリアバンドエッジがベース領域３の少数キ
ャリアバンドエッジに対しシフトして少数キャリアのト
ラッピングが減少するようにする。
第１図は本発明によるホットエレクトロントランジスタ
を含む半導体本体の一部分の断面図、 第２図は第１図のトランジスタの能動部における伝導帯
エッジEc及び価電子帯エッジEvを示すエネルギー状態
図、 第３図は本発明による別のトランジスタの能動部におけ
る伝導帯エッジEcを示すエネルギー状態図である。 １……エミッタ領域 ２……異なるバンドギャップ材料のエミッタ−ベース障
壁領域 ３……ベース領域、４……ベース−コレクタ領域 5,6……コレクタ領域、11……エミッタ電極 13……ベース電極、16……コレクタ電極 23……ヘテロ接合、5a……広バンドギャップ材料層 51……ヘテロ接合、30……金属ベース層
を含む半導体本体の一部分の断面図、 第２図は第１図のトランジスタの能動部における伝導帯
エッジEc及び価電子帯エッジEvを示すエネルギー状態
図、 第３図は本発明による別のトランジスタの能動部におけ
る伝導帯エッジEcを示すエネルギー状態図である。 １……エミッタ領域 ２……異なるバンドギャップ材料のエミッタ−ベース障
壁領域 ３……ベース領域、４……ベース−コレクタ領域 5,6……コレクタ領域、11……エミッタ電極 13……ベース電極、16……コレクタ電極 23……ヘテロ接合、5a……広バンドギャップ材料層 51……ヘテロ接合、30……金属ベース層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・マイケル・ウッドコック イギリス国 ケント タンブリッジ ウ ェルズアッパー グロスベナー ロード 130 (56)参考文献 特開 昭61−224455（ＪＰ，Ａ) 特開 昭61−268063（ＪＰ，Ａ) 特開 昭61−272969（ＪＰ，Ａ)
Claims (8)
- 【請求項１】一導電型のホット多数キャリアにより電流
が流れるベース領域と、該ベース領域とベース−コレク
タ障壁を形成する障壁形成手段と、反対導電型の不純物
がドープされ且つ充分に薄くて動作中に前記一導電型の
ベース領域の一部分と相まって前記一導電型のホットキ
ャリアをベース領域内に注入するバルクユニポーラダイ
オードを形成するエミッタ−ベース障壁領域とを具える
ホットキャリアトランジスタにおいて、前記エミッタ−
ベース障壁領域をベース領域の隣接部分とは異なるバン
ドギャップの半導体材料としてヘテロ接合を形成し、前
記エミッタ−ベース障壁領域の前記一導電型ホットキャ
リアに対する障壁高さが前記反対導電型の不純物と前記
ヘテロ接合とにより決定されるようにしたことを特徴と
するホットキャリアトランジスタ。 - 【請求項２】ホットエレクトロントランジスタが得られ
るように前記一導電型をｎ型とし、且つ前記ヘテロ接合
において価電子帯にステップが生じて前記エミッタ−ベ
ース障壁領域内の価電子帯エッジがベース領域の前記隣
接部分内の価電子帯エッジより高い正孔エネルギーに位
置するようにしてあることを特徴とする特許請求の範囲
第１項記載のホットキャリアトランジスタ。 - 【請求項３】前記エミッタ−ベース障壁領域をベース領
域の前記隣接部分よりも広いバンドギャップの材料と
し、前記ヘテロ接合がエミッタ−ベース障壁領域の障壁
高さを増大し、且つ前記反対導電型の不純物により決ま
る障壁高さの部分の方がヘテロ接合により決まる障壁高
さの部分より大きくしてあることを特徴とする特許請求
の範囲第１又は２項記載のホットキャリアトランジス
タ。 - 【請求項４】前記エミッタ−ベース障壁領域及び該障壁
領域に隣接するエミッタ領域をともに該障壁領域に隣接
するベース領域の部分より広いバンドギャップの材料で
形成してあることを特徴とする特許請求の範囲第３項記
載のホットキャリアトランジスタ。 - 【請求項５】前記エミッタ−ベース障壁領域をベース領
域及びエミッタ領域の両領域の隣接部分よりも広いバン
ドギャップの材料で形成してあることを特徴とする特許
請求の範囲第３項記載のホットキャリアトランジスタ。 - 【請求項６】エミッタ領域は一導電型であることを特徴
とする特許請求の範囲第４又は５項記載のホットキャリ
アトランジスタ。 - 【請求項７】前記エミッタ−ベース障壁領域の異なるバ
ンドギャップの材料をベース領域の隣接部分に対し選択
的にエッチングし、且つベース接続をベース領域の隣接
部分の前記異なるバンドギャップ材料が除去された部分
においてベース領域に接触させてあることを特徴とする
特許請求の範囲第１〜６項の何れかに記載のホットキャ
リアトランジスタ。 - 【請求項８】前記広いバンドギャップの材料は砒化ガリ
ウムアルミニウムとし、ベース領域の少なくとも前記隣
接部分を砒化ガリウムとしてあることを特徴とする特許
請求の範囲第２項又は特許請求の範囲第２項に従続する
特許請求の範囲第３〜７項の何れかに記載のホットキャ
リアトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8612605 | 1986-05-23 | ||
| GB08612605A GB2191037A (en) | 1986-05-23 | 1986-05-23 | Hot charge-carrier transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62286278A JPS62286278A (ja) | 1987-12-12 |
| JP2505805B2 true JP2505805B2 (ja) | 1996-06-12 |
Family
ID=10598348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124128A Expired - Fee Related JP2505805B2 (ja) | 1986-05-23 | 1987-05-22 | ホットキャリアトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4843447A (ja) |
| EP (1) | EP0246700B1 (ja) |
| JP (1) | JP2505805B2 (ja) |
| DE (1) | DE3781202T2 (ja) |
| GB (1) | GB2191037A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8717361D0 (en) * | 1987-07-22 | 1987-08-26 | Gen Electric Co Plc | Hot electron transistors |
| GB2219131B (en) * | 1988-05-27 | 1992-09-09 | Philips Electronic Associated | A transferred electron effect device |
| JP2803147B2 (ja) * | 1989-04-21 | 1998-09-24 | 日本電気株式会社 | バイポーラトランジスタ |
| JP2731089B2 (ja) * | 1991-10-02 | 1998-03-25 | 三菱電機株式会社 | 高速動作半導体装置およびその製造方法 |
| US5742071A (en) * | 1991-10-15 | 1998-04-21 | Hitachi, Ltd. | Wiringless logical operation circuits |
| JP3156307B2 (ja) * | 1991-10-15 | 2001-04-16 | 株式会社日立製作所 | 一電子トンネルトランジスタ及びその集積回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2056166B (en) * | 1979-08-08 | 1983-09-14 | Philips Electronic Associated | Hot-electron or hot-hole transistor |
| GB2118363A (en) * | 1982-04-08 | 1983-10-26 | Philips Electronic Associated | Hot-electron and hot-hole transistors |
| GB2132016B (en) * | 1982-12-07 | 1986-06-25 | Kokusai Denshin Denwa Co Ltd | A semiconductor device |
-
1986
- 1986-05-23 GB GB08612605A patent/GB2191037A/en not_active Withdrawn
-
1987
- 1987-05-14 DE DE8787200886T patent/DE3781202T2/de not_active Expired - Fee Related
- 1987-05-14 EP EP87200886A patent/EP0246700B1/en not_active Expired
- 1987-05-22 JP JP62124128A patent/JP2505805B2/ja not_active Expired - Fee Related
- 1987-05-22 US US07/053,768 patent/US4843447A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62286278A (ja) | 1987-12-12 |
| GB8612605D0 (en) | 1986-07-02 |
| GB2191037A (en) | 1987-12-02 |
| DE3781202T2 (de) | 1993-03-18 |
| DE3781202D1 (de) | 1992-09-24 |
| US4843447A (en) | 1989-06-27 |
| EP0246700A1 (en) | 1987-11-25 |
| EP0246700B1 (en) | 1992-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| US4716445A (en) | Heterojunction bipolar transistor having a base region of germanium | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JP2505805B2 (ja) | ホットキャリアトランジスタ | |
| JPH0665216B2 (ja) | 半導体装置 | |
| RU80069U1 (ru) | Гетероэпитаксиальная структура для полевых транзисторов | |
| US5049955A (en) | Semiconductor ballistic electron velocity control structure | |
| JP2537168B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| Rommel et al. | Record PVCR GaAs-based tunnel diodes fabricated on Si substrates using aspect ratio trapping | |
| Belenky et al. | Collector‐up light‐emitting charge injection transistors in n‐InGaAs/InAlAs/p‐InGaAs and n‐InGaAs/InP/p‐InGaAs heterostructures | |
| US4922314A (en) | Hot charge-carrier transistors | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| US4797722A (en) | Hot charge-carrier transistors | |
| JPH05283813A (ja) | 半導体装置の製造方法 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2621854B2 (ja) | 高移動度トランジスタ | |
| JP2856323B2 (ja) | 半導体装置 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPS6247157A (ja) | 半導体装置 | |
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JPH0658915B2 (ja) | ヘテロ構造バイポーラトランジスタおよびその製造方法 | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| JPH0612778B2 (ja) | 半導体装置 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JPH061782B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |