JP2537168B2 - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JP2537168B2 JP2537168B2 JP59174132A JP17413284A JP2537168B2 JP 2537168 B2 JP2537168 B2 JP 2537168B2 JP 59174132 A JP59174132 A JP 59174132A JP 17413284 A JP17413284 A JP 17413284A JP 2537168 B2 JP2537168 B2 JP 2537168B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- base
- intrinsic
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 45
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000001125 extrusion Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、バイポーラトランジスタに関する。
ヘテロ接合バイポーラトランジスタは、エミッタ層を
ベース層よりバンドギャップの広い材料を用いるため、
正孔のエミッタへの注入が抑制されるのに対し、電子は
正孔に比べわずかなエネルギーでベース中へ流れること
ができ、従って、エミッタ注入効率が改善される。又、
ベースの不純物濃度を上げても、さほどエミッタ注入効
率は損なわれないため、内部ベース抵抗を下げることが
でき、従ってベースの厚みも薄くできるという利点があ
る。従来AlGaAs/GaAsを用いたヘテロ接合バイポーラト
ランジスタにつき試作例がいくつか報告されているが、
これらはその素材における高電子移動度と、低ベース抵
抗により高速動作が可能であるという考えが基本になっ
ている。しかしながらスイッチング素子としてヘテロ接
合バイポーラトランジスタを使用する場合、現実的な消
費電力を考慮すると、電流はあまり大きくとれず、コレ
クタ接合容量CCと負荷抵抗RLで決まるCCRLが主要な時定
数となり、これがスイッチングスピードを決定してしま
う。
ベース層よりバンドギャップの広い材料を用いるため、
正孔のエミッタへの注入が抑制されるのに対し、電子は
正孔に比べわずかなエネルギーでベース中へ流れること
ができ、従って、エミッタ注入効率が改善される。又、
ベースの不純物濃度を上げても、さほどエミッタ注入効
率は損なわれないため、内部ベース抵抗を下げることが
でき、従ってベースの厚みも薄くできるという利点があ
る。従来AlGaAs/GaAsを用いたヘテロ接合バイポーラト
ランジスタにつき試作例がいくつか報告されているが、
これらはその素材における高電子移動度と、低ベース抵
抗により高速動作が可能であるという考えが基本になっ
ている。しかしながらスイッチング素子としてヘテロ接
合バイポーラトランジスタを使用する場合、現実的な消
費電力を考慮すると、電流はあまり大きくとれず、コレ
クタ接合容量CCと負荷抵抗RLで決まるCCRLが主要な時定
数となり、これがスイッチングスピードを決定してしま
う。
従来のヘテロ接合バイポーラトランジスタの構造を第
２図に示す。これはコレクタ第１層のn+領域（22a）の
上に第II層としてn-のコレクタ低濃度層（22b）を成長
させ、その上にベースのp+層（23a）、エミッタのｎ層
（24a）,n+層（24b）と順次成長させている。外部ベー
スのp+層（23b）はイオンのインプランテーション等に
より形成され、内部ベースとの接触をさせるため内部ベ
ースp+層（23a）より下側まで及んでいる。先に述べた
ようにコレクタ接合容量はエミッタ直下の真性コレクタ
と外部ベースの外部コレクタの両者の和であるから、コ
レクタ第II層における不純物濃度を下げればこれは減少
させることができる。しかしながら電流密度の上昇とと
もにコレクタ空乏層中の電子濃度がドーピング濃度を超
えると、ベース押出し効果（KirK効果）によって正孔が
コレクタ中に注入され、スイッチング・スピードは極め
て遅くなる。従って、電流密度を上げた場合にはむしろ
コレクタ不純物濃度を高くして、ベース押出し効果を抑
制しなければならない。即ち、全コレクタ接合容量低減
のためにはコレクタ第II層の濃度はできるだけ下げなけ
ればならず、ベース押出し効果抑制のためには濃度は高
くとらなければならないという問題が生ずる。
２図に示す。これはコレクタ第１層のn+領域（22a）の
上に第II層としてn-のコレクタ低濃度層（22b）を成長
させ、その上にベースのp+層（23a）、エミッタのｎ層
（24a）,n+層（24b）と順次成長させている。外部ベー
スのp+層（23b）はイオンのインプランテーション等に
より形成され、内部ベースとの接触をさせるため内部ベ
ースp+層（23a）より下側まで及んでいる。先に述べた
ようにコレクタ接合容量はエミッタ直下の真性コレクタ
と外部ベースの外部コレクタの両者の和であるから、コ
レクタ第II層における不純物濃度を下げればこれは減少
させることができる。しかしながら電流密度の上昇とと
もにコレクタ空乏層中の電子濃度がドーピング濃度を超
えると、ベース押出し効果（KirK効果）によって正孔が
コレクタ中に注入され、スイッチング・スピードは極め
て遅くなる。従って、電流密度を上げた場合にはむしろ
コレクタ不純物濃度を高くして、ベース押出し効果を抑
制しなければならない。即ち、全コレクタ接合容量低減
のためにはコレクタ第II層の濃度はできるだけ下げなけ
ればならず、ベース押出し効果抑制のためには濃度は高
くとらなければならないという問題が生ずる。
本発明の目的は、上記の問題点を除去して、より高速
なスイッチングを行なうことのできるヘテロ接合バイポ
ーラトランジスタを提供することにある。
なスイッチングを行なうことのできるヘテロ接合バイポ
ーラトランジスタを提供することにある。
本発明は、第１導電型の高不純物濃度層と； この高不純物濃度層上に形成され、この高不純物濃度
層に接する領域の不純物濃度（n1）に比べ、真性ベース
コレクタ接合を構成する部分の不純物濃度（n2）が高
く、かつ外部ベース−コレクタ接合を構成する部分の不
純物濃度（n3）が前記不純物濃度（n2）より低い第１導
電型のコレクタ層と； コレクタ層上に形成された第２導電型のベース層と； ベース層上に形成された第１導電型のエミッタ層とを
具備したことを特徴とするヘテロ接合バイポーラトラン
ジスタである。
層に接する領域の不純物濃度（n1）に比べ、真性ベース
コレクタ接合を構成する部分の不純物濃度（n2）が高
く、かつ外部ベース−コレクタ接合を構成する部分の不
純物濃度（n3）が前記不純物濃度（n2）より低い第１導
電型のコレクタ層と； コレクタ層上に形成された第２導電型のベース層と； ベース層上に形成された第１導電型のエミッタ層とを
具備したことを特徴とするヘテロ接合バイポーラトラン
ジスタである。
なお、コレクタ層の不純物濃度はベース層との接合面
から段階状若しくは連続的に変化させることができる。
から段階状若しくは連続的に変化させることができる。
先に述べた問題点は外部ベース領域の存在により全コ
レクタ接合面積が大きくなることに起因する。ヘテロ接
合バイポーラトランジスタではベース不純物濃度が上げ
られることによりバルクベース抵抗は下げられるため、
外部ベースのコンタクト抵抗はこのバルク抵抗を上まわ
っては意味がない。従ってコンタクト部の面積はあまり
小さく出来なく、従って外部ベース部の接合容量は真性
部分に比べて大きくなる場合が多い。この外部ベース部
の寄生容量は真性トランジスタにとって容量負荷となる
ため、この負荷はできるだけ小さくすることが好まし
い。一方、真性トランジスタは電流密度を上げて負荷抵
抗を小さくする場合、或いはエミッタ面積を小さくして
電流密度を上げる場合、ベース押し出し効果によってス
イッチングスピードが遅くなる。これを抑えるために、
コレクタ不純物濃度を上げることが望ましい。本発明は
コレクタ層に濃度差のある少なくとも２層を有する構造
により、外部ベース部のコレクタ接合容量は低減し、真
性トランジスタのコレクタ層におけるベース寄りの層は
高くすることを特徴とし、正孔のコレクタへの注入が抑
えられるという利点がある。
レクタ接合面積が大きくなることに起因する。ヘテロ接
合バイポーラトランジスタではベース不純物濃度が上げ
られることによりバルクベース抵抗は下げられるため、
外部ベースのコンタクト抵抗はこのバルク抵抗を上まわ
っては意味がない。従ってコンタクト部の面積はあまり
小さく出来なく、従って外部ベース部の接合容量は真性
部分に比べて大きくなる場合が多い。この外部ベース部
の寄生容量は真性トランジスタにとって容量負荷となる
ため、この負荷はできるだけ小さくすることが好まし
い。一方、真性トランジスタは電流密度を上げて負荷抵
抗を小さくする場合、或いはエミッタ面積を小さくして
電流密度を上げる場合、ベース押し出し効果によってス
イッチングスピードが遅くなる。これを抑えるために、
コレクタ不純物濃度を上げることが望ましい。本発明は
コレクタ層に濃度差のある少なくとも２層を有する構造
により、外部ベース部のコレクタ接合容量は低減し、真
性トランジスタのコレクタ層におけるベース寄りの層は
高くすることを特徴とし、正孔のコレクタへの注入が抑
えられるという利点がある。
すなわち本発明は、第１導電型の高不純物濃度層と、
この高不純物濃度層上に形成された第１導電型のコレク
タ層と、このコレクタ層上に形成された第２導電型のベ
ース層と、このベース層上に形成された第１導電型のエ
ミッタ層とを具備し、前記ベース層は真性ベースと外部
ベースとに分けられ、それぞれ真性ベース下、外部ベー
ス下に対応する位置のコレクタ層が真性コレクタ、外部
コレクタとなるバイポーラトランジスタにおいて、前記
外部ベースと前記外部コレクタとの接合位置は、前記真
性ベースと前記真性コレクタとの接合界面位置よりも、
前記高不純物濃度層よりに位置し、前記真性コレクタの
前記真性ベースに接する領域の不純物濃度に比べ、前記
真性コレクタ前記高不純物濃度層よりの領域の不純物濃
度が低く、前記真性コレクタの前記真性ベースに接する
領域の不純物濃度に比べ、前記外部コレクトの不純物濃
度が低いことを特徴とするバイポーラトランジスタを提
供する。
この高不純物濃度層上に形成された第１導電型のコレク
タ層と、このコレクタ層上に形成された第２導電型のベ
ース層と、このベース層上に形成された第１導電型のエ
ミッタ層とを具備し、前記ベース層は真性ベースと外部
ベースとに分けられ、それぞれ真性ベース下、外部ベー
ス下に対応する位置のコレクタ層が真性コレクタ、外部
コレクタとなるバイポーラトランジスタにおいて、前記
外部ベースと前記外部コレクタとの接合位置は、前記真
性ベースと前記真性コレクタとの接合界面位置よりも、
前記高不純物濃度層よりに位置し、前記真性コレクタの
前記真性ベースに接する領域の不純物濃度に比べ、前記
真性コレクタ前記高不純物濃度層よりの領域の不純物濃
度が低く、前記真性コレクタの前記真性ベースに接する
領域の不純物濃度に比べ、前記外部コレクトの不純物濃
度が低いことを特徴とするバイポーラトランジスタを提
供する。
また本発明は、第１導電型の高不純物濃度層と、この
高不純物濃度層上に形成された第１導電型のコレクタ層
と、このコレクタ層上に形成された第２導電型のベース
層と、このベース層上に形成された第１導電型のエミッ
タ層とを具備し、前記ベース層は真性ベースと外部ベー
スとに分けられ、それぞれ真性ベース下、外部ベース下
に対応する位置のコレクタ層が真性コレクタ、外部コレ
クタとなるバイポーラトランジスタにおいて、前記外部
ベースと前記外部コレクタとの接合位置は、前記真性ベ
ースと前記真性コレクタとの接合界面位置よりも、前記
高不純物濃度層よりに位置し、前記真性コレクタは、前
記高不純物濃度層側から低不純物濃度の第１層、この低
不純物濃度よりも高い高不純物濃度の第２層からなり、 前記外部コレクタは前記高不純物濃度の第２層より
も、低い不純物濃度であることを特徴とするバイポーラ
トランジスタを提供する。
高不純物濃度層上に形成された第１導電型のコレクタ層
と、このコレクタ層上に形成された第２導電型のベース
層と、このベース層上に形成された第１導電型のエミッ
タ層とを具備し、前記ベース層は真性ベースと外部ベー
スとに分けられ、それぞれ真性ベース下、外部ベース下
に対応する位置のコレクタ層が真性コレクタ、外部コレ
クタとなるバイポーラトランジスタにおいて、前記外部
ベースと前記外部コレクタとの接合位置は、前記真性ベ
ースと前記真性コレクタとの接合界面位置よりも、前記
高不純物濃度層よりに位置し、前記真性コレクタは、前
記高不純物濃度層側から低不純物濃度の第１層、この低
不純物濃度よりも高い高不純物濃度の第２層からなり、 前記外部コレクタは前記高不純物濃度の第２層より
も、低い不純物濃度であることを特徴とするバイポーラ
トランジスタを提供する。
さらに本発明は、前記外部コレクタ層は、ベース／コ
レクタ・ゼロバイアス時に、完全に空乏化することを特
徴とするバイポーラトランジスタを提供する。
レクタ・ゼロバイアス時に、完全に空乏化することを特
徴とするバイポーラトランジスタを提供する。
本発明により、外部ベース／コレクタ接合容量及び真
性ベース／コレクタ接合容量は低減でき、かつ真性トラ
ンジスタの電流密度は従来より上げることができ、より
高速なスイッチング・スピードが可能なバイポーラトラ
ンジスタが提供される。
性ベース／コレクタ接合容量は低減でき、かつ真性トラ
ンジスタの電流密度は従来より上げることができ、より
高速なスイッチング・スピードが可能なバイポーラトラ
ンジスタが提供される。
本発明の実施例を第１図に示す。ここではコレクタ層
としてn1及びn2の２種の濃度を有するGaAlAs/GaAsシン
グルヘテロ接合バイポーラトランジスタの場合につき説
明する。半絶縁性（SI）基板（11）上にSi等のｎ型ドー
パントを用いたGaAsのn+層（12a）を形成し、その上に
濃度n1なるGaAsのｎ層（12b）を形成し、その上にn2な
る濃度のGaAsのｎ層（12c）を形成する。さらに順次、B
e等ｐ型ドーパントを用いたGaAsのp+層（13a）,AlGaAs
のｎ層（14a）,AlGaAsのn+層（14b）を形成する。この
結晶成長に関し、MOCVD（有機金属熱分解気相成長）法
ないしMBE（分子線エピタキシャル成長）法を用いるの
が適切である。外部ベース領域（13a）はBe等のｐ型ド
ーパントイオンをインプランテーションにより形成す
る。その際、イオンが折込まれた後の外部コレクタのｎ
層の層さｄをあらかじめ算出しておき、それに応じて濃
度n1を決定する。濃度n1は距離ｄの領域がベース・コレ
クタ・ゼロバイアス時に、完全空乏化する濃度以下にす
る必要がある。具体的にはｄ＝2500Åと与えたときは、
n11016cm-3程度以下である。一方濃度n2はトランジス
タ動作時に流れる電流密度に応じ、コレクタ空乏層中の
電子が不純物濃度に等しいが、それより小さくなるよう
に設定してやればよい。電流密度を２×105A/cm2程度流
すときにはn2＝1017cm-3が必要である。外部ベース領域
にも濃度n2の高濃度コレクタ層が存在するがこれは更に
濃度の高いp+層と重なるため、p+層として残るが、n+に
相殺された分だけ接合容量が更に減少することになる。
としてn1及びn2の２種の濃度を有するGaAlAs/GaAsシン
グルヘテロ接合バイポーラトランジスタの場合につき説
明する。半絶縁性（SI）基板（11）上にSi等のｎ型ドー
パントを用いたGaAsのn+層（12a）を形成し、その上に
濃度n1なるGaAsのｎ層（12b）を形成し、その上にn2な
る濃度のGaAsのｎ層（12c）を形成する。さらに順次、B
e等ｐ型ドーパントを用いたGaAsのp+層（13a）,AlGaAs
のｎ層（14a）,AlGaAsのn+層（14b）を形成する。この
結晶成長に関し、MOCVD（有機金属熱分解気相成長）法
ないしMBE（分子線エピタキシャル成長）法を用いるの
が適切である。外部ベース領域（13a）はBe等のｐ型ド
ーパントイオンをインプランテーションにより形成す
る。その際、イオンが折込まれた後の外部コレクタのｎ
層の層さｄをあらかじめ算出しておき、それに応じて濃
度n1を決定する。濃度n1は距離ｄの領域がベース・コレ
クタ・ゼロバイアス時に、完全空乏化する濃度以下にす
る必要がある。具体的にはｄ＝2500Åと与えたときは、
n11016cm-3程度以下である。一方濃度n2はトランジス
タ動作時に流れる電流密度に応じ、コレクタ空乏層中の
電子が不純物濃度に等しいが、それより小さくなるよう
に設定してやればよい。電流密度を２×105A/cm2程度流
すときにはn2＝1017cm-3が必要である。外部ベース領域
にも濃度n2の高濃度コレクタ層が存在するがこれは更に
濃度の高いp+層と重なるため、p+層として残るが、n+に
相殺された分だけ接合容量が更に減少することになる。
上記例でコレクタにAlGaAsを用いた場合、真性トラン
ジスタにおけるベースコレクタ接合点近傍より十分な遷
移層を設け、外部ベースにおけるベース・コレクタ接合
はAlGaAsからなる広バンド・ギャップになるよう成長し
たヘテロ接合バイポーラトランジスタにおいては、さら
に外部ベースの寄生容量を低減することができる。
ジスタにおけるベースコレクタ接合点近傍より十分な遷
移層を設け、外部ベースにおけるベース・コレクタ接合
はAlGaAsからなる広バンド・ギャップになるよう成長し
たヘテロ接合バイポーラトランジスタにおいては、さら
に外部ベースの寄生容量を低減することができる。
第１図は本発明によって得られるヘテロ接合バイポーラ
トランジスタの概略構成断面図、第２図は従来の単一低
濃度コレクタ層を有するヘテロ接合バイポーラトランジ
スタの概略構成断面図である。 11……半絶縁性基板、12a……コレクタ領域のn+層、12b
……濃度n1のｎ層、12c……濃度n2のｎ層、13a……内部
ベースとなるp+層、13b……外部ベースとなるp+層、14a
……エミッタ領域のｎ層、14b……エミッタ領域のn
+層。
トランジスタの概略構成断面図、第２図は従来の単一低
濃度コレクタ層を有するヘテロ接合バイポーラトランジ
スタの概略構成断面図である。 11……半絶縁性基板、12a……コレクタ領域のn+層、12b
……濃度n1のｎ層、12c……濃度n2のｎ層、13a……内部
ベースとなるp+層、13b……外部ベースとなるp+層、14a
……エミッタ領域のｎ層、14b……エミッタ領域のn
+層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−134965（ＪＰ，Ａ) 特開 昭58−132965（ＪＰ，Ａ) 特開 昭55−39663（ＪＰ，Ａ) 特公 昭51−25115（ＪＰ，Ｂ１) 発明協会公開技報公技番号84−3357 「Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃ ｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ」Ｓ ｅｃｎｄ Ｅｄｉｔｉｏｎ（1981）Ｐ. 145〜147，167
Claims (3)
- 【請求項１】第１導電型の高不純物濃度層と、この高不
純物濃度層上に形成された第１導電型のコレクタ層と、
このコレクタ層上に形成された第２導電型のベース層
と、このベース層上に形成された第１導電型のエミッタ
層とを具備し、前記ベース層は真性ベースと外部ベース
とに分けられ、それぞれ真性ベース下、外部ベース下に
対応する位置のコレクタ層が真性コレクタ、外部コレク
タとなるバイポーラトランジスタにおいて、 前記外部ベースと前記外部コレクタとの接合位置は、前
記真性ベースと前記真性コレクタとの接合界面位置より
も、前記高不純物濃度層よりに位置し、 前記真性コレクタの前記高不純物濃度層よりの領域の不
純物濃度は、前記真性コレクタの前記真性ベースに接す
る領域の不純物濃度に比べ低く、 前記外部コレクタの不純物濃度は、前記真性コレクタの
前記真性ベースに接する領域に比べ低く、 前記外部ベースの前記外部コレクタに接する領域は、前
記真性ベースの不純物濃度よりも低いことを特徴とする
バイポーラトランジスタ。 - 【請求項２】第１導電型の高不純物濃度層と、この高不
純物濃度層上に形成された第１導電型のコレクタ層と、
このコレクタ層上に形成された第２導電型のベース層
と、このベース層上に形成された第１導電型のエミッタ
層とを具備し、前記ベース層は真性ベースと外部ベース
とに分けられ、それぞれ真性ベース下、外部ベース下に
対応する位置のコレクタ層が真性コレクタ、外部コレク
タとなるバイポーラトランジスタにおいて、 前記外部ベースと前記外部コレクタとの接合位置は、前
記真性ベースと前記真性コレクタとの接合界面位置より
も、前記高不純物濃度層よりに位置し、 前記真性コレクタは、前記高不純物濃度層側から低不純
物濃度の第１層、この低不純物濃度よりも高い高不純物
濃度の第２層からなり、 前記外部コレクタは前記高不純物濃度の第２層よりも、
低い不純物濃度であり、 前記外部ベースの前記外部コレクタに接する領域は、前
記真性ベースの不純物濃度よりも低いことを特徴とする
バイポーラトランジスタ。 - 【請求項３】前記外部コレクタ層は、ベース／コレクタ
・ゼロバイアス時に、完全に空乏化することを特徴とす
る特許請求の範囲第１項或いは第２項記載のバイポーラ
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174132A JP2537168B2 (ja) | 1984-08-23 | 1984-08-23 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174132A JP2537168B2 (ja) | 1984-08-23 | 1984-08-23 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6153768A JPS6153768A (ja) | 1986-03-17 |
| JP2537168B2 true JP2537168B2 (ja) | 1996-09-25 |
Family
ID=15973217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174132A Expired - Lifetime JP2537168B2 (ja) | 1984-08-23 | 1984-08-23 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537168B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291135A (ja) * | 1989-05-01 | 1990-11-30 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2829105B2 (ja) * | 1990-08-08 | 1998-11-25 | シャープ株式会社 | バイポーラトランジスタ |
| JPH04280435A (ja) * | 1991-03-08 | 1992-10-06 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JPH05109753A (ja) * | 1991-08-16 | 1993-04-30 | Toshiba Corp | バイポーラトランジスタ |
| US6707074B2 (en) | 2000-07-04 | 2004-03-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light-emitting device and apparatus for driving the same |
| JP4930269B2 (ja) * | 2007-08-13 | 2012-05-16 | 住友電気工業株式会社 | 化合物半導体バイポーラトランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5652463Y2 (ja) * | 1978-04-11 | 1981-12-07 | ||
| JPS5524518U (ja) * | 1978-08-02 | 1980-02-16 | ||
| JPS56124380U (ja) * | 1980-02-23 | 1981-09-22 |
-
1984
- 1984-08-23 JP JP59174132A patent/JP2537168B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 「ＰｈｙｓｉｃｓｏｆＳｅｍｉｃｏｎｄｕｃｔｏｒＤｅｖｉｃｅｓ」ＳｅｃｎｄＥｄｉｔｉｏｎ（１９８１）Ｐ．１４５〜１４７，１６７ |
| 発明協会公開技報公技番号８４−３３５７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6153768A (ja) | 1986-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| US5323031A (en) | Bipolar transistor with a particular silicon germanium alloy structure | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0677245A (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US6563145B1 (en) | Methods and apparatus for a composite collector double heterojunction bipolar transistor | |
| JP2501625B2 (ja) | ヘテロ接合バイポ―ラ・トランジスタ | |
| US6737684B1 (en) | Bipolar transistor and semiconductor device | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JP2537168B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0614536B2 (ja) | バイポ−ラ集積回路 | |
| JP2505805B2 (ja) | ホットキャリアトランジスタ | |
| JP3030070B2 (ja) | 半導体装置 | |
| WO1987000692A1 (en) | Semiconductor device | |
| EP0229672A2 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JP2806537B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0574800A (ja) | シリコンヘテロ接合バイポーラトランジスタ | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| GB2191035A (en) | Hot charge-carrier transistors | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPS60101974A (ja) | 半導体装置 |