JPH04280435A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバイポーラトランジスタ
およびその製造方法に関する。

【０００２】

【従来の技術】バイポーラトランジスタは電界効果トラ
ンジスタに比べて電流駆動能力が大きいという優れた特
徴を有している。このため、近年、ＳｉのみならずＧａ
Ａｓなどの化合物半導体を用いたバイポーラトランジス
タの研究開発が盛んに行われている。特に、化合物半導
体を用いたバイポーラトランジスタは、エミッタ・ベー
ス接合をヘテロ接合に構成でき、ベースを高濃度にして
もエミッタ注入効率を大きく保てるなど利点は大きい。

【０００３】図５は従来のバイポーラトランジスタの構
造を説明するための半導体チップの断面図である。

【０００４】この半導体チップは、ＧａＡｓからなる半
絶縁性基板１と、ｎ−ＧａＡｓからなるコレクタコンタ
クト層２と、ｎ−ＧａＡｓからなるコレクタ層２１と、
ｐ−ＧａＡｓからなるベース層５と、ｎ−Ａｌ０．２５
Ｇａ０．７５Ａｓからなるエミッタ層６と、ＡｕＧｅＮ
ｉからなるエミッタ電極１０と、ＡｕＺｎＮｉからなる
ベース電極２２と、ＡｕＧｅＮｉからなるコレクタ電極
１２とから構成されている。

【０００５】通常、ベース層は、トランジスタを高速動
作させるために厚さを４０〜１００ｎｍ、ｐ型不純物濃
度を１０１９ｃｍ−３台に設定することが多い。ｐ型不
純物としては、例えば分子線エピタキシー法（以降、Ｍ
ＢＥ法と称す）によりベース層を形成する場合には、Ｂ
ｅが用いられることが多い。

【０００６】また、高電流密度動作状態における高周波
特性の劣化を抑制するため、コレクタ層２１を、アンド
ープもしくは低濃度ｎ−ＧａＡｓ層と高濃度ｎ−ＧａＡ
ｓ層とにより構成している例もある（例えば、ティ・イ
シバシ他（Ｔ．　　Ｉｓｈｉｂａｓｈｉ　　ｅｔ　　ａ
ｌ．）、エクステンディッド・アブストラクツ・オブ・
アイ・イー・イー・イー・４８ｔｈ・アニュアル・デバ
イス・リサーチ・コンファレンス（Ｅｘｔｅｎｄｅｄ　
　Ａｂｓｔｒａｃｔｓ　　ｏｆ　　ＩＥＥＥ　　４８ｔ
ｈ　　Ａｎｎｕａｌ　　Ｄｅｖｉｃｅ　　Ｒｅｓｅａｒ
ｃｈ　　ｃｏｎｆｅｒｅｎｃｅ）、１９９０年、ＶＩＩ
Ｂ−３頁に報告されている）。

【０００７】図５では、エミッタ・ベース接合部が階段
接合型となっているが、この他にエミッタ・ベース接合
部において、Ａｌｘ　Ｇａ１−ｘ　Ａｓエミッタ層６の
Ａｌ組成ｘを徐々に変化させて傾斜接合型としたものも
よく用いられる。

【０００８】図６（ａ）〜（ｃ）は、上述の従来のバイ
ポーラトランジスタの製造方法を説明するための工程順
に示した半導体チップの断面図である。

【０００９】この従来例では、まず、図６（ａ）に示す
ように、ＧａＡｓからなる半絶縁性基板１上にｎ−Ｇａ
Ａｓ層２および２１、ｐ−ＧａＡｓ層５およびｎ−Ａｌ
０．２５Ｇａ０．７５Ａｓ層６を順次、ＭＢＥ法により
形成する。

【００１０】次に図６（ｂ）に示すように、所定のパタ
ーンのＡｕＧｅＮｉからなるエミッタ電極１０およびそ
の上のＳｉＯ２　膜１３を形成した後、これをマスクと
してｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ層６をエッチン
グして除去しｐ−ＧａＡｓ層５を露出すると同時にエミ
ッタ層を形成する。続いてＳｉＯ２　膜１３をマスクと
してｐ−ＧａＡｓ層５上にＡｕＺｎＮｉ層２２を自己整
合的に形成する。

【００１１】次に図６（ｃ）に示すように、所定のパタ
ーンのホトレジスト膜２３を形成し、これをマスクとし
て、ＡｕＺｎＮｉ層２２をエッチングして不要な部分を
除去して、ベース電極２２を形成した後、エッチングに
よりｐ−ＧａＡｓ層５とｎ−ＧａＡｓ層２１を除去し、
ｎ−ＧａＡｓ層２を露出する。さらに、ホトレジスト膜
２３をマスクとしてｎ−ＧａＡｓ層２１の表面にオーミ
ック金属のＡｕＧｅＮｉ層１２を上方から蒸着する。

【００１２】次に、有機溶剤中でホトレジスト膜２３を
溶かしリフトオフを行ってコレクタ電極１２を形成し、
図５に示すような構造のバイポーラトランジスタができ
る。

【００１３】

【発明が解決しようとする課題】バイポーラトランジス
タの遮断周波数ｆＴおよび最大発振周波数ｆｍａｘ　は
　　　　ｆＴ　＝｛２π（τＥ　＋τＢ　＋τＣ　＋τ
ＣＣ）｝−１　　‥‥（１）　　　　ｆｍａｘ　＝（ｆ
Ｔ　／８πｒｂ　ＣＢＣ）１／２　　　　　　　　　　
　‥‥（２）と表せる。（１）式においてτＥ　はエミ
ッタ時定数、τＢ　はベース走行時間、τＣ　はコレク
タ走行時間、τＣＣはコレクタ時定数であり、（２）式
においてｒｂ　はベース抵抗、ＣＢＣはベース・コレク
タ間容量である。

【００１４】（１）と（２）式によりｆＴ　を増大させ
るためにはτＢ　の低減が、また、ｆｍａｘ　を増大さ
せるためにはｒｂの低減が有効であることがわかるが、
ベース層厚についてみればこの両者は相反する要求であ
り、従来、ｆｍａｘ　を低下させずにベース層を〜６０
ｎｍ以下の厚さにするのは非常に困難であった。

【００１５】また、エミッタ時定数τＥ　は　　　　τ
Ｅ　＝ｋＴ／ｎｑＩＣ　・（ＣＢＥ＋ＣＢＣ）　　　　
　　　　‥‥（３）と表わされ、ここでｋはボルツマン
定数、Ｔは温度、ｎは理想定数、ｑは電子電荷の大きさ
、ＩＣ　はコレクタ電流、ＣＢＥはベース・エミッタ間
容量である。

【００１６】（３）式より、τＥ　を低減してｆＴ　を
増大させるためには、高電流密度動作をさせればよいこ
とがわかる。しかし、通常、ベース層は高不純物濃度、
コレクタ層は低不純物濃度に設定されるため、電流密度
を次第に大きくしていくとベース押し出し効果を生じて
しまい、高周波特性が劣化してしまう。これを抑制する
一つの方法として、従来例において述べたように、高濃
度のベース層と低濃度のコレクタ層の間に、ベース層と
反対導電型を有する高濃度の空乏化した薄いコレクタ層
を設ける方法があるが、従来例ではこの構造が真性領域
および外部領域全体にわたって形成されるため、ＣＢＣ
の増加を伴い、所定のバイアス点においてはｆｍａｘ　
の低下を引き起こす要因となっていた。

【００１７】また、上述した従来例においては、ベース
抵抗は、ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ層６をエッ
チングしてｐ−ＧａＡｓ層５を露出することによりエミ
ッタ層を形成する工程（ベース面出し工程）に敏感に左
右され、最終的なトランジスタの高速・高周波特性もま
たこの工程に大きく左右されることになる。さらに、ベ
ース層は４０〜１００ｎｍと薄いため、ウェハー内にお
けるエッチング量のバラツキは素子特性の均一性を著し
く低下させる原因の一つとなる。従来、この工程をウェ
ハー全体にわたって充分に制御性よく行うことは困難で
あった。 しかも、ベース層が非常に薄くなった場合には、ベース
電極金属２２が拡散してコネクタ層まで到達してしまう
という問題も生じてくる。

【００１８】本発明の目的は、このような問題点を解決
して、高電流動作状態におけるベース押し出し効果を抑
制することによりｆＴ　を増大させるとともに、ＣＢＣ
およびｒｂ　を低減してｆｍａｘ　を増大させ、また、
ベース層の一層の薄層化を可能とし、さらにベース面出
し工程に起因する素子特性のバラツキのないバイポーラ
トランジスタおよびその製造方法を提供することにある
。

【００１９】

【課題を解決するための手段】本発明は、半絶縁性基板
上にｎ型コレクタコンタクト層、コレクタ層、ｐ型ベー
ス層およびｎ型エミッタ層（もしくはｎ型エミッタコン
タクト層、ｎ型エミッタ層、ｐ型ベース層およびコレク
タ層）が順次形成されたバイポーラトランジスタにおい
て、ｐ型ベース層が、ＩＩＩ族元素としてＧａ、Ａｌ、
Ｉｎの中の少なくとも一種、Ｖ族元素としてＡｓ、Ｐの
中の少なくとも一種を有するＩＩＩ−Ｖ族化合物半導体
からなる真性ベース層、および前記真性ベース層と同等
もしくは前記真性ベース層よりも大なる正孔濃度を有す
るＣドープＧａＡｓからなる外部ベース層により構成さ
れ、前記真性ベース層と前記外部ベース層が、エミッタ
層、ベース層およびコレクタ層の積層方向を横切る方向
に接合されるとともに、前記コレクタ層の真性領域はア
ンドープもしくはｎ型の第１の半導体層および前記第１
の半導体層よりも大なる電子濃度を有する第２の半導体
層により構成され、外部領域は前記第１の半導体層によ
り構成されることを特徴としている。

【００２０】また、本発明のバイポーラトランジスタの
製造方法は、半絶縁性基板上に第１導電型の第１の半導
体層、アンドープもしくは第１導電型の第２の半導体層
、前記第２の半導体層と異なる不純物濃度を有する第１
導電型の第３の半導体層、第２導電型の第４の半導体層
および第１導電型の第５の半導体層を順次積層させる工
程と、前記第５の半導体層上に第１の絶縁体からなる所
定のパターンのマスクを形成する工程と、前記マスクを
用いて前記第５の半導体層をエッチングにより所定の厚
さになるまで除去した後、第２の絶縁体からなる側壁を
形成する工程と、前記第１および第２の絶緑体をマスク
として、前記第５の半導体層、前記第４の半導体層およ
び前記第３の半導体層（もしくは前記第５の半導体層、
前記第４の半導体層、前記第３の半導体層および前記第
２の半導体層の一部）をエッチングにより除去した後、
少なくとも原料ガスの一つに有機ＩＩＩ族原料を含む分
子線エピタキシー法により、前記第２の半導体層上に第
２導電型の第６の半導体層を選択的に形成する工程とを
備えた構成であることを特徴とする。

【００２１】

【作用】バイポーラトランジスタのベース抵抗ｒｂ　は
一般に 　　　　ｒｂ　＝Ｒｓ　ＷＥ　／１２Ｌ＋Ｒｓ　ＬＥＢ
＋　　　　　　　　　　　　　　（Ｒｓ　ρｃ　）１／
２　・ｃｏｔｈ（ＬＢ　／ＬＴ　）　　　　　　‥‥（
４）と表せる。（４）式においてＲｓ　はベース層のシ
ート抵抗、ＷＥはエミッタ幅、Ｌはエミッタ長、ＬＥＢ
はエミッタメサとベース電極間距離、ρｃ　はベース電
極との接触抵抗率、ＬＢ　はベース電極幅、ＬＴ　＝（
ρｃ　／Ｒｓ　）１／２である。従って、ｒｂ　を低減
するためにはＲｓ　およびρｃ　を低減することが必要
であるが、実際の素子においては（４）式の右辺第３項
の占める割合が非常に大きく、所定のベース層厚のもと
ではρｃ　の低減が特に重要な課題である。

【００２２】ρｃ　を低減するために、ベース層のｐ型
不純物濃度を増加させるのが一つの手段である。ＭＢＥ
法は成長膜厚および不純物濃度の制御性・均一性に優れ
ることから、特に化合物半導体のバイポーラトランジス
タの結晶成長に非常に有効であるが、ＭＢＥ法によりベ
ース層を形成する場合、通常、ｐ型不純物として用いら
れるＢｅが〜５×１０１９ｃｍ−３以上の濃度になると
、エミッタ側成長結晶中への拡散が増大してしまうとい
う問題がある（ワイ・シー・パオ他（Ｙ．　　Ｃ．　　
Ｐａｏ　　ｅｔ　　ａｌ．）、ジャーナル・オブ・アプ
ライド・フィジクス（Ｊｏｕｒｎａｌ　　ｏｆ　　Ａｐ
ｐｌｉｅｄＰｈｙｓｉｃｓ）、６０巻、１９８６年、２
０１頁に報告されている）。

【００２３】また、Ｂｅ濃度が高い場合には高電流密度
動作をさせたときに素子特性が劣化してしまうというこ
とも報告されており（エム・イー・キム他（Ｍ．Ｅ．　
　Ｋｉｍ　　ｅｔ　　ａｌ．）、エクステンディッド・
アブストラクツ・オブ・ザ・２２ｎｄ・コンファレンス
・オン・ソリッド・ステイト・デバイスィズ・アンド・
マテリアルズ（Ｅｘｔｅｎｄｅｄ　　Ａｂｓｔｒａｃｔ
ｓ　　ｏｆ　　ｔｈｅ　　２２ｎｄＣｏｎｆｅｒｅｎｃ
ｅ　　ｏｎ　　Ｓｏｌｉｄ　　Ｓｔａｔｅ　　Ｄｅｖｉ
ｃｅｓ　　ａｎｄ　　Ｍａｔｅｒｉａｌｓ）、１９９０
年、４３頁、および中島他、１９９０年秋季第５１回応
用物理学会学術講演会講演予稿集、１０７５頁、２６ｐ
−ＺＧ−８に報告されている）、素子の信頼性という観
点からは、ベース濃度をある程度低く抑えつつ小さなｒ
ｂ　を実現することが要求される。

【００２４】上記の問題を解決しつつρｃ　の低減をは
かるためには、真性ベース層と独立にｐ型不純物濃度と
組成が設定された外部ベース層を形成するのが有効であ
る。ＩＩＩ族原料に有機金属を使用した分子線エピタキ
シー法（以降、ＭＯＭＢＥ法と称す）を用いれば、〜１
０２１ｃｍ−３のＣ濃度を有する高濃度ｐ型ＧａＡｓ層
が比較的容易に形成できることが、例えばティー・ヤマ
ダ他（Ｔ．　　Ｙａｍａｄａｅｔ　　ａｌ．）、ジャー
ナル・オブ・クリスタル・グロウス（Ｊｏｕｒｎａｌｏ
ｆ　　Ｃｒｙｓｔａｌ　　Ｇｒｏｗｔｈ）、９５巻、１
９８９年、１４５頁に報告されており、しかも選択成長
が可能であることから、この外部ベース層の形成に非常
に適していると考えられる。

【００２５】このベース構造の有効性については、特許
願平２−１９７１０３号に詳しく述べられているが、本
発明においては、さらに選択成長が可能であることの利
点を活用し、高電流密度動作状態において発生するベー
ス押し出し効果を抑制するための高濃度コレクタ層を真
性領域にのみ形成している点が非常に重要である。

【００２６】この場合、通常、ＣＢＣの多くを占める外
部コレクタ領域からの寄与は、アンドープもしくは低濃
度コレクタ層と外部ベース領域との間の容量であるため
充分小さく、これにより、ＣＢＣの増大が最小限に抑え
られ、ｆＴ　およびｆｍａｘ　両方を同時に増大させる
ことが可能である。それゆえ、真性領域に形成される高
濃度コレクタ層の不純物濃度および膜厚は、ベース押し
出し効果を抑制するに充分である一方、真性ベース層と
の間に大きな容量を生じることのないように、動作状態
においては完全に空乏化するよう充分膜厚を小さくする
必要がある。

【００２７】また、本発明においては、多数キャリアで
ある電子のエネルギーポテンシャルが、真性コレクタ領
域よりも外部コレクタ領域の方が大きくなっているため
、多数キャリアは自然に横方向への広がりを抑えられ、
真性領域に閉じ込められる傾向にあり、より小さな電流
密度で高いｆＴ　、ｆｍａｘを得ることができる。

【００２８】さらに、本発明においてはベース電極を形
成する際にベース面出し工程を行う必要がなく、外部ベ
ース領域は一旦、低濃度コレクタ層までエッチングによ
り除去してしまってよい。従って、素子製造上も真性ベ
ース層の薄層化が容易となり、ｆＴ　の一層の増大をは
かることも可能である。

【００２９】また、再成長される外部ベース層の厚さを
ある程度厚くしてやれば、外部ベース領域の膜厚の不均
一によって生じるベース抵抗の素子間のバラツキは、従
来構造の場合に比べて著しく低減することが可能である
とともに、ベース電極金属が拡散してコレクタ層まで到
達してしまうようなことも回避できる。同時に、エミッ
タ・ベースを平坦化して配線の段切れを低減することも
可能である。

【００３０】なお、本発明においては、真性ベース層と
外部ベース層の接合界面はエミッタ・ベース接合面と必
ずしも垂直である必要はなく、他の状態の接合界面（た
だし、平行である場合を除く）を形成していても同様の
効果が得られることは言うまでもない。

【００３１】

【実施例】以下に、本発明の実施例について図面を用い
て説明する。

【００３２】図１は本発明の一実施例であるバイポーラ
トランジスタを説明するための半導体チップの断面図で
ある。

【００３３】この半導体チップは、ＧａＡｓからなる半
絶縁性基板１と、ｎ−ＧａＡｓからなるコレクタコンタ
クト層（キャリア密度３×１０１８ｃｍ−３、層厚４０
０ｎｍ）２と、アンドープＧａＡｓからなるコレクタ層
（層厚１９０ｎｍ）３と、ｎ−ＧａＡｓからなるコレク
タ層（２×１０１８ｃｍ−３、１０ｎｍ）４と、ｐ−Ｇ
ａＡｓからなる真性ベース層（３×１０１９ｃｍ−３、
４０ｎｍ）５と、ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓか
らなるエミッタ層（３×１０１７ｃｍ−３、１５０ｎｍ
）６と、ｎ−Ａｌｘ　Ｇａ１−ｘ　Ａｓ（ｘ：０．２５
→０）からなるグレーデッド層（３×１０１７ｃｍ−３
、５０ｎｍ）７と、ｎ−ＧａＡｓからなるエミッタコン
タクト層（３×１０１８ｃｍ−３、５０ｎｍ）８と、ｐ
−ＧａＡｓからなる外部ベース層（４×１０２０ｃｍ−
３、３００ｎｍ）９と、ＡｕＧｅＮｉからなるエミッタ
電極１０と、ＴｉＰｔＡｕからなるベース電極１１と、
ＡｕＧｅＮｉからなるコレクタ電極１２と、ＳｉＯ２　
膜１３、１４と、絶縁領域１５とにより構成されている
。

【００３４】次に、このバイポーラトランジスタの製造
方法を説明する。

【００３５】図２、図３、図４は製造方法を説明するた
めの工程順に示した半導体チップの断面図である。

【００３６】まず、図２（ａ）に示すように、ＧａＡｓ
からなる半絶縁性基板１上にｎ−ＧａＡｓコレクタコン
タクト層２、アンドープＧａＡｓコレクタ層３、ｎ−Ｇ
ａＡｓコレクタ層４、ｐ−ＧａＡｓ真性ベース層５、ｎ
−Ａｌ０．２５Ｇａ０．７５Ａｓエミッタ層６、ｎ−Ａ
ｌｘ　Ｇａ１−ｘ　Ａｓグレーデッド・エミッタコンタ
クト層（ｘ：０．２５→０）７、ｎ−ＧａＡｓエミッタ
コンタクト層８をＭＢＥ法により、成長温度６００℃で
順次形成する。

【００３７】次に、図２（ｂ）に示すように、ｎ−Ｇａ
Ａｓ層８上にオーミック金属のＡｕＧｅＮｉ層１０を蒸
着し、ＳｉＯ２　膜１３と所定のパターンを有するホト
レジスト膜１６を順次形成した後、このホトレジスト膜
１６をマスクとして、ＳｉＯ２　膜１３を反応性イオン
ビームエッチング、ＡｕＧｅＮｉ層１０をイオンミリン
グ法により順次、除去する。

【００３８】次に、図２（ｃ）に示すように、有機溶剤
による洗浄を行ないホトレジスト膜１６を除去した後、
ＳｉＯ２　膜１３をマスクとして、ｎ−ＧａＡｓ層８、
ｎ−Ａｌｘ　Ｇａ１−ｘ　Ａｓ層７をＣｌ２　をエッチ
ングガスに用いた反応性イオンビームエッチングにより
除去し、さらに同様にしてｎ−Ａｌ０．２５Ｇａ０．７
５Ａｓ層６を所定の厚さになるまでエッチングする。

【００３９】続いて、ベース領域を規定するため、所定
のパターンを有するホトレジスト膜１７を形成した後、
このホトレジスト膜１７をマスクとしてリン酸、過酸化
水素および水の混合液により、ｎ−Ａｌ０．２５Ｇａ０
．７５Ａｓ層６、ｐ−ＧａＡｓ層５およびｎ−ＧａＡｓ
層４を順次エッチングして除去する。

【００４０】次に図３（ａ）に示すように、有機溶剤に
よる洗浄を行ないホトレジスト膜１７を除去した後、全
面にＳｉＯ２　膜１４を形成し、続いて、外部ベース選
択成長領域を規定するために、所定のパターンを有する
ホトレジスト膜１８を形成した後、ＳｉＯ２　膜１４を
ＣＦ４　をエッチングガスに用いた反応性イオンビーム
エッチングで除去することにより、ｎ−ＧａＡｓ層８、
ｎ−Ａｌｘ　Ｇａ１−ｘ　Ａｓ層７およびｎ−Ａｌ０．
２５Ｇａ０．７５Ａｓ層６の側面にＳｉＯ２　膜１４か
らなる側壁を形成するとともに、外部ベース選択成長領
域を開口する。

【００４１】この場合、ＳｉＯ２　膜１４の下の薄いｎ
−Ａｌ０．２５Ｇａ０．７５Ａｓ層６は完全に空乏化す
ることが望ましく、厚さとしては数１０ｎｍ程度に設定
してやれば表面再結合に対する保護層として機能する。 その効果については、例えば、羽山他、電子情報通信学
会技術報告、ＥＤ８９−１４７巻、１９８９年、６７頁
に報告されている。また、この薄いｎ−Ａｌ０．２５Ｇ
ａ０．７５Ａｓ層６は、ベース層のシート抵抗がＳｉＯ
２　膜１４の下部において局部的に増大するのを防ぐ機
能も果たしている。

【００４２】次に、図３（ｂ）に示すように、有機溶剤
による洗浄を行い、ホトレジスト膜１８を除去した後、
ＳｉＯ２　膜１３および１４をマスクとして、リン酸、
過酸化水素および水の混合液によりｎ−Ａｌ０．２５Ｇ
ａ０．７５Ａｓ層６、ｐ−ＧａＡｓ層５、およびｎ−Ｇ
ａＡｓ層４を順次エッチングして除去する。

【００４３】続いて、トリメチルガリウム（Ｇａ（ＣＨ
３　）３　）および固体Ａｓを成長原料に用いたＭＯＭ
ＢＥ法により、ＳｉＯ２　膜１３および１４をマスクと
して、アンドープＧａＡｓ層３上にｐ−ＧａＡｓ層９を
成長温度４５０℃で選択的に形成した後、バイポーラト
ランジスタを形成する部分を除いた他の部分にＨ＋　を
注入し絶緑領域１５を形成する。さらに、ベース電極を
規定するため、所定のパターンのホトレジスト膜１９を
形成し、上方より、ＴｉＰｔＡｕ層１１を蒸着する。

【００４４】次に図４に示すように、有機溶剤による洗
浄を行ないホトレジスト膜１９を除去することにより、
リフトオフによってベース電極を形成する。続いて、ホ
トレジスト膜２０を形成し、これをマスクとして緩衝フ
ッ酸によりＳｉＯ２　膜１４をエッチングして除去し、
さらに、リン酸、過酸化水素および水の混合液によりア
ンドープＧａＡｓ層３をエッチングして除去し、ｎ−Ｇ
ａＡｓ層２表面を露出する。続いて、ホトレジスト膜２
０をマスクとしてｎ−ＧａＡｓ層２のオーミック金属で
あるＡｕＧｅＮｉ層１２を上方から蒸着する。

【００４５】次に有機溶剤中でホトレジスト膜２０を溶
かしリフトオフを行なって、図１に示すような構造のバ
イポーラトランジスタが完成する。

【００４６】なお、上述の実施例においては、真性ベー
ス層がｐ−ＧａＡｓからなるものについて述べたが、本
発明はこれに限定されず、例えばｐ−ＡｌＧａＡｓから
なる真性ベース層のＡｌ組成を徐々に変化させてグレー
デッドベース構造としたもの、ＡｌＩｎＡｓ／ＩｎＧａ
Ａｓ系やＩｎＰ／ＩｎＧａＡｓ系のヘテロ接合バイポー
ラトランジスタの場合のように真性ベース層がｐ−Ｉｎ
ＧａＡｓからなるもの、あるいはｐ−ＡｌＩｎＧａＡｓ
やｐ−ＩｎＧａＡｓＰ等からなるものについても同様に
適用でき、効果は同様である。

【００４７】また、上述の実施例においては、エミッタ
アップ型のものについて述べたが、本発明はこれに限定
されず、コレクタアップ型のものについても同様に適用
できる。

【００４８】さらに、上述の実施例においては、ベース
・コレクタ間容量の低減を目的とした外部コレクタ領域
へのイオン注入を行わない場合について述べたが、本発
明はこれに限定されず外部コレクタ領域へのイオン注入
を行った場合にも同様に適用できる。

【００４９】

【発明の効果】以上説明したように本発明によれば、高
電流動作状態において発生するベース押し出し効果を抑
制すると同時に、ベース・コレクタ間容量およびベース
抵抗を著しく低減させることができ、さらに、ベース層
の薄膜化が可能となることから、最大発振周波数・遮断
周波数を増大させることができる。また、ベース面出し
工程が不要となることから、それに起因するベース抵抗
の増大を防止することができ、ウェハー全体にわたって
ベース抵抗のバラツキを抑止することができる。その結
果、高速・高周波特性の優れた化合物半導体のバイポー
ラトランジスタを実現できるとともに、ウェハー内にお
ける素子特性の均一性を著しく向上させることができる
という効果がある。

【図面の簡単な説明】

【図１】本発明にかかるバイポーラトランジスタの一実
施例の構造を説明するための図である。

【図２】図１の本発明のバイポーラトランジスタの製造
方法を説明するための工程断面図である。

【図３】図１のバイポーラトランジスタの製造方法を説
明するための工程断面図で、図２の続きである。

【図４】図１のバイポーラトランジスタの製造方法を説
明するための工程断面図で、図２、図３の続きである。

【図５】従来のバイポーラトランジスタの構造を説明す
るための図である。

【図６】従来のバイポーラトランジスタの製造方法を説
明するための工程断面図である。

【符号の説明】

１　　半絶縁性基板（ＧａＡｓ） ２，４，８，２１　　ｎ−ＧａＡｓ層 ３　　アンドープＧａＡｓ層 ５，９　　ｐ−ＧａＡｓ層 ６　　ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ層７　　ｎ−
Ａｌｘ　Ｇａ１−ｘ　Ａｓ層（ｘ：０．２５→０）１０
，１２　　ＡｕＧｅＮｉ層 １１　　ＴｉＰｔＡｕ層 １３，１４　　ＳｉＯ２　膜 １５　　絶縁領域 １６，１７，１８，１９，２０，２３　　ホトレジスト
膜２２　　ＡｕＺｎＮｉ層

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半絶縁性基板上にｎ型コレクタコンタ
   クト層、コレクタ層、ｐ型ベース層およびｎ型エミッタ
   層（もしくはｎ型エミッタコンタクト層、ｎ型エミッタ
   層、ｐ型ベース層およびコレクタ層）が順次形成された
   バイポーラトランジスタにおいて、ｐ型ベース層が、Ｉ
   ＩＩ族元素としてＧａ、Ａｌ、Ｉｎの中の少なくとも一
   種、Ｖ族元素としてＡｓ、Ｐの中の少なくとも一種を有
   するＩＩＩ−Ｖ族化合物半導体からなる真性ベース層、
   および前記真性ベース層と同等もしくは前記真性ベース
   層よりも大なる正孔濃度を有するＣドープＧａＡｓから
   なる外部ベース層により構成され、前記真性ベース層と
   前記外部ベース層が、エミッタ層、ベース層およびコレ
   クタ層の積層方向を横切る方向に接合されるとともに、
   前記コレクタ層の真性領域はアンドープもしくはｎ型の
   第１の半導体層および前記第１の半導体層よりも大なる
   電子濃度を有する第２の半導体層により構成され、外部
   領域は前記第１の半導体層により構成されることを特徴
   とするバイポーラトランジスタ。
2. 【請求項２】　　半絶縁性基板上に第１導電型の第１の
   半導体層、アンドープもしくは第１導電型の第２の半導
   体層、前記第２の半導体層と異なる不純物濃度を有する
   第１導電型の第３の半導体層、第２導電型の第４の半導
   体層および第１導電型の第５の半導体層を順次積層させ
   る工程と、前記第５の半導体層上に第１の絶縁体からな
   る所定のパターンのマスクを形成する工程と、前記マス
   クを用いて前記第５の半導体層をエッチングにより所定
   の厚さになるまで除去した後、第２の絶縁体からなる側
   壁を形成する工程と、前記第１および第２の絶縁体をマ
   スクとして、前記第５の半導体層、前記第４の半導体層
   および前記第３の半導体層（もしくは前記第５の半導体
   層、前記第４の半導体層、前記第３の半導体層および前
   記第２の半導体層の一部）をエッチングにより除去した
   後、少なくとも原料ガスの一つに有機ＩＩＩ族原料を含
   む分子線エピタキシー法により、前記第２の半導体層上
   に第２導電型の第６の半導体層を選択的に形成する工程
   とを含むことを特徴とするバイポーラトランジスタの製
   造方法。