JPS62232122A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62232122A
JPS62232122A JP7419286A JP7419286A JPS62232122A JP S62232122 A JPS62232122 A JP S62232122A JP 7419286 A JP7419286 A JP 7419286A JP 7419286 A JP7419286 A JP 7419286A JP S62232122 A JPS62232122 A JP S62232122A
Authority
JP
Japan
Prior art keywords
ion implantation
layer
type
ion
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7419286A
Other languages
English (en)
Inventor
Norio Iizuka
紀夫 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7419286A priority Critical patent/JPS62232122A/ja
Publication of JPS62232122A publication Critical patent/JPS62232122A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はG a A s等の■−■族化合物を用い意中
導体装置の製造方法に係り、特に高濃度p型層を形成す
る工程の改良に関する。
〔発明の技術的背景とその問題点〕
GaAs等の■−v族化合物半導体は電子の移動度が大
きいことから、高速動作をする電子デバイスへの応用が
進められている。最近は、JFETやAtGaAsとG
aAsのヘテロ接合を用いたヘテロ接合バイポーラトラ
ンジスタ(HI3T)などの素子製造において2選択的
Kp型!#を形成する技術の向上が望まれている。これ
らの素子においては特に高い制御性を必要とすることか
ら、イオン注入法が多く用いられている。このイオン注
入法は。
(1)ベリラム(Be)やマグネシウム(Mg)や亜鉛
(Zn)等の7クセブター不純物ヲ巣独でイオン注入す
るもの。
(2)アクセプター不純物と1 リン(P)や砒素(A
s )等のV族元素を重ねてイオン注入するもの。
02種類に大別できる。
ところが、(1)の方法では、高濃度p型層を形成する
ことが困難である。このことを図面を用いて説明する。
第3図は、半絶縁性GaAs基板にMge180kev
の加速エネルギーで注入し、表面tCVDSiOz膜に
より覆ってAsの解離を防ぎつつ。
ハロゲンランプ照射によ逆熱処理して得られたp型層の
シートキャリア濃度とイオン注入量の関係を示している
。注入量が2X1014/−を超える所からシートキャ
リア濃度と注入量の比例関係が崩れ、注入量が2×1o
15/cfIではシートキャリア濃度は3X1014/
−となる。これは、注入したMgのうち僅か】5チしか
アクセプタとして作用しないことになる。この原因はs
 Mgの注入量が多くなると、GaAsの化学量論的組
成からのずれが無視し得ない程度に大きくなることであ
る。
この化学を論的組成からのずれを無くす九めに採用され
ているのが前記(2)の方法である。この方法は、高濃
度イオン注入に対して、ある程度有効であることが確認
されている。第4図は、半絶縁性GaAs基板にMgと
Piそれぞれ180 keVの注入エネルギーで同じ量
イオン注入した時のMg注入量と得られたp型層のシー
トキャリア濃度の関係を示したものである。!匂単独で
イオン注入した場合に比べて、高い注入量においても、
高キャリア濃度が得られていることがわかる。たとえば
2X1015/−という高注入量に対して、1.4X1
015/dという高シートキャリア儂度が得られている
これは、注入し7’hMgのうち70%がアクセプタと
して作用していることになる。
ところが、この方法も1次のような欠点がある。
(2)の方法では、アクセプタ不純物とほぼ等量のV族
元素をイオン注入するため、aイオン注入量は、アクセ
プタ不純物を単独でイオン注入する場合に比べ、約2倍
になる。注入されたV族元素は、それがすべて正規の格
子位置全占めたとしても。
電気的に不活性なので、電気的に活性なアクセプタとし
て寄与するイオンの量は、理想的な場合でも、総イオン
注入量の約半分でしかない、これに対し、イオン注入に
よって生成される欠陥の債は、アクセプタ不純物全単独
でイオン注入しfc場合に比べ、約2倍になる。
このように(2)の方法は、効率という観点からは。
改善の余地が残されている。
〔発明の目的〕
本発明は、総イオン注入量は[1)の方法と同程度であ
りながら、(2)の方法によって得られる以上の高濃度
p型層を形成するようにした半導体装置の製造方法を提
供することを目的とする。
〔発明の概要〕
本発明においては、m−yv族化合物半導体層にBe 
+Mg fr:イオン注入する工程と前後して炭素(C
)やケ1素(Si)kイオン注入し、これらのイオン注
入工程の後熱処理して高濃度p型#全形成する。
〔発明の効果〕
以下に、■族元素としてMgk、ff族元素として8i
f例にとり2本発明の詳細な説明する。
SiはGaAs中ではドナーにもアクセプタにもなる両
性元素として知られている。すなわち、注入されたSi
が、Gaの格子点を、占めればドナーにな5 + As
の格子点を占めれば、アクセプタになる。
ところが、Siのみを単独でイオン注入すると、 Ga
格子点を古め、ドナーとまるものが支配的である。
しかし、何らかの方法でAs空格子点ができると、逆に
SiはAs格子点を占め、アクセプタとなる確率が高く
なる。一方、Mg’を単独でイオン注入すると。
MgはGa格子点金占めると同時に、 Asの空格子点
全作る。そこで5M5lイオン注入した後、Siiイオ
ン注入すれば、MgはGa格子点を占めアクセプタとな
5.SiはAs格子点を占めアクセプタとなる。すなわ
ち、前記(2)の方法とは異なり、注入されたイオンの
全てがアクセプタとなり得、高効率のアクセプタ生成が
可能となる。しかも、GaAsの化化学量論的組成から
のずれは生じず、また、総イオン注入量が(2)の方法
の半分で済むため、欠陥の量も半分になり、活性化率の
向上が可能となる。
本発明を例えばHBTの製造に適用すれば、高m度外部
ベース層の形成が可能であ、す、ベース抵抗の低減圧よ
り動作周波数の向上ヲ因ったHBTを得ることができる
〔発明の実施例〕
具体的な素子製造に適用した実施例の説明に先だち、半
絶縁性G a A s基板にMgと84つイオン注入に
より高濃度p型層を形成した実験結果を説明する。
第1図は、半P、縁性GaAs基板にMgとS+全それ
ぞれ180 keyの注入エネルギーで同じ量イオン注
入し念時の総イオン注入量と、得られたp型層のシート
キャリア濃度を示したものである。また。
Mgとplそれぞれ180 kevの注入エネルギーで
同量イオン注入した場合の結果も合せて示しである。
尚、共にイオン注入後の熱処理はCVD5i02膜によ
り表面を覆い、ハロゲンランプにより850℃に加熱す
ることで行なった。この図よpわかるように、総イオン
注入量が4X1015/、Iという高い注入量において
、鳩とSi全イオン注入した場合、シートキャリア濃度
は3.4X10”/−という大きい値が得られた。これ
は総イオン注入量の85優に相当する。一方、従来の鬼
とPi量イオン注入る方法では、4X1015/−の総
イオン注入量に対し、キャリア濃度は2.8X]015
/−である。これは総イオン注入量のわずか35チであ
り、アクセプタ不純物であるΔ流の注入量と比厳しても
70%と。
本発明に比べて低い値である。
この様に本発明によれば、総イオン注入量に対するアク
セプタ生成効率が向上し、また、アクセプタ不純物イオ
ン注入量に対する生成効率の向上も得られる。従りて非
常に高ylJ度のp型層を形成することが可f・セにな
る。
第2図は、本発明を適用したHBTの断面構造を示す、
1はn+)J1GaAs基板、2はコレクタとiるn型
GaAsjfi、3はベースとなるp型(J a A 
s層h 4はエミッタとなるn型AtGaAs1弓、5
はn+型GaAs層である。このようにエミッタ接合に
AtGaAs−GaAsヘテロ接合を用いたnPnウェ
ハー全エピタキシャル成長法やイオン注入法全利用して
形成した後5本発明の方法によりMgとSJヲそれぞれ
180 keyの注入エネルギーで、2X1015/−
の注入性でイオン注入して高濃度p中型外部ペース層6
を形成する。7はベース電極、8はS i02膜、9は
エミッタ電極、10はボロンtB) kイオン注入して
形成した高抵抗層である。
この実施例によるHI3Tは、高周波電流利得遮断周波
数f丁が25GHzと非常に良好な高周波特性が得られ
念。
なお、上述の実施例においては、MgとSi全イオン注
入したが1Mgの代わりにBe −?Zn 、 Cdな
どの元素を用いても同様の効果は得られる。まf + 
81の代わりに他の■族元素たとえば、C−PGeを用
いても仔効である。更に本発明は、GaAsの他、I 
n A sや、AtGaAs等他の[I−V族半導体に
p型層を形成する場合に適用することができる。
【図面の簡単な説明】
消1図(fよ本発明による半絶縁性() a A s基
板へのMgとSJの総イオン注入量とシートキャリア濃
度の関係金星す図、第2図は本発明を適用し九HBTを
示す図、−43図および第4Nは従来法による半絶縁性
G a A s J、%板に対するMg注入量とシート
キャリア濃度の関係を示すL勾である。 1 ・−n中型C)aAs基板、2−・n型0aAs’
層(コレクタ)、3・・・p型G a A s層(ベー
ス)、4・・・n型AtGaAs1  (zミッタ)、
5−ri十型G a A S El、6−1)+型外部
ペース層、7・・・ベース電極、8・・・5i02膜。 9・・・エミッタ電FIi、  10・・・高抵抗層。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 M9已主人J腎(Cm””) 第3図 M9達χ蚤(Cm−’) 第i図

Claims (3)

    【特許請求の範囲】
  1. (1)III−V族化合物半導体層にII族元素をイオン注
    入する工程と、この工程と前後して前記半導体層の同じ
    領域にIV族元素である炭素又は硅素をイオン注入する工
    程と、これらのイオン注入工程の後熱処理を行なって高
    濃度p型層を形成する工程とを備えたことを特徴とする
    半導体装置の製造方法。
  2. (2)前記III−V族化合物はGaAsであり、前記II
    族元素はマグネシウムまたはベリリウムである特許請求
    の範囲第1項記載の半導体装置の製造方法。
  3. (3)前記高濃度p型層はヘテロ接合バイポーラトラン
    ジスタの外部ベース層である特許請求の範囲第1項記載
    の半導体装置の製造方法。
JP7419286A 1986-04-02 1986-04-02 半導体装置の製造方法 Pending JPS62232122A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7419286A JPS62232122A (ja) 1986-04-02 1986-04-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7419286A JPS62232122A (ja) 1986-04-02 1986-04-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62232122A true JPS62232122A (ja) 1987-10-12

Family

ID=13540064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7419286A Pending JPS62232122A (ja) 1986-04-02 1986-04-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62232122A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132160A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 半導体装置
JPH0483346A (ja) * 1990-07-25 1992-03-17 Nec Corp バイポーラトランジスタおよびその製造方法
JPH0483345A (ja) * 1990-07-25 1992-03-17 Nec Corp バイポーラトランジスタおよびその製造方法
JPH04280435A (ja) * 1991-03-08 1992-10-06 Nec Corp バイポーラトランジスタおよびその製造方法
US5231037A (en) * 1992-04-30 1993-07-27 Texas Instruments Incorporated Method of making a power VFET device using a p+ carbon doped gate layer
US5342795A (en) * 1992-04-30 1994-08-30 Texas Instruments Incorporated Method of fabricating power VFET gate-refill
US5468661A (en) * 1993-06-17 1995-11-21 Texas Instruments Incorporated Method of making power VFET device
DE10219345B4 (de) * 2002-04-30 2011-05-19 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit Co-Dotierung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132160A (ja) * 1987-11-18 1989-05-24 Hitachi Ltd 半導体装置
JPH0483346A (ja) * 1990-07-25 1992-03-17 Nec Corp バイポーラトランジスタおよびその製造方法
JPH0483345A (ja) * 1990-07-25 1992-03-17 Nec Corp バイポーラトランジスタおよびその製造方法
JPH04280435A (ja) * 1991-03-08 1992-10-06 Nec Corp バイポーラトランジスタおよびその製造方法
US5231037A (en) * 1992-04-30 1993-07-27 Texas Instruments Incorporated Method of making a power VFET device using a p+ carbon doped gate layer
US5342795A (en) * 1992-04-30 1994-08-30 Texas Instruments Incorporated Method of fabricating power VFET gate-refill
US5468661A (en) * 1993-06-17 1995-11-21 Texas Instruments Incorporated Method of making power VFET device
DE10219345B4 (de) * 2002-04-30 2011-05-19 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit Co-Dotierung

Similar Documents

Publication Publication Date Title
US6482710B2 (en) Bipolar transistor and manufacting method thereof
US4431460A (en) Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer
JP2764966B2 (ja) ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法
JPS6112388B2 (ja)
JPS62232122A (ja) 半導体装置の製造方法
JP3843884B2 (ja) バイポーラトランジスタの製造方法
JPH02260628A (ja) 半導体デバイスの製造方法
JP2626220B2 (ja) 電界効果トランジスタ及びその製造方法
JP3227083B2 (ja) バイポーラトランジスタの作製方法
JPH0656838B2 (ja) 半導体装置の製造方法
JPH055170B2 (ja)
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JPS63248168A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP2002026352A (ja) 半導体装置
JPH06101450B2 (ja) 半導体装置の製造方法
JPS62163369A (ja) 反転型ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法
JP2661054B2 (ja) ▲iii▼−v族化合物半導体装置の製造方法
JP2568680B2 (ja) 化合物半導体装置の製造方法
JPS63158A (ja) バイポ−ラ化合物半導体装置の製造方法
JP2814984B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPH05267318A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH01146362A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPS60245169A (ja) 半導体装置およびその製造方法