JPS63248168A - ヘテロ接合バイポ−ラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPS63248168A JPS63248168A JP8235387A JP8235387A JPS63248168A JP S63248168 A JPS63248168 A JP S63248168A JP 8235387 A JP8235387 A JP 8235387A JP 8235387 A JP8235387 A JP 8235387A JP S63248168 A JPS63248168 A JP S63248168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- semi
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- -1 oxygen ions Chemical class 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000000370 acceptor Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000197 pyrolysis Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトランジスタおよびその
製造方法に関する。
製造方法に関する。
近年、半導体装置は高集積化・高速化に向けて精力的な
研究開発が進められている。特に、分子線エピタキシャ
ル成長法や有機金属熱分解気相成長法等による化合物半
導体の薄膜多層結晶成長技術の進展に伴い、その実現が
可能となったヘテロ接合バイポーラトランジスタ（以降
ＨＢＴと称す）は、エミッタ注入効率が高いので、より
高利得で高速の次世代半導体素子として注目されている
。
研究開発が進められている。特に、分子線エピタキシャ
ル成長法や有機金属熱分解気相成長法等による化合物半
導体の薄膜多層結晶成長技術の進展に伴い、その実現が
可能となったヘテロ接合バイポーラトランジスタ（以降
ＨＢＴと称す）は、エミッタ注入効率が高いので、より
高利得で高速の次世代半導体素子として注目されている
。
ところで、バイポーラトランジスタの高速・高周波性能
を表わす一つの指標である最大発振周波数ｆ□８は、次
式で示される。
を表わす一つの指標である最大発振周波数ｆ□８は、次
式で示される。
ここで、ｆ↑は電流利得遮断周波数、ＲＢはベース抵抗
、ＣＢＣはバイポーラトランジスタの能動領域のベース
・コレクタ接合容量、Ｃｂｃはバイポーラトランジスタ
の外部領域のベース・コレクタ寄生接合容量である。
、ＣＢＣはバイポーラトランジスタの能動領域のベース
・コレクタ接合容量、Ｃｂｃはバイポーラトランジスタ
の外部領域のベース・コレクタ寄生接合容量である。
即ち、（１）式からバイポーラトランジスタの高速・高
周波性能をより向上するには、ベース・コレクタ寄生接
合容ｆｆ１ｃｂｃを出来るだけ小さくすることが好まし
いことがわかる。この条件を実現するために従来は、外
部ベース領域とコレクタ領域との界面に選択的に高エネ
ルギーで酸素イオンや水素イオンなどをイオン注入して
ベース・コレクタ接合部を半絶縁化することにより、ベ
ース・コレクタ寄生接合容量を低減していた。
周波性能をより向上するには、ベース・コレクタ寄生接
合容ｆｆ１ｃｂｃを出来るだけ小さくすることが好まし
いことがわかる。この条件を実現するために従来は、外
部ベース領域とコレクタ領域との界面に選択的に高エネ
ルギーで酸素イオンや水素イオンなどをイオン注入して
ベース・コレクタ接合部を半絶縁化することにより、ベ
ース・コレクタ寄生接合容量を低減していた。
第４図は従来のＨＢＴの一例の断面図である。
この従来例は、半絶縁性基板１上に順次形成したｎ型Ｇ
ａＡｓから成るコレクタ層２及びｎ型ＧａＡｓから成る
ベース層５の界面に選択的に酸素イオンや水素イオンを
イオン注入して絶縁層８を設けてベース層５の外部領域
とその下のコレクタ層２との間のベース・コレクタ寄生
接合容量Ｃｂｃを低減すると共に、コレクタ及びベース
層２及び５のイオン注入による結晶欠陥の無い真性領域
上に少くともｎ型Ａｆｆ ＧａＡｓからなるエミッタ層
６を形成し、更にコレクタ、ベース及びエミッタ層２．
５及び６の各露出面にコレクタ、ベース及びエミッタ電
極７ｃ、７ｂ及び７ｅを形成している。
ａＡｓから成るコレクタ層２及びｎ型ＧａＡｓから成る
ベース層５の界面に選択的に酸素イオンや水素イオンを
イオン注入して絶縁層８を設けてベース層５の外部領域
とその下のコレクタ層２との間のベース・コレクタ寄生
接合容量Ｃｂｃを低減すると共に、コレクタ及びベース
層２及び５のイオン注入による結晶欠陥の無い真性領域
上に少くともｎ型Ａｆｆ ＧａＡｓからなるエミッタ層
６を形成し、更にコレクタ、ベース及びエミッタ層２．
５及び６の各露出面にコレクタ、ベース及びエミッタ電
極７ｃ、７ｂ及び７ｅを形成している。
上述したように従来のＨＢＴは、ベース・コレクタ間の
絶縁層を酸素イオンや水素イオンをイオン注入すること
によって形成するので、そのときのイオン注入によって
ベース層に結晶欠陥を誘起する。その結果、ベース層の
キャリヤがトラップされるようになり、ベース抵抗Ｒａ
が大幅に増大して高速・高周波性能を損うという欠点が
ある。
絶縁層を酸素イオンや水素イオンをイオン注入すること
によって形成するので、そのときのイオン注入によって
ベース層に結晶欠陥を誘起する。その結果、ベース層の
キャリヤがトラップされるようになり、ベース抵抗Ｒａ
が大幅に増大して高速・高周波性能を損うという欠点が
ある。
即ち、従来のＨＢＴでは、（１）式から分るように、Ｃ
ｂｃが低減されてもＲＢが大きくなるため、相殺されて
ｆ ｌ！ａＸの増加があまり期待出来ない。
ｂｃが低減されてもＲＢが大きくなるため、相殺されて
ｆ ｌ！ａＸの増加があまり期待出来ない。
しかも、イオン注入後の熱処理工程は、能動領域におけ
るベース、エミッタ及びコレクタの各層の不純物を隣接
する層に拡散させ、不純物濃度分布を変化させてしまう
。
るベース、エミッタ及びコレクタの各層の不純物を隣接
する層に拡散させ、不純物濃度分布を変化させてしまう
。
特にベース層の不純物がエミッタ層に拡散することによ
り再結合電流が増加し、エミッタ注入効率まで大幅に低
下してしまう。
り再結合電流が増加し、エミッタ注入効率まで大幅に低
下してしまう。
本発明の目的は、外部ベース領域とその直下のコレクタ
層との界面に、これらの各層と格子整合した不純物を含
まない真性半導体層からなる半絶縁層を設けることによ
って、ベース・コレクタ寄生容址を低減しかつベース抵
抗の増大とエミッタ注入効率の低下とを防止したヘテロ
接合バイポーラトランジスタ及びその製造方法を提供す
ることにある。
層との界面に、これらの各層と格子整合した不純物を含
まない真性半導体層からなる半絶縁層を設けることによ
って、ベース・コレクタ寄生容址を低減しかつベース抵
抗の増大とエミッタ注入効率の低下とを防止したヘテロ
接合バイポーラトランジスタ及びその製造方法を提供す
ることにある。
本発明のへテロ接合バイポーラトランジスタは、選択的
に形成した半絶縁層を表面に備えた一導電型のコレクタ
層と前記コレクタ層の少なくとも露出面上に順次形成し
た反対導電型のベース層及び一導電型のエミッタ層とを
有するヘテロ接合バイポーラトランジスタにおいて、前
記半絶縁層が前記コレクタ層及び前記ベース層と格子整
合した真性半導体層から成る。
に形成した半絶縁層を表面に備えた一導電型のコレクタ
層と前記コレクタ層の少なくとも露出面上に順次形成し
た反対導電型のベース層及び一導電型のエミッタ層とを
有するヘテロ接合バイポーラトランジスタにおいて、前
記半絶縁層が前記コレクタ層及び前記ベース層と格子整
合した真性半導体層から成る。
本発明のへテロ接合バイポーラトランジスタの製造方法
は、選択的に形成した半絶縁層を表面に備えた一導電型
のコレクタ層と前記コレクタ層の少くとも露出面上に順
次形成した反対導電型のベース層及び一導電型のエミッ
タ層とを有するヘテロ接合バイポーラトランジスタの製
造方法において、前記コレクタ層及び前記ベース層と格
子整合した真性半導体層からなる前記半絶縁層を前記コ
レクタ層表面に選択的に形成する工程とを含んで構成さ
れる。
は、選択的に形成した半絶縁層を表面に備えた一導電型
のコレクタ層と前記コレクタ層の少くとも露出面上に順
次形成した反対導電型のベース層及び一導電型のエミッ
タ層とを有するヘテロ接合バイポーラトランジスタの製
造方法において、前記コレクタ層及び前記ベース層と格
子整合した真性半導体層からなる前記半絶縁層を前記コ
レクタ層表面に選択的に形成する工程とを含んで構成さ
れる。
〔作用〕
本発明においては、外部ベース領域直下のコレクタ層と
ベース層の間にコレクタ層及びベース層と格子整合しか
つ不純物を含まない真性半導体材料からなる半絶縁層が
設けられているため、ベース・コレクタ寄生接合容量が
低減される。
ベース層の間にコレクタ層及びベース層と格子整合しか
つ不純物を含まない真性半導体材料からなる半絶縁層が
設けられているため、ベース・コレクタ寄生接合容量が
低減される。
更に、半絶縁層をエピタキシャル成長法によって形成す
るので、従来例のようなイオン注入工程及びそれにとも
なう熱処理工程が不要となり、ベース層への結晶欠陥の
誘起及びベースの不純物のエミッタ層への拡散を防止で
きる。
るので、従来例のようなイオン注入工程及びそれにとも
なう熱処理工程が不要となり、ベース層への結晶欠陥の
誘起及びベースの不純物のエミッタ層への拡散を防止で
きる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＨＢＴの一例の断面図である。
この実施例は、ＧａＡｓからなる半絶縁性基板１上にド
ナー（例えばＳｉ）をドープしたｎ型ＧａＡｓからなる
コレクタ層２を設け、コレクタ層２表面に選択的にＧａ
Ａｓのエピタキシャル成長による真性半導体層からなる
半絶縁層４を設け、コレクタ層２の能動領域及び半絶縁
Ｒ４上にアクセプタ（例えばＢｅ）をドープしたｎ型Ｇ
ａＡｓからなるベース層５を設け、ベース層５の少くと
も能動領域上にドナーをドープしたｎ型ＡｇＧａＡｓか
らなるエミッタ層６を設け、更にコレクタ、ベース及び
エミッタ層２．５及び６のそれぞれの露出面にコレクタ
。
ナー（例えばＳｉ）をドープしたｎ型ＧａＡｓからなる
コレクタ層２を設け、コレクタ層２表面に選択的にＧａ
Ａｓのエピタキシャル成長による真性半導体層からなる
半絶縁層４を設け、コレクタ層２の能動領域及び半絶縁
Ｒ４上にアクセプタ（例えばＢｅ）をドープしたｎ型Ｇ
ａＡｓからなるベース層５を設け、ベース層５の少くと
も能動領域上にドナーをドープしたｎ型ＡｇＧａＡｓか
らなるエミッタ層６を設け、更にコレクタ、ベース及び
エミッタ層２．５及び６のそれぞれの露出面にコレクタ
。
ベース及びエミッタ電ＩＱｉ７ｃ、７ｂ及び７ｅを設け
た構造となっている。
た構造となっている。
第２図（ａ）〜（Ｃ）は本発明のＨＢＴの製造方法の第
１の実施例を説明するための半導体チップの断面図であ
る。
１の実施例を説明するための半導体チップの断面図であ
る。
この実施例は、先ず、第２図（ａ）に示すように、Ｇａ
Ａｓから成る半絶縁性基板１上に、ドナー（例えばＳｉ
）をドープしたｎ型ＧａＡｓから成るコレクタ層２を厚
さ０．５μｍ乃至１．０μｍに分子線エピタキシャル成
長法あるいは有機金属熱分解気相成長法等を用いて成長
した後、ＳｉＯ□やＳｉ３Ｎ４等の絶縁体あるいはタン
グステンやタングステンシリサイド等の耐熱性導体から
なる所定のパターンを有するマスクＮ３を形成し、更に
マスクＮ３を用いてコレクタ層２表面を選択的に０．２
μｍ乃至０．５μｍ程度の深さにエツチングする。
Ａｓから成る半絶縁性基板１上に、ドナー（例えばＳｉ
）をドープしたｎ型ＧａＡｓから成るコレクタ層２を厚
さ０．５μｍ乃至１．０μｍに分子線エピタキシャル成
長法あるいは有機金属熱分解気相成長法等を用いて成長
した後、ＳｉＯ□やＳｉ３Ｎ４等の絶縁体あるいはタン
グステンやタングステンシリサイド等の耐熱性導体から
なる所定のパターンを有するマスクＮ３を形成し、更に
マスクＮ３を用いてコレクタ層２表面を選択的に０．２
μｍ乃至０．５μｍ程度の深さにエツチングする。
次に、第１図（ｂ）に示すように、コレクタ層２のエツ
チングされた領域に、コレクタ層２と同じ材料でしかも
ドナーもしくはアクセプタ等の不純物をドープしていな
いＧａＡｓをコレクタ層２のエツチング深さと同程度の
厚みにエピタキシャル成長し、半絶縁層４を形成する。
チングされた領域に、コレクタ層２と同じ材料でしかも
ドナーもしくはアクセプタ等の不純物をドープしていな
いＧａＡｓをコレクタ層２のエツチング深さと同程度の
厚みにエピタキシャル成長し、半絶縁層４を形成する。
このエピタキシャル成長には、有機金属熱分解気相成長
法に代表される選択性の高い成長法が良い。
法に代表される選択性の高い成長法が良い。
次に、第１図（ｃ）に示すように、マスク層３を除去し
た後、アクセプタ（例えばＢｅ）をドープしたｎ型Ｇａ
Ａｓから成る厚さ数百人乃至数千人程度のベース層５及
びドナーをドープしたｎ型ＡｔｚＧａＡｓからなる数千
人の厚さのエミッタ層６を順次エピタキシャル成長法に
より形成する。
た後、アクセプタ（例えばＢｅ）をドープしたｎ型Ｇａ
Ａｓから成る厚さ数百人乃至数千人程度のベース層５及
びドナーをドープしたｎ型ＡｔｚＧａＡｓからなる数千
人の厚さのエミッタ層６を順次エピタキシャル成長法に
より形成する。
最後に、周知の方法でエミッタ層６及びベース層５を順
次所定のパターンにエツチングして電極を形成すべき所
定部分を露出させ、ｎ型ＧａＡｓに対するオーミック接
触性金属（例えばＡｕＧｅ／Ｎ’ｉ）から成るエミッタ
電極７ｅ及びコレクタ電極７Ｃ並びにｎ型ＧａＡｓに対
するオーミック接触性金属（例えば、＾ｕ２ｎ、＾ｕＣ
ｒ、ＡｕＭｎ等）から成るベース電極７ｂを形成すれば
、第１図に示すＨＢＴが完成する。
次所定のパターンにエツチングして電極を形成すべき所
定部分を露出させ、ｎ型ＧａＡｓに対するオーミック接
触性金属（例えばＡｕＧｅ／Ｎ’ｉ）から成るエミッタ
電極７ｅ及びコレクタ電極７Ｃ並びにｎ型ＧａＡｓに対
するオーミック接触性金属（例えば、＾ｕ２ｎ、＾ｕＣ
ｒ、ＡｕＭｎ等）から成るベース電極７ｂを形成すれば
、第１図に示すＨＢＴが完成する。
第３図（ａ）〜（Ｃ）は本発明のＨＢＴの製造方法の第
２の実施例を説明するための半導体チップの断面図であ
る。
２の実施例を説明するための半導体チップの断面図であ
る。
この実施例は、先ず、第３図（ａ）に示すように、Ｇａ
Ａｓからなる半絶縁性基板１上に、ドナー（例えばＳｉ
）をドープしたｎ型ＧａＡｓから成るコレクタ層２を厚
さＯｊ乃至０．５μｍに形成し、更にコレクタ層２と同
じ材料でしかもドナーもしくはアクセプタ等の不純物を
ドープしていないＧａＡｓから成る半絶縁性層４を厚さ
０．２μｍ乃至０．５μｍに形成する。形成方法として
は、分子線エピタキシャル成長法あるいは有機金属熱分
解気相成長法等がある。
Ａｓからなる半絶縁性基板１上に、ドナー（例えばＳｉ
）をドープしたｎ型ＧａＡｓから成るコレクタ層２を厚
さＯｊ乃至０．５μｍに形成し、更にコレクタ層２と同
じ材料でしかもドナーもしくはアクセプタ等の不純物を
ドープしていないＧａＡｓから成る半絶縁性層４を厚さ
０．２μｍ乃至０．５μｍに形成する。形成方法として
は、分子線エピタキシャル成長法あるいは有機金属熱分
解気相成長法等がある。
次に、第３図（ｂ）に示すように、Ｓ ｉ０２ 、 Ｓ
ｉ３Ｎ４等の絶縁体からなる所定のパターンの開口部
を有するマスク層３を形成し、この開口部から例えばＳ
ｉをイオン注入し更に、熱処理によって活性化して半絶
縁Ｐ４４表面からコレクタ層２に至るコレクタ層２と同
じ導電型のｎ型のコレクタ層２ａを形成する。ここで、
イオン注入の条件としては、例えば半絶縁層４の厚みが
０．５μｍの場合には、Ｓｔイオンをドーズ量２ Ｘ
１０１２［ｃｍ−２］ 、加速エネルギ２８０ ｋｅＶ
で注入すれば８００℃、５秒間の熱処理によって約５Ｘ
１０１６原子／ ｃｍ −’のキャリヤ濃度を有するｎ
型のコレクタ層２ａが形成される。
ｉ３Ｎ４等の絶縁体からなる所定のパターンの開口部
を有するマスク層３を形成し、この開口部から例えばＳ
ｉをイオン注入し更に、熱処理によって活性化して半絶
縁Ｐ４４表面からコレクタ層２に至るコレクタ層２と同
じ導電型のｎ型のコレクタ層２ａを形成する。ここで、
イオン注入の条件としては、例えば半絶縁層４の厚みが
０．５μｍの場合には、Ｓｔイオンをドーズ量２ Ｘ
１０１２［ｃｍ−２］ 、加速エネルギ２８０ ｋｅＶ
で注入すれば８００℃、５秒間の熱処理によって約５Ｘ
１０１６原子／ ｃｍ −’のキャリヤ濃度を有するｎ
型のコレクタ層２ａが形成される。
次に、第１図（ｃ）に示すように、マスク層３を除去し
た後、アクセプタ（例えば［ｌｅ）をドープしたｎ型Ｇ
ａＡｓから成る厚さ数百人乃至数千人程度のベース層５
及びドナーをドープしたｎ型＾１！ ＧａＡｓからなる
厚さ数千人のエミッタ層６を順次エピタキシャル成長等
により形成する。
た後、アクセプタ（例えば［ｌｅ）をドープしたｎ型Ｇ
ａＡｓから成る厚さ数百人乃至数千人程度のベース層５
及びドナーをドープしたｎ型＾１！ ＧａＡｓからなる
厚さ数千人のエミッタ層６を順次エピタキシャル成長等
により形成する。
最後に、周知の方法でエミッタ及びベース層６及び５を
それぞれ所定のパターンにエツチングして電極を形成す
べき所定の部分を露出し、ｎ型ＧａＡｓに対するオーミ
ック接触性金属（例えばＡｕＧｅ／Ｎｉ）から成るエミ
ッタ電極７ｅ及びコレクタ電極７Ｃ並びにｎ型ＧａＡｓ
に対するオーミック接触性金属（例えばＡｕＺｎ 、＾
ｕＣｒ、ＡｕＭｎ等）から成るベース電極７ｂを形成す
れば、第１図に示す本発明のＨＢ Ｔが完成する。
それぞれ所定のパターンにエツチングして電極を形成す
べき所定の部分を露出し、ｎ型ＧａＡｓに対するオーミ
ック接触性金属（例えばＡｕＧｅ／Ｎｉ）から成るエミ
ッタ電極７ｅ及びコレクタ電極７Ｃ並びにｎ型ＧａＡｓ
に対するオーミック接触性金属（例えばＡｕＺｎ 、＾
ｕＣｒ、ＡｕＭｎ等）から成るベース電極７ｂを形成す
れば、第１図に示す本発明のＨＢ Ｔが完成する。
〔発明の効果〕
以上説明したように本発明では、コレクタ層及びベース
層と格子整合ししかも不純物を含まない真性半導体材料
から成る半絶縁層を外部ベース領域直下のベース・コレ
クタ層界面に、エピタキシャル成長法等により形成する
ことにより、イオン注入及びそれに伴う熱処理工程に伴
うベース層からエミッタ層への不純物拡散によるエミッ
タ注入効率の低下並びに結晶欠陥によるベース抵抗の増
大を防止しつつベース・コレクタ寄生接合容量を大幅に
低減した高速・高周波性能の優れたＨ Ｂ Ｔを実現で
きるという効果がある。
層と格子整合ししかも不純物を含まない真性半導体材料
から成る半絶縁層を外部ベース領域直下のベース・コレ
クタ層界面に、エピタキシャル成長法等により形成する
ことにより、イオン注入及びそれに伴う熱処理工程に伴
うベース層からエミッタ層への不純物拡散によるエミッ
タ注入効率の低下並びに結晶欠陥によるベース抵抗の増
大を防止しつつベース・コレクタ寄生接合容量を大幅に
低減した高速・高周波性能の優れたＨ Ｂ Ｔを実現で
きるという効果がある。
第１図は本発明のＨＢＴの一実施例の断面図、第２及び
第３図（ａ）〜（Ｃ）はそれぞれ本発明のＨＢＴの製造
方法の第１及び第２の実施例を説明するための半導体チ
ップの断面図、第４図は従来のＨＢＴの一例の断面図で
ある。 １・・・半絶縁性基板、２，２ａ・・・コレクタ層、３
．３′・・・マスク層、４・・・半絶縁層、５・・・ベ
ース層、６・・・エミッタ層、７ｂ・・・ベース電極、
７Ｃ・・・コレクタ電極、７ｅ・・・エミッタ電極、８
・・・絶縁層。 、／−
第３図（ａ）〜（Ｃ）はそれぞれ本発明のＨＢＴの製造
方法の第１及び第２の実施例を説明するための半導体チ
ップの断面図、第４図は従来のＨＢＴの一例の断面図で
ある。 １・・・半絶縁性基板、２，２ａ・・・コレクタ層、３
．３′・・・マスク層、４・・・半絶縁層、５・・・ベ
ース層、６・・・エミッタ層、７ｂ・・・ベース電極、
７Ｃ・・・コレクタ電極、７ｅ・・・エミッタ電極、８
・・・絶縁層。 、／−
Claims (2)
- （１）選択的に形成した半絶縁層を表面に備えた一導電
型のコレクタ層と前記コレクタ層の少なくとも露出面上
に順次形成した反対導電型のベース層及び一導電型のエ
ミッタ層とを有するヘテロ接合バイポーラトランジスタ
において、前記半絶縁層が前記コレクタ層及び前記ベー
ス層と格子整合した真性半導体層からなることを特徴と
するヘテロ接合バイポーラトランジスタ。 - （２）選択的に形成した半絶縁層を表面に備えた一導電
型のコレクタ層と前記コレクタ層の少くとも露出面上に
順次形成した反対導電型のベース層及び一導電型のエミ
ッタ層とを有するヘテロ接合バイポーラトランジスタの
製造方法において、前記コレクタ層及び前記ベース層と
格子整合した真性半導体層からなる前記半絶縁層を前記
コレクタ層表面に選択的に形成する工程とを含むことを
特徴とするヘテロ接合バイポーラトランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8235387A JPS63248168A (ja) | 1987-04-02 | 1987-04-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8235387A JPS63248168A (ja) | 1987-04-02 | 1987-04-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63248168A true JPS63248168A (ja) | 1988-10-14 |
Family
ID=13772209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8235387A Pending JPS63248168A (ja) | 1987-04-02 | 1987-04-02 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63248168A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266529A (ja) * | 1989-04-07 | 1990-10-31 | Nec Corp | 縦型トランジスタの製造方法 |
| JPH02295127A (ja) * | 1989-05-10 | 1990-12-06 | Hitachi Ltd | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ |
| US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
| US5640025A (en) * | 1995-12-01 | 1997-06-17 | Motorola | High frequency semiconductor transistor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151090A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Semiconductor laser apparatus and its manufacturing method |
| JPS61112374A (ja) * | 1984-11-07 | 1986-05-30 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタ |
| JPS6216569A (ja) * | 1985-07-16 | 1987-01-24 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタおよびその製造方法 |
| JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1987
- 1987-04-02 JP JP8235387A patent/JPS63248168A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151090A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Semiconductor laser apparatus and its manufacturing method |
| JPS61112374A (ja) * | 1984-11-07 | 1986-05-30 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタ |
| JPS6216569A (ja) * | 1985-07-16 | 1987-01-24 | Matsushita Electric Ind Co Ltd | ヘテロ接合トランジスタおよびその製造方法 |
| JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266529A (ja) * | 1989-04-07 | 1990-10-31 | Nec Corp | 縦型トランジスタの製造方法 |
| JPH02295127A (ja) * | 1989-05-10 | 1990-12-06 | Hitachi Ltd | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ |
| US5485025A (en) * | 1994-12-02 | 1996-01-16 | Texas Instruments Incorporated | Depleted extrinsic emitter of collector-up heterojunction bipolar transistor |
| US5640025A (en) * | 1995-12-01 | 1997-06-17 | Motorola | High frequency semiconductor transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896203A (en) | Heterojunction bipolar transistor | |
| US4523370A (en) | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction | |
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| US4611388A (en) | Method of forming an indium phosphide-boron phosphide heterojunction bipolar transistor | |
| JPH09246282A (ja) | 選択的サブコレクタヘテロ接合バイポーラトランジスタ | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
| US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
| JPH05347313A (ja) | 高速半導体デバイスの極薄活性領域の製造方法 | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| US4529996A (en) | Indium phosphide-boron phosphide heterojunction bipolar transistor | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH055170B2 (ja) | ||
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH01146362A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63248167A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 | |
| JPS63252475A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0620075B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS62221151A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |