JPH02266529A

JPH02266529A - 縦型トランジスタの製造方法

Info

Publication number: JPH02266529A
Application number: JP8711089A
Authority: JP
Inventors: Toshio Baba; 寿夫馬場
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-04-07
Filing date: 1989-04-07
Publication date: 1990-10-31
Anticipated expiration: 2013-09-21
Also published as: JP2800246B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置の製造方法に関するもので、特に、
基板に垂直な方向にエミッタ、ベース、コレクタ層を有
する縦型のトランジスタにおいて、寄生容量を低減し、
超高速動作に適したデバイス構造を得るための半導体装
置の製造方法に関するものである。

〔従来の技術〕

超高速動作が可能と考えられている能動半導体装置の１
つに、広い禁止帯幅のエミッタ（ＷＧＥ）を有するヘテ
ロ接合・バイポーラ・トランジスタ（ＨＢＴ）がある。

例えば、アスペック（Ａｓｂｅｃｋ）らよりインターナ
ショナル・エレクトロン・デバイス・ミーティング（Ｉ
ＥＤＭ、テクニカル・ダイジェスト、６２９ページ、　
１９８１年）において、ＨＢＴの試作が報告されている
。このデバイスは、エミッタ注入効率を劣化させること
なくベースの不純物濃度を高めてベース抵抗を低減でき
るという利点を有するため、ホモ接合だけからなる通常
のバイポーラ・トランジスタ以上に高速動作に適してい
る。

従来のへテロ接合バイポーラ・トランジスタの製造工程
について図を用いて説明する。

第２図（Ａ）〜（Ｄ）は従来のＨＢＴの製造工程を説明
するための図で、各主要工程における半導体装置の断面
模式図である。

まず工程（Ａ）では、単結晶で半絶縁性の半導体または
絶縁体の基板１上に、コレクタ層２．ベースＮ３および
エミツタ層４を１頃次結晶成長させる。

次に工程（Ｂ）では、エミツタ層４表面よりベースＮ３
を含みコレクタＮ２の一部までにわたり不純物をイオン
注入し、不純物をアニールにより活性化させ、ベースＮ
３の導伝型と同じになるような不純物を高濃度に含有し
たイオン注入領域５を形成する。

次に工程（Ｃ）では、エツチングを行い、コレクタ層２
の一部を露出させる。

最後に工程ＣＤ）では、コレクタ層２とオーミ・ンク接
合を形成するコレクタ電極６を、イオン注入領域５とオ
ーミック接合を形成するベース電極７を、エミッタＦｉ
４とオーミック接合を形成するエミッタ電極８をそれぞ
れの表面に設ける。

［発明が解決しようとする課題〕第２図で説明した従来の製造方法の問題点を、基板１と
して半絶縁性のＧａＡｓ基板、コレクタ層２としてｎ型
のＡ　ｌ　１１．３０　ａ　Ｏ，７Ａ　Ｓ、ベース層３
としてｎ型のＧａＡｓ、エミツタ層４としてｎ型のＡ　
ｌ　ｏ、　＊　Ｇ　ａ　０．７Ａ　Ｓ、イオン注入領域
５形成のための不純物としてｎ型半導体を作るＢｅを用
いた場合について説明する。

工程（Ｂ）のＢｅのイオン注入は、Ｐ型ＧａＡｓＮのベ
ース層３に表面より電気的コンタクトを得るために行う
ものである。イオン注入は深さ方向に゛だれ”を持つの
で、一般にイオン注入領域５はコレクタ層２まで達する
。Ｂｅイオン注入後の８００から９００°Ｃのアニール
によりイオン注入領域５は全てｎ型半導体となり、エミ
ツタ層４内イオン注入領域５のｐ型Ａｆａ、、Ｃａｏ、
ｔＡｓとｎ型ＧａＡｓベース層３のオーミック接合が形
成される。

しかし、同時にエミツタ層４内イオン注入領域５のｐ型
Ａｊ’ｏ、＋Ｇａｏ、７Ａｓとｎ型Ａ　ｌ　ｏ、　ｘＧ
　ａ　ｏ、　ｔＡｓエミッタ層４との間にｐ−ｎ接合が
形成され、またコレクタＮ２内イオン注入領域５のｎ型
Ａ２゜、。

Ｇ　ａ　ｏ、　ｑ　Ａ　Ｓとｎ型Ａ　１　ｏ、　ｓＧ　
ａ　ｏ、　ｔＡ　Ｓコレクタ層２との間にもｐ−ｎ接合
が形成される。これらのｐ−ｎ接合はトランジスタの基
本動作に全く関係なく、単に寄生界ＭＣ□、（エミッタ
・ベース間寄生容量）、ｃｐｂｃ（ベース・コレクタ間
寄生容量）として働く。寄生容量ＣＰ、、、Ｃ□０の値
はトランジスタの基本動作に関係した領域で有する真性
のエミッタ・ベース間容量Ｃ工。１．ベース・コレクタ
間容量Ｃｉ　ｂ　（：と同程度かそれ以上になるので、
トランジスタの速度を遅くする要因になっている。

以上述べたように、従来の製造方法では寄生容量ＣＰａ
　ｂ＋　Ｃｐｊ　Ｃを充分に低減することが困難であり
、超高速のへテロ接合バイポーラ・トランジスタを実現
することはできなかった。

本発明の目的は、従来のへテロ接合バイポーラ・トラン
ジスタの製造方法の持つ前記の欠点を除去し、超高速動
作を実現する半導体装置の製造方法を提供することにあ
る。

〔課題を解決するための手段〕

本発明は、エミッタ、ベース、コレクタ領域を有する縦
型トランジスタの製造方法において、コレクタ領域形成
後、このコレクタ領域以外をコレクタの高さまで単結晶
絶縁体で埋め込み、この単結晶絶縁体上に外部ベース層
を形成し、前記コレクタ領域上に前記外部ベース層の高
さまでベース領域を形成し、このベース領域上にエミッ
タ領域を形成し、このエミッタ領域側面を絶縁膜で覆い
、この絶縁膜で覆われていない前記外部ベース領域上に
ベースコンタクト層を形成することを特徴とする。

〔実施例〕

以下、本発明による縦型トランジスタの製造方法の実施
例を図面を参照して詳細に説明する。

第１図（Ａ）から（Ｈ）は本発明による縦型トランジス
タの製造プロセスを説明するための図で、各主要工程に
おける半導体装置の断面模式図である。第１図において
、第２図と同じ番号のものは第２図と同等物で同一機能
を果たすものである。

９は高濃度コレクタ層、１０はダミーエミッタ、１１は
コレクタ絶縁層、１２は外部ベース層、１３はダミーベ
ース、１４ハエミツタ絶縁膜、１５はベースコンタクト
層、１６はベース絶縁膜、１７はコレクタコンタクト層
である。

（Ａ）は基ｖｉｌ上に高濃度コレクタ層９およびコレク
タＮ２を成長させ、ダミーエミッタ１０をマスクにコレ
クタ層２をその形状に加工する工程、（Ｂ）はコレクタ
絶縁層１１をコレクタ層２の高さまで高濃度コレクタ層
９上に選択的に形成し、その上に外部ベース層１２およ
びダミーベース１３を形成する工程、（Ｃ）はダミーエ
ミッタ１０を除去しベース層３を外部ベース層１２の高
さまでコレクタ層２上に選択的に形成し、その上にエミ
ツタ層４およびエミッタ電極８を形成する工程、（Ｄ）
はダミーベース１３を除去しエミツタ層４およびエミッ
タ電極８の側面にエミッタ絶縁膜１４を形成する工程、
（Ｅ）はベースコンタクト層１５を外部ベース層１２上
に選択的に形成する工程、（Ｆ）は高濃度コレクタＮ９
を一部露出させ、露出部分のコレクタ絶縁層１１．外部
ベース層１２およびベースコンタクト層１５の側面にベ
ース絶縁膜１６を形成する工程、（Ｇ）はコレクタコン
タクト層１７を露出した高濃度コレクタＮ９上に選択的
に形成する工程、（Ｈ）はベースコンタクト層１５上に
ベース電極７、コレクタコンタクト層１７上にコレクタ
電極１７を形成する工程である。

基板１として半絶縁性のＩｎＰ基板、高濃度コレクタ層
９としてｎ”　　Ｉ　ｎｏ、ｓｚＧ　ａ　ｏ、ａｔＡ　
Ｓ、コレクタ層２としてｎ　　Ｉ　ｎｏ、ｓｉＧ　ａ　
ｏ、４ｑＡ　ｓ、コレクタ絶縁層１１として半絶縁性の
ＩｎＰ、ペース層３．外部ベース層１２およびベースコ
ンタクト層１５としてＰ　”　　Ｉ　ｎ　Ｏ，Ｓ３Ｇ　
ａ　ｏ１７Ａ　Ｓ、エミッタＮ４としてｎ　　Ｉ　ｎ　
６．　ｓｚＡ　１０．４１１Ａ　Ｓを用いて、（Ａ）か
ら（Ｈ，）の各工程を詳細に説明する。

工程（Ａ）では、まず気相成長法により厚さ５０００人
でドナー濃度がｌＸｌ０’９ｃｍ−”のｎ”　　Ｉｎｏ
、ｓｉＧ　ａ　ｏｌ、Ａ　Ｓ高濃度コレクタ層９および
厚さ３０００人でドナー濃度が５　ＸＩＯＩｔｈｃｍ−
’のｎ　　１　ｎｏ、ｓ：＋Ｇａｏ、ａｔＡｓコレｏｌ
層２を結晶成長し、その上に１μｍのＳｉＯ□を形成す
る。リソグラフィによりＳｉｎ、およびｎ　　Ｉ　ｎ　
ｏ、　ｓｘＧ　ａ　（１，４？Ａ　Ｓをエミッタ形状に
加工してダミーエミッタ１０およびコレクタ層２とする
。

工程（Ｂ）では、露出しているｎ”　　Ｉｎｏ、ｓｔＧ
　ａ　０．４ＴＡ　Ｓ高濃度コレクタ層９上に選択成長
ができ、さらに単結晶であるコレクタ層２の側壁の高さ
までしか成長しない条件の気相成長法により、厚さ３０
００人でＦｅドープの半絶縁性ＩｎＰコレクタ絶縁層１
１を形成する。次にＩｎＰ上に選択成長できる条件の気
相成長法により、厚さ１０００人でアクセプタ濃度がＩ
　ＸＩＯ”ｃｍ−’のｐ”　　Ｉｎｏ、５ｚＧａｏ、４
ｔＡｓ外部ベース層１２を形成する。さらにＳｉ、Ｎ、
を全体にかぶせ、これを平坦化し・てダミーベース１３
とする。

工程（Ｃ）では、まずＳｉｎ、ダミーエミッタ１０を除
去する。次に露出したｎ　　Ｉ　ｎ、、、、ｃ　ａ　ｏ
、ａｑＡｓコレクタＮ２上に選択成長ができ、さらに単
結晶である外部ベース層１２の側壁の亮さまでしか成長
しない条件の気相成長法により、厚さ１０００人でアク
セプタ濃度が１　×ＩＯ１９ｃｍ−’のｐ”　　Ｉｎｏ
、ｓｓＧ　ａ　ｏ、　４？Ａ　Ｓベース層３を形成する
。そしてベースＮ３上に選択成長できる条件の気相成長
法により、厚さ３０００人でドナー濃度が３　ＸＩＯ”
ｃｍ−’のｎ　　Ｔ　ｎ　ｏ、　ｓｚＡ　ｌ　ｏ、　４
＠Ａ　ｓエミッタ層４を形成する。さらにＡｕＧｅを蒸
着した後平坦化し、アロイしてエミッタ電極８とする。

工程（Ｄ）では、まずダミーベース１３を除去する。そ
の後、５ｔ３Ｎａを全体に形成し、エミッタ電極８上お
よび外部ベース層１２上のものを除去し、エミッタ絶縁
膜１４を形成する。

工程（Ｅ）では、外部ベース層１２上に選択成長できる
気相成長法により、厚さ３０００人でアクセプタ濃度が
ｌ　ＸＩＯ”ｃｍ−’のｐ”　　Ｉ　ｎｏ、５ｘＧａｏ
、４ｔＡｓベ一スコンタクト層１５を形成する。

工程（Ｆ）では、まず高濃度コレクタ層９の一部を・露
出させるためにベースコンタクト層１５．外部ベース層
１２．およびコレクタ絶縁層１１の一部を除去する。次
に工程（Ｄ）と同様な方法によりこれらの側壁にＳｔユ
Ｎ４ベース絶縁膜１６を形成する。

工程（Ｇ）では、高濃度コレクタ層９上に選択成長でき
る気相成長法により、厚さ７０００人でドナー濃度がＩ
　ＸＩＯ”ｃｍ−”のｎ”　　Ｉ　ｎｏ、ｓ＋Ｇａｏ１
ｔＡｓコレクタコンタクト層１７を形成する。

工程（Ｈ）では、ＡｕＺｎによるベース電極７およびＡ
ｕＧｅによるコレクタ電極６を形成して、ヘテロ接合バ
イポーラトランジスタを完成させる。

以上述べた本実施例による製造方法によれば、デバイス
の動作に本質的な領域だけに接合ができ寄生的なｐｎ接
合はできないので、エミッタ・ベース間およびベース・
コレクタ間の寄生容量（Ｃｐａｂｌｃｐｂｃ）はほとん
ど無視できる。したがって、本発明により寄生容量が少
なく超高速動作が可能なヘテロ接合バイポーラトランジ
スタができた。本実施例によるヘテロ接合バイポーラト
ランジスタと同一層構造およびエミツタ層（２μｍ）を
有する従来の製造方法で作製したものとの遅延時間を比
較すると、本実施例によるものは従来のものに比べ約半
分の遅延時間（Ｌｏｐｓ）が得られた。

以上述べた本発明の実施例ではｎｐｎ型のへテロ接合バ
イポーラトランジスタについてしか示さなかったが、本
発明はホモ接合のバイポーラトランジスタや半導体の伝
導型を反対にしたｐｎｐ型のバイポーラトランジスタに
対しても適用できることは明らかである。また、本発明
はバイポーラトランジスタだけでなく、ｎｎｎ構造を有
するホットエレクトロントランジスタや、その他の縦型
構造を有するデバイスに適用でき、半導体の伝導型や材
料の組合せに河岸制限はないことも明らかである。

デバイスの基本構造に用いる半導体としてはＩ　ｎｏ、
ｓｓＧ　ａｏｌｔＡ　Ｓ、　Ｉ　ｎｏ、５ｚＡｌｏ、４
ａＡ　Ｓだけしか示さなかったが、Ｓｉ、Ｇｅなどの元
素半導体、ＧａＡｓ、ＡｆｆｉＡｓ、ＩｎＰ、ＩｎＡｓ
。

ＧａＰ、ＧａＳｂ、Ａ／！Ｓｂなどのｍ−ｖ族化合物半
導体やその混晶、ＣｄＴｅ、ＺｎＴｅなどの■−■族化
合物半導体やその結晶、およびその他の各種半導体にも
適用できる。コレクタ絶縁層１１としてはＦｅドープの
ＩｎＰＬか示さなかったが、Ｉｎｏ、５ｚＡｌｏ、ａｓ
Ａｓ、ＧａＡｓ、ＡｆｆｉＡｓ、ＺｎＳ、Ｚｎ５ｅ、Ｃ
ｄＳなどのように広い禁止帯幅を有して高抵抗化してい
る半導体または、ＣａＦ、、ＳｒＦ、、スピネルなどの
単結晶絶縁体でもよい。

本発明の構造を得るための結晶成長法としては、選択成
長ができることおよび埋め込み成長を行うときに穴の出
口で自己停止作用のあることが必要であるが、これが可
能ならば原理的にはどんな成長方法でもよい。ハイドラ
イドやクロライド材料を用いた気相成長法（Ｖ　Ｐ　Ｅ
、　Ｖａｐｏｕｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）　、
有機金属化学気相成長法（ＭＯＣＶＤ。

Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｎｉｃａｌ　Ｖａ
ｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）などが適しているが
、液相成長法（Ｌ　Ｐ　Ｅ、　ＬｉｑｕｉｄＰｈａｓｅ
　Ｅｐｉｔａｘｙ）や有機金属分子線エピタキシー（Ｍ
ＯＭＢ　Ｂ、　Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｍｏ１ｅ
ｃｕｌａｒ　ＢｅａｍＥｐｉ　ｔａｘｙ）などでもよい
。

〔発明の効果〕

本発明の縦型トランジスタの製造方法によれば、エミッ
タ・ベース間寄生容量とベース・コレクタ寄生容量の発
生がほとんど抑制されるので、超高速動作が可能な半導
体装置を実現できる。

【図面の簡単な説明】第１図（Ａ）から（Ｈ）は本発明の半導体装置の製造方
法を説明するための各主要工程における断面模式図、第２図（Ａ）から（Ｄ）は従来技術を説明するための各
主要工程における断面模式図である。１・・・・・基板２・・・・・コレクタ層３・・・・・ベース層４・・・・・エミツタ層５・・・・・イオン注入層６・・・・・コレクタ電極７・・・・・ベース電極８・・・　・・エミッタ電極９・・・・・高濃度コレクタ層１０・・・・・ダミーエミッタ１１・・・・・コレクタ絶縁層１２・１３・１４・１５・１６・１７・・外部ベース層・ダミーベース・エミッタ絶縁膜・ベースコンタクト層・ベース絶縁膜・コレクタコンタクト層

Claims

【特許請求の範囲】

（１）エミッタ、ベース、コレクタ領域を有する縦型ト
ランジスタの製造方法において、コレクタ領域形成後、このコレクタ領域以外をコレクタ
の高さまで単結晶絶縁体で埋め込み、この単結晶絶縁体
上に外部ベース層を形成し、前記コレクタ領域上に前記
外部ベース層の高さまでベース領域を形成し、このベー
ス領域上にエミッタ領域を形成し、このエミッタ領域側
面を絶縁膜で覆い、この絶縁膜で覆われていない前記外
部ベース領域上にベースコンタクト層を形成することを
特徴とする縦型トランジスタの製造方法。