JPH084091B2 - プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 - Google Patents
プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法Info
- Publication number
- JPH084091B2 JPH084091B2 JP61151318A JP15131886A JPH084091B2 JP H084091 B2 JPH084091 B2 JP H084091B2 JP 61151318 A JP61151318 A JP 61151318A JP 15131886 A JP15131886 A JP 15131886A JP H084091 B2 JPH084091 B2 JP H084091B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- conductivity type
- type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 82
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 41
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 40
- 238000009792 diffusion process Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 12
- 229910052725 zinc Inorganic materials 0.000 description 12
- 239000011701 zinc Substances 0.000 description 12
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 11
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 8
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 8
- 229910052717 sulfur Inorganic materials 0.000 description 8
- 239000011593 sulfur Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 229910052790 beryllium Inorganic materials 0.000 description 5
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- AFNRRBXCCXDRPS-UHFFFAOYSA-N tin(ii) sulfide Chemical compound [Sn]=S AFNRRBXCCXDRPS-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- DGJPPCSCQOIWCP-UHFFFAOYSA-N cadmium mercury Chemical compound [Cd].[Hg] DGJPPCSCQOIWCP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 150000003751 zinc Chemical class 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電子半導体デバイスおよびその製作方法に関
するもので、とくに大規模集積回路に適したプレーナ構
造を有するガリウムひ素ヘテロ接合バイポーラデバイス
およびその製作方法に係わるものである。
するもので、とくに大規模集積回路に適したプレーナ構
造を有するガリウムひ素ヘテロ接合バイポーラデバイス
およびその製作方法に係わるものである。
［従来の技術］ ガリウムひ素からなる半導体デバイスは、ガリウムひ
素中のキヤリアの移動度が高いため、高周波装置用とし
てシリコンによる半導体デバイスよりも多用されている
が、ガリウムひ素材料やデバイスの製作技術においては
シリコンのそれよりもはるかに遅れている。ガリウムひ
素MESFET（金属半導体電界効果トランジスタ）集積回路
としては確かに1,000個以上のゲートを有するものが製
作されているが（例えば、トヨダら＝Toyoda et alによ
る「42ps ２キロゲートのガリウムひ素ゲートアレイ」
（A 42ps 2K−Gate GaAs Gate Array,1985,ISSCC Dig.T
ech.Papers 206参照）が、より大規模な集積回路におけ
るしきい値電圧その他のデバイスパラメータについてこ
れを精密に制御する技術はいまだに達成されていない。
同様に、ガリウムひ素およびアルミニウム−ガリウムひ
素のヘテロ接合部に発生する二次元電子ガスを用いるHE
MT（高電子移動度トランジスタ）も高速デバイスとして
用いられるが、そのデバイスパラメータを精密に制御し
うるまでには至つていない。なお上記HEMTについては、
ミウラら（Miura et al）による「大規模集積回路のた
めの高電子移動度トランジスタ」（High Electron Mobi
lity Transistors for LSI Circuits,1983 IEDM Tech D
igest 99）にその記載がある。
素中のキヤリアの移動度が高いため、高周波装置用とし
てシリコンによる半導体デバイスよりも多用されている
が、ガリウムひ素材料やデバイスの製作技術においては
シリコンのそれよりもはるかに遅れている。ガリウムひ
素MESFET（金属半導体電界効果トランジスタ）集積回路
としては確かに1,000個以上のゲートを有するものが製
作されているが（例えば、トヨダら＝Toyoda et alによ
る「42ps ２キロゲートのガリウムひ素ゲートアレイ」
（A 42ps 2K−Gate GaAs Gate Array,1985,ISSCC Dig.T
ech.Papers 206参照）が、より大規模な集積回路におけ
るしきい値電圧その他のデバイスパラメータについてこ
れを精密に制御する技術はいまだに達成されていない。
同様に、ガリウムひ素およびアルミニウム−ガリウムひ
素のヘテロ接合部に発生する二次元電子ガスを用いるHE
MT（高電子移動度トランジスタ）も高速デバイスとして
用いられるが、そのデバイスパラメータを精密に制御し
うるまでには至つていない。なお上記HEMTについては、
ミウラら（Miura et al）による「大規模集積回路のた
めの高電子移動度トランジスタ」（High Electron Mobi
lity Transistors for LSI Circuits,1983 IEDM Tech D
igest 99）にその記載がある。
バイポーラトランジスタは、その高速動作のためFET
（電界効果トランジスタ）に対していくつかの利点があ
る。たとえばターンオン電圧はMESFET HEMTのしきい値
電圧と違つて、もつぱら物理的なパラメータによつて決
定され、形状寸法やドープレベルには影響されないとい
う利点がある。しかしながら、ECL（エミツタ結合ロジ
ツク）のように高速動作用に適したガリウムひ素バイポ
ーラ（ヘテロ接合バイポーラ）トランジスタを製作する
にあたつては、埋込みコレクタ層への接続やメサ構造に
よるアイソレーシヨン等が必要なために製作工程が複雑
となる。この点についてはアスベツクら（Asbeck et a
l）による「1984年ガリウムひ素ICシンポジウムテクニ
カルダイジエスト132」（1984 GaAs IC Symp.Tech.Dige
st 132）等にその記載がある。このような非プレーナ構
造のデバイスは高レベルの集積度とは相容れないもので
あり、こうした問題を克服すべく各種の試みがなされて
いるが（たとえばタイラら（Taira et al）による「新
しいラテラル型ガリウムひ素トランジスタ」（New Late
ral GaAs Transistor,1984 IEDM Tech Digest 201）、
これらによる解決手段はいずれも満足すべきものではな
い。
（電界効果トランジスタ）に対していくつかの利点があ
る。たとえばターンオン電圧はMESFET HEMTのしきい値
電圧と違つて、もつぱら物理的なパラメータによつて決
定され、形状寸法やドープレベルには影響されないとい
う利点がある。しかしながら、ECL（エミツタ結合ロジ
ツク）のように高速動作用に適したガリウムひ素バイポ
ーラ（ヘテロ接合バイポーラ）トランジスタを製作する
にあたつては、埋込みコレクタ層への接続やメサ構造に
よるアイソレーシヨン等が必要なために製作工程が複雑
となる。この点についてはアスベツクら（Asbeck et a
l）による「1984年ガリウムひ素ICシンポジウムテクニ
カルダイジエスト132」（1984 GaAs IC Symp.Tech.Dige
st 132）等にその記載がある。このような非プレーナ構
造のデバイスは高レベルの集積度とは相容れないもので
あり、こうした問題を克服すべく各種の試みがなされて
いるが（たとえばタイラら（Taira et al）による「新
しいラテラル型ガリウムひ素トランジスタ」（New Late
ral GaAs Transistor,1984 IEDM Tech Digest 201）、
これらによる解決手段はいずれも満足すべきものではな
い。
［問題点を解決しようとするための手段］ かくて本発明は、エミツタおよびベースの電極を表面
からの拡散によつて形成するようにしたプレーナ型バイ
ポーラトランジスタおよびその製作方法を提供するもの
で、デバイスどうしのアイソレーシヨンもこれを表面か
らの拡散によつて行なうこととして、大規模集積に適し
たプレーナ型デバイスを製作しうるようにすることによ
り、従来のデバイスにおける諸問題を解決することを可
能にするものである。
からの拡散によつて形成するようにしたプレーナ型バイ
ポーラトランジスタおよびその製作方法を提供するもの
で、デバイスどうしのアイソレーシヨンもこれを表面か
らの拡散によつて行なうこととして、大規模集積に適し
たプレーナ型デバイスを製作しうるようにすることによ
り、従来のデバイスにおける諸問題を解決することを可
能にするものである。
さらに本発明の一実施態様においては、非ドープ層と
したアルミニウム−ガリウムひ素層と、Ｎ型ガリウムひ
素層と、基板上に形成したＮ型アルミニウム−ガリウム
ひ素層とからなる積層構造を有し、ベリリウムの注入に
よりＮ型層の一部をＰ＋型層に変換してベース領域を形
成した後、非ドープ層の表面から硫黄を拡散させてベー
ス領域上にエミツタ領域を、またベース領域から離れた
位置にコレクタ接触部をそれぞれ形成し、非ドープ層の
表面から亜鉛の環状領域を拡散により形成して、前記ベ
ース領域と接触させるとともにエミツタを取り囲みかつ
これをアイソレートするようにし、さらに当該デバイス
を取り囲む第２の亜鉛の環状領域を拡散により形成する
ことにより、デバイス自体のアイソレーシヨンをおこな
うこととする。
したアルミニウム−ガリウムひ素層と、Ｎ型ガリウムひ
素層と、基板上に形成したＮ型アルミニウム−ガリウム
ひ素層とからなる積層構造を有し、ベリリウムの注入に
よりＮ型層の一部をＰ＋型層に変換してベース領域を形
成した後、非ドープ層の表面から硫黄を拡散させてベー
ス領域上にエミツタ領域を、またベース領域から離れた
位置にコレクタ接触部をそれぞれ形成し、非ドープ層の
表面から亜鉛の環状領域を拡散により形成して、前記ベ
ース領域と接触させるとともにエミツタを取り囲みかつ
これをアイソレートするようにし、さらに当該デバイス
を取り囲む第２の亜鉛の環状領域を拡散により形成する
ことにより、デバイス自体のアイソレーシヨンをおこな
うこととする。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
第1A図および第1B図はそれぞれ、本発明の第１の実施
例によるヘテロ接合バイポーラトランジスタ30の概略断
面図および平面図で、このバイポーラトランジスタ30は
半絶縁性ガリウムひ素（以下GaAsと記す）基板32と、Ｎ
型のアルミニウム−ガリウムひ素（以下Al0.25Ga0.75As
と記す）のエピ層34と、Ｎ−型GaAsエピ層の領域36と、
Ｐ型GaAsエピ層の領域38と、半絶縁性Al0.25Ga0.75Asの
エピ層領域40と、Ｎ型Al0.25Ga0.75Asのエピ層領域42,4
4と、点線で示すようなGaAsおよびAl0.25Ga0.75Asエピ
層の一部をふくむＰ＋型領域46と、オーミツク電極48,5
0,52と、アイソレーシヨン領域54とを有する。
例によるヘテロ接合バイポーラトランジスタ30の概略断
面図および平面図で、このバイポーラトランジスタ30は
半絶縁性ガリウムひ素（以下GaAsと記す）基板32と、Ｎ
型のアルミニウム−ガリウムひ素（以下Al0.25Ga0.75As
と記す）のエピ層34と、Ｎ−型GaAsエピ層の領域36と、
Ｐ型GaAsエピ層の領域38と、半絶縁性Al0.25Ga0.75Asの
エピ層領域40と、Ｎ型Al0.25Ga0.75Asのエピ層領域42,4
4と、点線で示すようなGaAsおよびAl0.25Ga0.75Asエピ
層の一部をふくむＰ＋型領域46と、オーミツク電極48,5
0,52と、アイソレーシヨン領域54とを有する。
図示のデバイス30はバイポーラトランジスタとして動
作するもので、Ｎ型領域44をエミツタとし、Ｐ＋型領域
38をベースとし、Ｎ型領域34をコレクタとし、Ｎ−型領
域36とＮ型領域42とによりコレクタのオーミツク電極48
をコレクタ34に電気的に結合し、Ｐ＋型領域46によりベ
ース用オーミツク電極52を前記ベース領域38に電気的に
結合し、さらにエミツタ用オーミツク電極50を前記領域
エミツタ44に隣接させた構成としてある。このようにオ
ーミツク電極からベースおよびコレクタ領域に結合する
領域を設けることによつて、デバイス30をプレーナ型の
構造にすることが可能となる。なお、図示の領域40は半
絶縁性領域であり、この半絶縁層領域により、前記各オ
ーミツク電極および該最上層Al0.25Ga0.75Asエピ層40の
うちこれら電極と接する領域が互いにアイソレートされ
るとともに、表面からの寄生洩れ電流やエミツタ領域44
とベース取出し部46間からの寄生洩れ電流が減少するこ
ととなり、またこの最上層40の下方にはベースおよびコ
レクタ型の逆バイアス接合が形成されるのみである。な
おベース取出し部46は、コレクタ領域とエミツタ領域を
互いにアイソレートする役割も果たしている。
作するもので、Ｎ型領域44をエミツタとし、Ｐ＋型領域
38をベースとし、Ｎ型領域34をコレクタとし、Ｎ−型領
域36とＮ型領域42とによりコレクタのオーミツク電極48
をコレクタ34に電気的に結合し、Ｐ＋型領域46によりベ
ース用オーミツク電極52を前記ベース領域38に電気的に
結合し、さらにエミツタ用オーミツク電極50を前記領域
エミツタ44に隣接させた構成としてある。このようにオ
ーミツク電極からベースおよびコレクタ領域に結合する
領域を設けることによつて、デバイス30をプレーナ型の
構造にすることが可能となる。なお、図示の領域40は半
絶縁性領域であり、この半絶縁層領域により、前記各オ
ーミツク電極および該最上層Al0.25Ga0.75Asエピ層40の
うちこれら電極と接する領域が互いにアイソレートされ
るとともに、表面からの寄生洩れ電流やエミツタ領域44
とベース取出し部46間からの寄生洩れ電流が減少するこ
ととなり、またこの最上層40の下方にはベースおよびコ
レクタ型の逆バイアス接合が形成されるのみである。な
おベース取出し部46は、コレクタ領域とエミツタ領域を
互いにアイソレートする役割も果たしている。
第2A図は第1A図の２−２線で示す断面におけるデバイ
ス30の平衡状態での伝導帯および価電子帯を示すもの
で、第2A図では前記領域44,38,34に対応するエネルギ帯
の部分にはそれぞれの領域と同じ符号を付して示してあ
る。なお、バンドエツジにおける非連続性はこれを消失
してあるが、この非連続性はヘテロ接合部において100
Åにわたつてアルミニウム成分が傾斜していることを反
映するものである。なお、第2C図は上記２−２線に示す
面における組成断面を示すものである。
ス30の平衡状態での伝導帯および価電子帯を示すもの
で、第2A図では前記領域44,38,34に対応するエネルギ帯
の部分にはそれぞれの領域と同じ符号を付して示してあ
る。なお、バンドエツジにおける非連続性はこれを消失
してあるが、この非連続性はヘテロ接合部において100
Åにわたつてアルミニウム成分が傾斜していることを反
映するものである。なお、第2C図は上記２−２線に示す
面における組成断面を示すものである。
第2B図は第2A図の同じく上記２−２線に示す断面にお
けるデバイス30の電界印加時における伝導帯および価電
子帯を示すものであり、図示のようにエミツタ−ベース
間のヘテロ接合は順バイアスされ、コレクタ−ベース間
のヘテロ接合は逆バイアスされている。
けるデバイス30の電界印加時における伝導帯および価電
子帯を示すものであり、図示のようにエミツタ−ベース
間のヘテロ接合は順バイアスされ、コレクタ−ベース間
のヘテロ接合は逆バイアスされている。
上述のように構成したデバイス30の特徴および動作に
ついてさらに明かにすべく、本発明による製作方法の第
１の実施例につき以下説明する。
ついてさらに明かにすべく、本発明による製作方法の第
１の実施例につき以下説明する。
（ａ） まず結晶本位を（100）とするGaAs単結晶基板3
2にクロムをドープして半絶縁性としたものに、MBE（分
子線エピタキシ）法によりAl0.25Ga0.75Asのエピ層34を
8,000Åの厚さに成長させ、不純物濃度が3E16/cm3とな
るようにシリコンをドープする。なおその際、最後の10
0Å分はアルミニウムの含有量がゼロとなるような組成
傾斜とする。つぎにGaAsのエピ層36をMBEにより厚み2,0
00Åに成長させて、これに不純物濃度が3E16/cm3となる
ようにシリコンをドープした後、同じくMBE法によりAl
0.25Ga0.75Asのエピ層40を厚み2,500Åに成長させる
が、ただしこのエピ層に対してはドーピングは行なわず
半絶縁性とする。またこのエピ層40のうち最初の100Å
分は、アルミニウムの成分がゼロから0.25に傾斜するよ
うな組成断面とする。かくて得られた構造を第3A図に示
す。なお、上記３回におよぶMBE成長工程はMBE装置から
基板を取り出すことなく行なうことができる。
2にクロムをドープして半絶縁性としたものに、MBE（分
子線エピタキシ）法によりAl0.25Ga0.75Asのエピ層34を
8,000Åの厚さに成長させ、不純物濃度が3E16/cm3とな
るようにシリコンをドープする。なおその際、最後の10
0Å分はアルミニウムの含有量がゼロとなるような組成
傾斜とする。つぎにGaAsのエピ層36をMBEにより厚み2,0
00Åに成長させて、これに不純物濃度が3E16/cm3となる
ようにシリコンをドープした後、同じくMBE法によりAl
0.25Ga0.75Asのエピ層40を厚み2,500Åに成長させる
が、ただしこのエピ層に対してはドーピングは行なわず
半絶縁性とする。またこのエピ層40のうち最初の100Å
分は、アルミニウムの成分がゼロから0.25に傾斜するよ
うな組成断面とする。かくて得られた構造を第3A図に示
す。なお、上記３回におよぶMBE成長工程はMBE装置から
基板を取り出すことなく行なうことができる。
（ｂ） つぎに窒化シリコン膜55を厚みが8,000Åとな
るようにPECVD法（プラズマ促進化学蒸着法）によつて
蒸着した後、フオトレジスタ層56を塗覆して10ミクロン
平方のベース領域を画定するようにパターン化する。こ
のパターン化フオトレジスト56をマスクとして用いるこ
とにより、上記窒化シリコン層55に対してプラズマエツ
チを施し、しかる後、フオトレジスと56および窒化シリ
コン層55に形成されたパターン化開口部を介して、180K
eVのエネルギおよび2E13/cm2のドーズ量でベリリウムの
注入を行なう。この注入エネルギではベリリウムの最大
飛程距離は3.500Åに達し、これによりエピ層37の一部3
8がＰ型に変換され、かつベース領域38が形成される。
ただしこのエピ層37の残りの部分36はＮ型のままである
（第3B図参照）。上記注入エネルギはヘテロ接合面にエ
ミツタ−ベースNP接合を形成するように選択するもので
あるが、ただしヘテロ接合部が正確にベース−コレクタ
のPN接合と一致しているかどうかは、動作機能上さほど
重要ではない。上述のようにしてベリリウムを注入した
後、前記フオトレジスト層56および窒化シリコン層55を
除去し、GaAs近接キヤツプ層58を用いて温度800℃でア
ニール処理してベリリウムを活性化する。
るようにPECVD法（プラズマ促進化学蒸着法）によつて
蒸着した後、フオトレジスタ層56を塗覆して10ミクロン
平方のベース領域を画定するようにパターン化する。こ
のパターン化フオトレジスト56をマスクとして用いるこ
とにより、上記窒化シリコン層55に対してプラズマエツ
チを施し、しかる後、フオトレジスと56および窒化シリ
コン層55に形成されたパターン化開口部を介して、180K
eVのエネルギおよび2E13/cm2のドーズ量でベリリウムの
注入を行なう。この注入エネルギではベリリウムの最大
飛程距離は3.500Åに達し、これによりエピ層37の一部3
8がＰ型に変換され、かつベース領域38が形成される。
ただしこのエピ層37の残りの部分36はＮ型のままである
（第3B図参照）。上記注入エネルギはヘテロ接合面にエ
ミツタ−ベースNP接合を形成するように選択するもので
あるが、ただしヘテロ接合部が正確にベース−コレクタ
のPN接合と一致しているかどうかは、動作機能上さほど
重要ではない。上述のようにしてベリリウムを注入した
後、前記フオトレジスト層56および窒化シリコン層55を
除去し、GaAs近接キヤツプ層58を用いて温度800℃でア
ニール処理してベリリウムを活性化する。
（ｃ） 第3C図に示すごとく、デバイスモートアイソレ
ーシヨン領域54を亜鉛の拡散によつて形成し、デバイス
30に約21ミクロン×26ミクロンのデバイスタブを画定す
る。この亜鉛はAlGaAs領域およびGaAsP＋型領域をドー
プして、その接合面をアイソレートするための絶縁領域
を形成するものである。さらにもう一度亜鉛の拡散を行
なって、ベース取出し部としての領域46を形成する。こ
の拡散の詳細については工程（ｅ）および（ｆ）につき
後述する。第3C図はかくて得られた構造を示すものであ
る。
ーシヨン領域54を亜鉛の拡散によつて形成し、デバイス
30に約21ミクロン×26ミクロンのデバイスタブを画定す
る。この亜鉛はAlGaAs領域およびGaAsP＋型領域をドー
プして、その接合面をアイソレートするための絶縁領域
を形成するものである。さらにもう一度亜鉛の拡散を行
なって、ベース取出し部としての領域46を形成する。こ
の拡散の詳細については工程（ｅ）および（ｆ）につき
後述する。第3C図はかくて得られた構造を示すものであ
る。
（ｄ） 第3D図に示すごとく、厚さ500Åの窒化シリコ
ンのキヤツプ層58をさらに蒸着した後、パターン化およ
びエツチ処理を行なつて、あとでエミツタおよびコレク
タ電極領域42,44（第1B図参照）を形成するための長方
形および正方形の開口部を形成し、厚み500Åの硫化錫
の層60をリフトオフ法によつて堆積して前記キヤツプ層
58の開口部を充填した後、さらにもう一層の窒化シリコ
ンの層62をPECVD法により被着する。第3D図はかくて得
られた構造を示すものである。ついで熱パルス加熱法を
用いてこの積層構造基板を900℃に加熱することによ
り、錫および硫黄を押し込んでコレクタおよびエミツタ
領域42,44を形成する。
ンのキヤツプ層58をさらに蒸着した後、パターン化およ
びエツチ処理を行なつて、あとでエミツタおよびコレク
タ電極領域42,44（第1B図参照）を形成するための長方
形および正方形の開口部を形成し、厚み500Åの硫化錫
の層60をリフトオフ法によつて堆積して前記キヤツプ層
58の開口部を充填した後、さらにもう一層の窒化シリコ
ンの層62をPECVD法により被着する。第3D図はかくて得
られた構造を示すものである。ついで熱パルス加熱法を
用いてこの積層構造基板を900℃に加熱することによ
り、錫および硫黄を押し込んでコレクタおよびエミツタ
領域42,44を形成する。
（ｅ） つづいて第3E図に示すごとく前記キヤツプ層58
および窒化シリコン層62をパターン化してエツチ処理を
施すことにより、あとでベース取出し領域46（第1B図参
照）を形成するための環状開口部を形成し、20％の酸化
亜鉛と80％の酸化シリコンの混合物の層64をスパツタリ
ングによつて厚み500Åに被着した後リフトオフ処理を
施し、最後の窒化物層66を蒸着する。第3E図はかくて得
られた構造を示すものである。
および窒化シリコン層62をパターン化してエツチ処理を
施すことにより、あとでベース取出し領域46（第1B図参
照）を形成するための環状開口部を形成し、20％の酸化
亜鉛と80％の酸化シリコンの混合物の層64をスパツタリ
ングによつて厚み500Åに被着した後リフトオフ処理を
施し、最後の窒化物層66を蒸着する。第3E図はかくて得
られた構造を示すものである。
（ｆ） ついで熱パルスによる加熱によりこの積層構造
基板を725℃で60秒間加熱し、これにより前記混合物層6
4中の亜鉛を該積層基板中に拡散させて前記ベース取出
し領域46を形成する。しかる後、前記の層58,60,62,64,
66を除去し、金−ゲルマニウム等のオーミツク電極材料
の蒸着、パターン化、および合金化を行なうことによ
り、オーミツク電極48,50,52を形成して第1A図に示した
ようなデバイス30を完成する。なお上記熱パルスによる
加熱処理によつて、アイソレーシヨン領域54の亜鉛もさ
らに拡散させられることとなるため、該領域54はその形
成時の大きさを最終的な所望寸法よりも小さく設定して
おく。
基板を725℃で60秒間加熱し、これにより前記混合物層6
4中の亜鉛を該積層基板中に拡散させて前記ベース取出
し領域46を形成する。しかる後、前記の層58,60,62,64,
66を除去し、金−ゲルマニウム等のオーミツク電極材料
の蒸着、パターン化、および合金化を行なうことによ
り、オーミツク電極48,50,52を形成して第1A図に示した
ようなデバイス30を完成する。なお上記熱パルスによる
加熱処理によつて、アイソレーシヨン領域54の亜鉛もさ
らに拡散させられることとなるため、該領域54はその形
成時の大きさを最終的な所望寸法よりも小さく設定して
おく。
上述のように拡散法を用いて前記ベース取出し部46を
形成することとしたことにより、電気的接触部を形成す
るためのエツチ処理が不要となるとともに、亜鉛の蒸着
によりアイソレーシヨン領域を形成することとしたた
め、メサ形のアイソレーシヨン領域を形成する必要がな
く、さらにAl0.25Ga0.75As半絶縁性層40又は140を非ド
ープ層としたため、表面電流およびエミツタ領域44と外
因性ベース領域46との間の電流が制限されることとなつ
て、ボロンの注入をおこなう必要がなくなるという利点
が得られる。
形成することとしたことにより、電気的接触部を形成す
るためのエツチ処理が不要となるとともに、亜鉛の蒸着
によりアイソレーシヨン領域を形成することとしたた
め、メサ形のアイソレーシヨン領域を形成する必要がな
く、さらにAl0.25Ga0.75As半絶縁性層40又は140を非ド
ープ層としたため、表面電流およびエミツタ領域44と外
因性ベース領域46との間の電流が制限されることとなつ
て、ボロンの注入をおこなう必要がなくなるという利点
が得られる。
第４図は本発明の第２の実施例によるヘテロ接合型バ
イポーラトランジスタ130の断面図で、このトランジス
タ130は、半絶縁性GaAs基板132と、Ｎ型GaAsエピ層134
と、Ｎ−型GaAsエピ層領域136と、Ｐ型GaAsエピ層領域1
38と、半絶縁性Al0.25Ga0.75Asエピ層領域140と、Ｎ型A
l0.25Ga0.75Asエピ層領域141,142,144と、点線で示すよ
うにGaAsおよびAl0.25Ga0.75Asのエピ層の一部をふくむ
Ｐ＋領域146と、オーミツク電極148,150,152と、Ｐ＋型
アイソレーシヨン領域154とを有する。該デバイス130の
構成は第１の実施例たる前記デバイス30とほぼ同等のも
のであるが、ただしデバイス30におけるAl0.25Ga0.75As
エピ層34（コレクタ領域）のかわりにGaAsエピ層134を
用いるとともに、Ｎ型Al0.25Ga0.75Asエピ層領域141を
さらに追加してなるものである。このエピ層領域141を
設けることによつて、エミツタ−ベースのヘテロ接合
（141−138）がすでに形成されることとなるため、前記
エピ層領域144を形成するにあたつてＮ型ドーパントと
しての硫黄の拡散深さを正確に制御する必要が軽減され
ることとなる。これに対して前記デバイス30の場合は、
イオンの注入によつてベース領域を形成するもので、そ
の際の飛程距離を制御することはできるが、熱パルスに
より急速な加熱を行なう間に硫黄の拡散によつてエミツ
タが形成されるため、このデバイス30の場合には、AlGa
As−GaAsのヘテロ接合面におけるエミツタ−ベース接合
の位置が、主として硫黄の拡散深さの制御により定まる
こととなる。なお前記エピ層領域141およびその近傍に
おける領域146の一部は、エミツタ−ベース接合（141−
138）が順方向にバイアスされる際に順方向にバイアス
されるＮ−Ｐ＋型接合を形成する。ただし領域141,146
間の接合面は領域141,138間の接合面に比較して接合面
積が小さく、また領域146のドープ濃度は領域138よりも
高く、さらに領域144からのキヤリアの注入が領域141,1
46間の接合面とは反対方向に行なわれ、これらもろもろ
の要因によつて領域141,146間の接合面を通る洩れ電流
が減少することとなる。
イポーラトランジスタ130の断面図で、このトランジス
タ130は、半絶縁性GaAs基板132と、Ｎ型GaAsエピ層134
と、Ｎ−型GaAsエピ層領域136と、Ｐ型GaAsエピ層領域1
38と、半絶縁性Al0.25Ga0.75Asエピ層領域140と、Ｎ型A
l0.25Ga0.75Asエピ層領域141,142,144と、点線で示すよ
うにGaAsおよびAl0.25Ga0.75Asのエピ層の一部をふくむ
Ｐ＋領域146と、オーミツク電極148,150,152と、Ｐ＋型
アイソレーシヨン領域154とを有する。該デバイス130の
構成は第１の実施例たる前記デバイス30とほぼ同等のも
のであるが、ただしデバイス30におけるAl0.25Ga0.75As
エピ層34（コレクタ領域）のかわりにGaAsエピ層134を
用いるとともに、Ｎ型Al0.25Ga0.75Asエピ層領域141を
さらに追加してなるものである。このエピ層領域141を
設けることによつて、エミツタ−ベースのヘテロ接合
（141−138）がすでに形成されることとなるため、前記
エピ層領域144を形成するにあたつてＮ型ドーパントと
しての硫黄の拡散深さを正確に制御する必要が軽減され
ることとなる。これに対して前記デバイス30の場合は、
イオンの注入によつてベース領域を形成するもので、そ
の際の飛程距離を制御することはできるが、熱パルスに
より急速な加熱を行なう間に硫黄の拡散によつてエミツ
タが形成されるため、このデバイス30の場合には、AlGa
As−GaAsのヘテロ接合面におけるエミツタ−ベース接合
の位置が、主として硫黄の拡散深さの制御により定まる
こととなる。なお前記エピ層領域141およびその近傍に
おける領域146の一部は、エミツタ−ベース接合（141−
138）が順方向にバイアスされる際に順方向にバイアス
されるＮ−Ｐ＋型接合を形成する。ただし領域141,146
間の接合面は領域141,138間の接合面に比較して接合面
積が小さく、また領域146のドープ濃度は領域138よりも
高く、さらに領域144からのキヤリアの注入が領域141,1
46間の接合面とは反対方向に行なわれ、これらもろもろ
の要因によつて領域141,146間の接合面を通る洩れ電流
が減少することとなる。
上述のデバイス130は前記デバイス30につきさきに述
べた方法と同様の工程を用いて製作されるが、ただし上
記のように追加形成したAl0.25Ga0.75Asエピ層（領域14
1およびこれと対応する領域146の複数の一部）が厚み50
0Åに成長され、かつシリコンによりキヤリア濃度5E17/
cm3にドープされる点で、前述の製作方法と異るもので
ある。
べた方法と同様の工程を用いて製作されるが、ただし上
記のように追加形成したAl0.25Ga0.75Asエピ層（領域14
1およびこれと対応する領域146の複数の一部）が厚み50
0Åに成長され、かつシリコンによりキヤリア濃度5E17/
cm3にドープされる点で、前述の製作方法と異るもので
ある。
第５図は本発明の第３の実施例によるヘテロ接合バイ
ポーラトランジスタ230を示す断面図であり、このバイ
ポーラトランジスタ230は半絶縁性GaAs基板232と、Ｎ型
GaAsエピ層234と、Ｎ−型GaAsエピ層領域235と、Ｐ型エ
ピ層領域238と、Ｎ型Al0.25Ga0.75Asエピ層領域241と、
Ｎ型エピ層領域243と、点線で示すようにGaAsおよびAl
0.25Ga0.75Asのエピ層の一部を有するＰ＋型領域246
と、オーミツク電極248,250,252と、Ｐ＋型アイソレー
シヨン領域254とを有する。上記エピ層241は厚み2,500
Å、エピ層243は厚み500Åで、ともにシリコンによりキ
ヤリア濃度3E17/cm3にドープされている。これら領域24
1,243はドープ領域としてあるため、エミツタおよびコ
レクタ接触部を形成するのに硫化錫の拡散を行なう必要
がない。
ポーラトランジスタ230を示す断面図であり、このバイ
ポーラトランジスタ230は半絶縁性GaAs基板232と、Ｎ型
GaAsエピ層234と、Ｎ−型GaAsエピ層領域235と、Ｐ型エ
ピ層領域238と、Ｎ型Al0.25Ga0.75Asエピ層領域241と、
Ｎ型エピ層領域243と、点線で示すようにGaAsおよびAl
0.25Ga0.75Asのエピ層の一部を有するＰ＋型領域246
と、オーミツク電極248,250,252と、Ｐ＋型アイソレー
シヨン領域254とを有する。上記エピ層241は厚み2,500
Å、エピ層243は厚み500Åで、ともにシリコンによりキ
ヤリア濃度3E17/cm3にドープされている。これら領域24
1,243はドープ領域としてあるため、エミツタおよびコ
レクタ接触部を形成するのに硫化錫の拡散を行なう必要
がない。
以上、本発明によるバイポーラトランジスタおよびそ
の製作方法の実施例につき記載してきたが、該デバイス
のプレーナ構造および拡散方法につき前述した各種の特
徴を生かしつつ、これら実施例に対して適宜変更を行な
つて実施してもよいことはいうまでもない。このような
変更としては、とくに下記のようなものが可能である。
の製作方法の実施例につき記載してきたが、該デバイス
のプレーナ構造および拡散方法につき前述した各種の特
徴を生かしつつ、これら実施例に対して適宜変更を行な
つて実施してもよいことはいうまでもない。このような
変更としては、とくに下記のようなものが可能である。
すなわち、まずデバイスの各構成要素の寸法や形状等
はこれを適宜変更することが可能であり、例えば、ベー
ス領域を円形、楕円形、三角形等に形成したり、またエ
ミツタはこれをマルチエミツタ形式としてもよい。
はこれを適宜変更することが可能であり、例えば、ベー
ス領域を円形、楕円形、三角形等に形成したり、またエ
ミツタはこれをマルチエミツタ形式としてもよい。
同様に、デバイスは各層のドーピングや拡散に用いる
伝導型を記載の実施例の場合とは逆の伝導型とすること
により、Ｐ−Ｎ−Ｐ型のバイポーラトランジスタを得る
ようにすることもできる。あるいはまたベースを形成す
るエピ層は、まず当該ベースに所望の伝導型のドーパン
トを被着した後、該ベースの外側の領域にイオン注入を
行なつて外側領域の伝導型を変換するようにしてもよ
い。
伝導型を記載の実施例の場合とは逆の伝導型とすること
により、Ｐ−Ｎ−Ｐ型のバイポーラトランジスタを得る
ようにすることもできる。あるいはまたベースを形成す
るエピ層は、まず当該ベースに所望の伝導型のドーパン
トを被着した後、該ベースの外側の領域にイオン注入を
行なつて外側領域の伝導型を変換するようにしてもよ
い。
さらに、使用材料についてもこれを各種変更すること
が可能であり、例えばエピ層としてはインジウムガリウ
ムひ素−インジウム燐化物、水銀カドミウムテルル化物
−カドミウムテルル化物、あるいは４成分あるいはそれ
以上の合金からなる系等を用いることとしてもよい。さ
らに、すべてのエピ層（必ずしもヘテロ接合型デバイス
である必要はない）に対してGaAsを用いたり、あるいは
すべてのエピ層に対してアルミニウム−ガリウムひ素を
用いてアルミニウムの含有量を種々に変化させたりする
ことも可能である。またドーパントの拡散に使用する物
質としては、ゲルマニウム、硫黄、セレン、テルル、マ
グネシウム、その他任意の物質を用いることができる。
が可能であり、例えばエピ層としてはインジウムガリウ
ムひ素−インジウム燐化物、水銀カドミウムテルル化物
−カドミウムテルル化物、あるいは４成分あるいはそれ
以上の合金からなる系等を用いることとしてもよい。さ
らに、すべてのエピ層（必ずしもヘテロ接合型デバイス
である必要はない）に対してGaAsを用いたり、あるいは
すべてのエピ層に対してアルミニウム−ガリウムひ素を
用いてアルミニウムの含有量を種々に変化させたりする
ことも可能である。またドーパントの拡散に使用する物
質としては、ゲルマニウム、硫黄、セレン、テルル、マ
グネシウム、その他任意の物質を用いることができる。
エピ層の代りに超格子を用いることが一般に可能であ
るが、とくに本発明の第１の実施例たるデバイス30の場
合、エピ層40の代りに超格子を用いることによつてその
エミツタ材料の特性を改善することができる。このため
には例えば、200ÅのAl0.3Ga0.7Asと50ÅのGaAsの６周
期からなる超格子を1,500ÅのAl0.25Ga0.75Asの代りに
用いる等とすればよい。
るが、とくに本発明の第１の実施例たるデバイス30の場
合、エピ層40の代りに超格子を用いることによつてその
エミツタ材料の特性を改善することができる。このため
には例えば、200ÅのAl0.3Ga0.7Asと50ÅのGaAsの６周
期からなる超格子を1,500ÅのAl0.25Ga0.75Asの代りに
用いる等とすればよい。
またＰ型およびＮ型領域のあとオーミツク電極を形成
するにあたつては、非ドープ層によるGaAs密着露光キヤ
ツプを使用して該オーミツク電極の形成を行なうように
してもよい。
するにあたつては、非ドープ層によるGaAs密着露光キヤ
ツプを使用して該オーミツク電極の形成を行なうように
してもよい。
［発明の効果］ 以上に述べたように、本発明によるバイポーラトラン
ジスタはプレーナ構造を有する縦型AlGaAsヘテロ接合ト
ランジスタであり、このトランジスタの最上層に形成し
たエミツタ領域44に対しては、層間接続用のビアをエツ
チ形成する代りに、表面から亜鉛をドーパントとして拡
散させることによりベース領域領域38の取出しないし接
触部を形成し、さらに表面から硫黄をドーパントとして
拡散させることによりコレクタ領域34,36の接触部を形
成する。さらに該デバイス自体のアイソレーシヨンはメ
サ型領域を形成する代りに亜鉛の拡散領域54を形成する
ことにより行ない、以上の各拡散工程には急速熱パルス
加熱法を用いてこれを実行するようにしたもので、表面
からの拡散あるいは注入処理によつてバイポーラトラン
ジスタを製作できるようにしたため、バイポーラトラン
ジスタの特徴を損なうことなく大規模集積に適したプレ
ーナ構造を実現できるという効果がある。
ジスタはプレーナ構造を有する縦型AlGaAsヘテロ接合ト
ランジスタであり、このトランジスタの最上層に形成し
たエミツタ領域44に対しては、層間接続用のビアをエツ
チ形成する代りに、表面から亜鉛をドーパントとして拡
散させることによりベース領域領域38の取出しないし接
触部を形成し、さらに表面から硫黄をドーパントとして
拡散させることによりコレクタ領域34,36の接触部を形
成する。さらに該デバイス自体のアイソレーシヨンはメ
サ型領域を形成する代りに亜鉛の拡散領域54を形成する
ことにより行ない、以上の各拡散工程には急速熱パルス
加熱法を用いてこれを実行するようにしたもので、表面
からの拡散あるいは注入処理によつてバイポーラトラン
ジスタを製作できるようにしたため、バイポーラトラン
ジスタの特徴を損なうことなく大規模集積に適したプレ
ーナ構造を実現できるという効果がある。
またアイソレーシヨン領域および接触部を拡散法によ
り形成する方式を用いたことにより、プレーナ処理が可
能となるとともに、ビア形成のために深いエツチ処理を
行なつたりメサ形領域を形成したりする必要がなくな
り、しかもなおかつトランジスタの垂直方向特性を良好
に維持することができるという効果もある。
り形成する方式を用いたことにより、プレーナ処理が可
能となるとともに、ビア形成のために深いエツチ処理を
行なつたりメサ形領域を形成したりする必要がなくな
り、しかもなおかつトランジスタの垂直方向特性を良好
に維持することができるという効果もある。
以上の説明に関連して、さらに以下の項目を開示す
る。
る。
（１）（ａ） 第１の伝導型にドープされた第１の半導
体材料からなり、コレクター領域を有する第１の層と、 （ｂ） この第１の層上に形成された第２の半導体材料
からなる第２の層と、 （ｃ） この第２の層上に形成された第３の半導体材料
からなる第３の層と、 （ｄ） 前記第２および第３の層に形成されるとともに
前記第１の層とは逆の伝導型にドープされ、前記第３の
層中に前記第１の伝導型のエミツタ領域を画定し、前記
第２の層中に前記逆の伝導型のベース領域を画定してこ
れと接触し、さらに前記第３の層を介して前記ベースと
結合するドープ領域と、 （ｅ） 前記第１の伝導型にドープされた前記ドープ領
域の外側において前記第２および第３の層の一部をな
し、かつ前記コレクタ領域と結合する部位とからなるこ
とを特徴とするバイポーラトランジスタ。
体材料からなり、コレクター領域を有する第１の層と、 （ｂ） この第１の層上に形成された第２の半導体材料
からなる第２の層と、 （ｃ） この第２の層上に形成された第３の半導体材料
からなる第３の層と、 （ｄ） 前記第２および第３の層に形成されるとともに
前記第１の層とは逆の伝導型にドープされ、前記第３の
層中に前記第１の伝導型のエミツタ領域を画定し、前記
第２の層中に前記逆の伝導型のベース領域を画定してこ
れと接触し、さらに前記第３の層を介して前記ベースと
結合するドープ領域と、 （ｅ） 前記第１の伝導型にドープされた前記ドープ領
域の外側において前記第２および第３の層の一部をな
し、かつ前記コレクタ領域と結合する部位とからなるこ
とを特徴とするバイポーラトランジスタ。
（２）（ａ） 前記ベース領域およびエミツタ領域によ
りヘテロ接合を形成してなる第１項に記載のトランジス
タ。
りヘテロ接合を形成してなる第１項に記載のトランジス
タ。
（３）（ａ） 前記第２の層はこれをガリウムひ素によ
り形成し、 （ｂ） 前記第３の層はこれをアルミニウム−ガリウム
ひ素合金により形成し、このアルミニウム−ガリウムひ
素合金が前記ガリウムひ素のバンドギヤツプより大きな
バンドギヤツプを有することとした第２項に記載のトラ
ンジスタ。
り形成し、 （ｂ） 前記第３の層はこれをアルミニウム−ガリウム
ひ素合金により形成し、このアルミニウム−ガリウムひ
素合金が前記ガリウムひ素のバンドギヤツプより大きな
バンドギヤツプを有することとした第２項に記載のトラ
ンジスタ。
（４）（ａ）前記ドープ領域はこれを前記第３の層の表
面から亜鉛を拡散して形成したことを特徴とする第３項
に記載のトランジスタ。
面から亜鉛を拡散して形成したことを特徴とする第３項
に記載のトランジスタ。
（５）（ａ） 前記エミツタはこれを前記第３の層から
硫黄を拡散して形成したことを特徴とする第３項に記載
のトランジスタ。
硫黄を拡散して形成したことを特徴とする第３項に記載
のトランジスタ。
（６）（ａ） 前記ヘテロ接合はこれを組成傾斜構造と
してなる第２項に記載のトランジスタ。
してなる第２項に記載のトランジスタ。
（７）（ａ） 前記第３の層は前記ベース領域の近傍の
部分においては前記第１の伝導型にドープされ、前記ド
ープ領域の近傍において該領域により取り囲まれた部分
においては非ドープとした第１項に記載のトランジス
タ。
部分においては前記第１の伝導型にドープされ、前記ド
ープ領域の近傍において該領域により取り囲まれた部分
においては非ドープとした第１項に記載のトランジス
タ。
（８）プレーナ型バイポーラトランジスタにおいて （ａ） 該プレーナ型バイポーラトランジスタのベース
領域と同等の伝導型を有するドーパントの拡散によつて
形成され、かつ該トランジスタ領域を取り囲むようにし
たことを特徴とするプレーナ型バイポーラトランジスタ
のアイソレーシヨン構造。
領域と同等の伝導型を有するドーパントの拡散によつて
形成され、かつ該トランジスタ領域を取り囲むようにし
たことを特徴とするプレーナ型バイポーラトランジスタ
のアイソレーシヨン構造。
（９）バイポーラトランジスタを製作するにあたつて、 （ａ） 基板上に第１の半導体材料による第１の層を形
成し、その際この第１の層が第１の伝導型を有しかつ前
記トランジスタのコレクタを形成するようにする工程
と、 （ｂ） 前記第１の層上に第２の半導体材料による第２
の層を形成し、その際この第２の層が前記第１の伝導型
を有するようにする工程と、 （ｃ） 前記第２の層上に第３の半導体材料による第３
の層を形成する工程と、 （ｄ） 前記第２の層の一部に第１のドーパントを注入
して前記第１の伝導型とは逆の伝導型に変換して当該ト
ランジスタのベース領域を形成する工程と、 （ｅ） 前記第３の層の表面に該表面の一部を取り囲む
ような形状に第２のドーパントを被着する工程と、 （ｆ） 前記第２のドーパントを内部拡散させて前記逆
の伝導型の領域を形成し、この領域を前記第２の層の一
部と接触させるとともに、当該トランジスタのベース領
域を形成しかつエミツタ領域を画定する工程とからなる
ことを特徴とするバイポーラトランジスタの製作方法。
成し、その際この第１の層が第１の伝導型を有しかつ前
記トランジスタのコレクタを形成するようにする工程
と、 （ｂ） 前記第１の層上に第２の半導体材料による第２
の層を形成し、その際この第２の層が前記第１の伝導型
を有するようにする工程と、 （ｃ） 前記第２の層上に第３の半導体材料による第３
の層を形成する工程と、 （ｄ） 前記第２の層の一部に第１のドーパントを注入
して前記第１の伝導型とは逆の伝導型に変換して当該ト
ランジスタのベース領域を形成する工程と、 （ｅ） 前記第３の層の表面に該表面の一部を取り囲む
ような形状に第２のドーパントを被着する工程と、 （ｆ） 前記第２のドーパントを内部拡散させて前記逆
の伝導型の領域を形成し、この領域を前記第２の層の一
部と接触させるとともに、当該トランジスタのベース領
域を形成しかつエミツタ領域を画定する工程とからなる
ことを特徴とするバイポーラトランジスタの製作方法。
（10）前記各工程に加えて （ａ） 前記第３の層の表面の前記一部の内側でかつ該
表面の一部を取り囲む前記形状の外側において、該第３
の層の表面に第３のドーパントを被着する工程と、 （ｂ） 前記第３のドーパントを内部拡散させて当該ト
ランジスタのエミツタおよびコレクタ用のコンタクト部
を形成する工程とをさらに有する第９項に記載のトラン
ジスタの製作方法。
表面の一部を取り囲む前記形状の外側において、該第３
の層の表面に第３のドーパントを被着する工程と、 （ｂ） 前記第３のドーパントを内部拡散させて当該ト
ランジスタのエミツタおよびコレクタ用のコンタクト部
を形成する工程とをさらに有する第９項に記載のトラン
ジスタの製作方法。
（11）前記各工程に加えて （ａ） 前記第３の層の前記第２の層の近傍におけるサ
ブ層を前記第１の伝導型にドープする工程をさらにふく
む第10項に記載のトランジスタの製作方法。
ブ層を前記第１の伝導型にドープする工程をさらにふく
む第10項に記載のトランジスタの製作方法。
（12）（ａ） 前記第２の半導体材料はこれをガリウム
ひ素とし、 （ｂ） 前記第３の半導体材料はこれをアルミニウム−
ガリウムひ素とし、 （ｃ） かつ前記第２のドーパントは亜鉛をふくむこと
とした第11項に記載のトランジスタの製作方法。
ひ素とし、 （ｂ） 前記第３の半導体材料はこれをアルミニウム−
ガリウムひ素とし、 （ｃ） かつ前記第２のドーパントは亜鉛をふくむこと
とした第11項に記載のトランジスタの製作方法。
（13）前記各工程に加えて （ａ） 前記層の表面に前記第２のドーパントを被着し
て当該トランジスタを取り囲むようにし、 （ｂ） 前記第２のドーパントをさらに前記基板中に内
部拡散させて前記トランジスタをアイソレートするよう
にした第12項に記載のトランジスタの製作方法。
て当該トランジスタを取り囲むようにし、 （ｂ） 前記第２のドーパントをさらに前記基板中に内
部拡散させて前記トランジスタをアイソレートするよう
にした第12項に記載のトランジスタの製作方法。
添付図面中、第1A図および第1B図は本発明の第１の実施
例によるヘテロ接合バイポーラトランジスタの側面図お
よび平面図、第2A図ないし第2C図はこの第１の実施例に
よるトランジスタのエネルギ帯を示す図、第3A図ないし
第3E図は第１の実施例たるトランジスタを製作する方法
の第１の実施例における各工程を示す概略断面図、第４
図は本発明によるトランジスタの第２の実施例を示す断
面図、第５図は本発明によるトランジスタの第３の実施
例を示す断面図である。 30,130,230……トランジスタデバイス 32,132,232……半絶縁性ガリウムひ素基板 34,134,234……Ｎ型Al0.25Ga0.75Asエピ層層（コレクタ
領域） 36,136,236……Ｎ型ガリウムひ素エピ層領域（コレクタ
領域） 38,138,238……Ｐ型ガリウムひ素エピ層領域（ベース領
域） 40,140,240……半絶縁性Al0.25Ga0.75Asエピ層領域 42,142,242……Ｎ型Al0.25Ga0.75Asエピ層領域（コレク
タ接触領域） 44,144,244……Ｎ型Al0.25Ga0.75Asエピ層領域エミツタ
接触領域） 46,146,246……Ｐ＋型領域（ベース接触領域） 48,50,52,248,250,252……オーミツク電極 54,254……デバイスアイソレーシヨン領域
例によるヘテロ接合バイポーラトランジスタの側面図お
よび平面図、第2A図ないし第2C図はこの第１の実施例に
よるトランジスタのエネルギ帯を示す図、第3A図ないし
第3E図は第１の実施例たるトランジスタを製作する方法
の第１の実施例における各工程を示す概略断面図、第４
図は本発明によるトランジスタの第２の実施例を示す断
面図、第５図は本発明によるトランジスタの第３の実施
例を示す断面図である。 30,130,230……トランジスタデバイス 32,132,232……半絶縁性ガリウムひ素基板 34,134,234……Ｎ型Al0.25Ga0.75Asエピ層層（コレクタ
領域） 36,136,236……Ｎ型ガリウムひ素エピ層領域（コレクタ
領域） 38,138,238……Ｐ型ガリウムひ素エピ層領域（ベース領
域） 40,140,240……半絶縁性Al0.25Ga0.75Asエピ層領域 42,142,242……Ｎ型Al0.25Ga0.75Asエピ層領域（コレク
タ接触領域） 44,144,244……Ｎ型Al0.25Ga0.75Asエピ層領域エミツタ
接触領域） 46,146,246……Ｐ＋型領域（ベース接触領域） 48,50,52,248,250,252……オーミツク電極 54,254……デバイスアイソレーシヨン領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シバン ケイ．テイク アメリカ合衆国テキサス州リチヤードソ ン，ダミアン ウエイ 1700 (56)参考文献 特開 昭60−17958（ＪＰ，Ａ) 特開 昭60−253267（ＪＰ，Ａ)
Claims (2)
- 【請求項１】（ａ） 第１の伝導型にドープされた第１
の半導体材料からなり、コレクター領域を有する第１の
層と、 （ｂ） この第１の層上に形成された第２の半導体材料
からなる第２の層と、 （ｃ） この第２の層上に形成された第３の半導体材料
からなる第３の層と、 （ｄ） 前記第２および第３の層に形成されるとともに
前記第１の層とは逆の伝導型であって、前記第３の層中
にあって前記第１の伝導型のエミッタ領域を離れて囲
み、前記第２の層中に前記逆の伝導型のベース領域と接
触した前記第２の層中にある外因性ベースと、 （ｅ） 前記第１の伝導型であって前記外因性ベース領
域の外側において前記第２および第３の層の一部をな
し、かつ前記コレクタ領域と結合する部位とからなるこ
とを特徴とするバイポーラトランジスタ。 - 【請求項２】バイポーラトランジスタを製作するにあた
って、 （ａ） 基板上に第１の半導体材料による第１の層を形
成し、その際この第１の層が第１の伝導型を有しかつ前
記トランジスタのコレクタを形成するようにする工程
と、 （ｂ） 前記第１の層上に第２の半導体材料による第２
の層を形成し、その際この第２の層が前記第１の伝導型
を有するようにする工程と、 （ｃ） 前記第２の層上に第３の半導体材料による第３
の層を形成する工程と、 （ｄ） 前記第２の層の一部に第１のドーパントを注入
して前記第１の伝導型とは逆の伝導型に変換して当該ト
ランジスタの真性ベース領域を形成する工程と、 （ｅ） 前記第３の層の表面に該表面の一部を取り囲む
ような形状に第２のドーパントを被着して内側にエミッ
タを形成する工程と、 （ｆ） 前記第２のドーパントを前記第２の層と前記第
３の層の中に内部拡散させて前記真性ベース領域と接触
し前記第３の層の中の前記エミッタを離れて囲む不純物
ベース領域を形成することを特徴とするバイポーラトラ
ンジスタの製作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/750,387 US4672414A (en) | 1985-06-28 | 1985-06-28 | Planar heterojunction bipolar device and method |
| US750387 | 1991-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276555A JPS6276555A (ja) | 1987-04-08 |
| JPH084091B2 true JPH084091B2 (ja) | 1996-01-17 |
Family
ID=25017658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151318A Expired - Lifetime JPH084091B2 (ja) | 1985-06-28 | 1986-06-27 | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4672414A (ja) |
| JP (1) | JPH084091B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63276267A (ja) * | 1987-05-08 | 1988-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH07120664B2 (ja) * | 1987-07-16 | 1995-12-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US4831286A (en) * | 1987-09-29 | 1989-05-16 | Texas Instruments Incorporated | Enabled clock circuit |
| US4839303A (en) * | 1987-10-13 | 1989-06-13 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors and method |
| US5164797A (en) * | 1988-06-17 | 1992-11-17 | Xerox Corporation | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser |
| US4987468A (en) * | 1988-06-17 | 1991-01-22 | Xerox Corporation | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser |
| US5132764A (en) * | 1991-03-21 | 1992-07-21 | Texas Instruments Incorporated | Multilayer base heterojunction bipolar transistor |
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| US5227331A (en) * | 1992-02-10 | 1993-07-13 | Micron Technology, Inc. | CVD method for semiconductor manufacture using rapid thermal pulses |
| JPH0645633A (ja) * | 1992-07-22 | 1994-02-18 | Nec Corp | 半導体光スイッチとその駆動方法 |
| US5369042A (en) * | 1993-03-05 | 1994-11-29 | Texas Instruments Incorporated | Enhanced performance bipolar transistor process |
| JP3311848B2 (ja) * | 1993-12-27 | 2002-08-05 | 富士通株式会社 | バイポーラトランジスタ |
| US6207976B1 (en) * | 1997-12-17 | 2001-03-27 | Fujitsu Limited | Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof |
| US8324713B2 (en) * | 2005-10-31 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Profile design for lateral-vertical bipolar junction transistor |
| US8115280B2 (en) * | 2005-10-31 | 2012-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Four-terminal gate-controlled LVBJTs |
| US7701038B2 (en) * | 2005-10-31 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-gain vertex lateral bipolar junction transistor |
| US8878344B2 (en) | 2012-10-18 | 2014-11-04 | Analog Devices, Inc. | Compound semiconductor lateral PNP bipolar transistors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56133867A (en) * | 1980-03-21 | 1981-10-20 | Semiconductor Res Found | Thermoelectric emission transistor |
| FR2494044A1 (fr) * | 1980-11-12 | 1982-05-14 | Thomson Csf | Phototransistor a heterojonction en technologie planar et procede de fabrication d'un tel phototransistor |
| JPS5891682A (ja) * | 1981-11-27 | 1983-05-31 | Hitachi Ltd | 半導体装置 |
| US4529996A (en) * | 1983-04-14 | 1985-07-16 | Allied Coporation | Indium phosphide-boron phosphide heterojunction bipolar transistor |
| FR2547677B1 (fr) * | 1983-06-17 | 1986-10-31 | Ankri David | Transistor bipolaire a double heterojonction compatible avec des composants optoelectroniques pour l'integration monolithique |
| JPS60253267A (ja) * | 1984-05-29 | 1985-12-13 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1985
- 1985-06-28 US US06/750,387 patent/US4672414A/en not_active Expired - Fee Related
-
1986
- 1986-06-27 JP JP61151318A patent/JPH084091B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4672414A (en) | 1987-06-09 |
| JPS6276555A (ja) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223449A (en) | Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors | |
| EP0829906B1 (en) | Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication | |
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| US4521952A (en) | Method of making integrated circuits using metal silicide contacts | |
| US8441084B2 (en) | Horizontal polysilicon-germanium heterojunction bipolar transistor | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5422502A (en) | Lateral bipolar transistor | |
| JPH084091B2 (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
| US4593457A (en) | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| EP0177246B1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| JPH09246282A (ja) | 選択的サブコレクタヘテロ接合バイポーラトランジスタ | |
| US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
| US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
| EP0197424B1 (en) | Process of fabricating a heterojunction bipolar transistor | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPH055170B2 (ja) | ||
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS6254464A (ja) | バイポ−ラトランジスタ及びその製法 | |
| JP2904981B2 (ja) | 半導体集積回路装置 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH06333933A (ja) | 半導体装置およびその製造方法 | |
| JPH0815159B2 (ja) | 半導体装置の製造方法 | |
| JPH02266529A (ja) | 縦型トランジスタの製造方法 |