JPS5891682A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5891682A JPS5891682A JP56189339A JP18933981A JPS5891682A JP S5891682 A JPS5891682 A JP S5891682A JP 56189339 A JP56189339 A JP 56189339A JP 18933981 A JP18933981 A JP 18933981A JP S5891682 A JPS5891682 A JP S5891682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- impurities
- layer
- impurity
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ガリウム砒素（ＧａＡｍ ）はその電子の移動度がシリ
コンに比して著しく高く、高速デバイスを作成するに適
した材料である。しかしながら、良質な絶縁層を形成す
ることが困難であるためにシリコンのようなＭ ０８
（Ｍｅｔａｌ−Ｏｘｉｄｅ−８ｅｍｉ −ｃｏｎｄｎｃ
ｔｏｒ） Ｍｌの電界効果トランジスタ＃′ｉ夷［れて
いない。ところが近年、絶縁１−のかわシに。
コンに比して著しく高く、高速デバイスを作成するに適
した材料である。しかしながら、良質な絶縁層を形成す
ることが困難であるためにシリコンのようなＭ ０８
（Ｍｅｔａｌ−Ｏｘｉｄｅ−８ｅｍｉ −ｃｏｎｄｎｃ
ｔｏｒ） Ｍｌの電界効果トランジスタ＃′ｉ夷［れて
いない。ところが近年、絶縁１−のかわシに。
ドナー不純物を添加したアルン二つムガリウム砒素（Ａ
ｔＧａＡｓ ）結晶を用いると、その界面に担体が誘起
され離界効米型トランジスタが作成できる仁とがわかっ
てきた。第１図はこのトランジスタの動作領域のバンド
構造図である。１３は電極部。
ｔＧａＡｓ ）結晶を用いると、その界面に担体が誘起
され離界効米型トランジスタが作成できる仁とがわかっ
てきた。第１図はこのトランジスタの動作領域のバンド
構造図である。１３は電極部。
１２は不純物を含有するＡｔＧａＡｓ層、１１は実質的
に不純物を含有しないＧａＡｌ層である。又Ｆｍはフェ
ルミレベルを示す。＃Ｉ１図において１５はとの担体で
あるが二次元的なポテンシャルの中にとじ込められてい
る。この担体１５は。
に不純物を含有しないＧａＡｌ層である。又Ｆｍはフェ
ルミレベルを示す。＃Ｉ１図において１５はとの担体で
あるが二次元的なポテンシャルの中にとじ込められてい
る。この担体１５は。
ＡｔＧａＡｌ （１２）中のドナー不純物単位（１４）
から供給され、不純物を含有しないＧａＡｍ中を走行す
るため、イオン化したドナー不ＭＷとは場所的に分離さ
れている。その結果、不純物ポテンシャルによる散乱が
著しく減少し、高移動度が実現できる。しかしながら、
仁の高移動度の電子を用いてトランジスタを作成する場
合ｓ ＡｔＧａＡｓ中に多重のドナーが添加されている
ために、ゲート電圧が界面碩域に有効にかからず、相互
コンダクタンスを下げる結果になってしまう。これを防
ぐためには、ＭＯ８構造のように不純物を添加しないＡ
ｔＧａＡｌを用いることが望ましい。しかしながら、シ
ョットキー型のゲートの場合には、ソースおよびドレイ
ン電極と、チャンネルとの間にはＭＯ８＠造の場合とｈ
４なシ１間隙ができている。
から供給され、不純物を含有しないＧａＡｍ中を走行す
るため、イオン化したドナー不ＭＷとは場所的に分離さ
れている。その結果、不純物ポテンシャルによる散乱が
著しく減少し、高移動度が実現できる。しかしながら、
仁の高移動度の電子を用いてトランジスタを作成する場
合ｓ ＡｔＧａＡｓ中に多重のドナーが添加されている
ために、ゲート電圧が界面碩域に有効にかからず、相互
コンダクタンスを下げる結果になってしまう。これを防
ぐためには、ＭＯ８構造のように不純物を添加しないＡ
ｔＧａＡｌを用いることが望ましい。しかしながら、シ
ョットキー型のゲートの場合には、ソースおよびドレイ
ン電極と、チャンネルとの間にはＭＯ８＠造の場合とｈ
４なシ１間隙ができている。
その結果％ＡｔＧａＡａ あるいはＧａＡｌ中にドナー
不純＊紫硝刀口しない場合には担体がこの間隙部に誘起
されず、従ってチャンネルとソース・ドレイン電極Ｌ極
とを依続することができず、トランジスタとして動作し
えない。
不純＊紫硝刀口しない場合には担体がこの間隙部に誘起
されず、従ってチャンネルとソース・ドレイン電極Ｌ極
とを依続することができず、トランジスタとして動作し
えない。
本発明は、このチャンネルとソース、ドレインｉ１に憾
間の間隙領域の、禁制帯巾の広いゲート電極側半導体、
上記の例ではＡｌＧａＡｓ 中にドナー不純物を導入し
、ゲート電極直下のチャンネル部に（は不″′軒導入し
蛭員を特徴とす６電界効果トランジスタである。かかる
構造によって、（１）チャ／ネル近傍のＡｌＧａＡｓ中
に散乱中心になる不純物がないために、移動度が増大す
る、（２囚嶋駄＄層をＭＯＳにおける絶縁層と同等の働
きを持たせることができるので、ゲート電圧を有効にチ
ャンネル部に印加でき、相互スンダクタンスを増大でき
ること、（３）間隙部にはドナー不純物から担体が供給
されるので、チャンネル部とソース、ドレイン電極が接
続でき、トランジスタとして作動する等の特徴を有して
いる。
間の間隙領域の、禁制帯巾の広いゲート電極側半導体、
上記の例ではＡｌＧａＡｓ 中にドナー不純物を導入し
、ゲート電極直下のチャンネル部に（は不″′軒導入し
蛭員を特徴とす６電界効果トランジスタである。かかる
構造によって、（１）チャ／ネル近傍のＡｌＧａＡｓ中
に散乱中心になる不純物がないために、移動度が増大す
る、（２囚嶋駄＄層をＭＯＳにおける絶縁層と同等の働
きを持たせることができるので、ゲート電圧を有効にチ
ャンネル部に印加でき、相互スンダクタンスを増大でき
ること、（３）間隙部にはドナー不純物から担体が供給
されるので、チャンネル部とソース、ドレイン電極が接
続でき、トランジスタとして作動する等の特徴を有して
いる。
ＡｔＧａＡｌおよびＧａＡｌからなるヘテロ構造電界効
果トランジスタの場合には１ ＧａＡｌとＡｌＧａＡｓ
との伝導帯の界面での差が約０．３ｅＶでめり、シ
ョットキー障壁が約０．６ ｅ ｖ程度である。従って
、不純物を添加しないＡｔＧｔＡｓ を用いた場合には
、ゲート 田をかけない状態ではチャンネルが形成され
なへ第２図にこの場合のバンド構造図を示す。１３はや
は多電極部、１２はＡｔＧａＡｓ層、１１はＧａＡｌ層
で、Ｆｍはフェルミレベルを示している。第２図の場合
、ノーマリオフ状態であシ、ゲートに正の電圧をかける
ことによってチャンネルが形成される。すなわちエンハ
ンスメント型のトランジスタとなる。一方、従来型の、
不純物を添加したＡｔＧａＡｓ を使用する全会には、
ノーマリオンで、デプレーション型のトランジスタにな
る。しかし、後者の場合でも。
果トランジスタの場合には１ ＧａＡｌとＡｌＧａＡｓ
との伝導帯の界面での差が約０．３ｅＶでめり、シ
ョットキー障壁が約０．６ ｅ ｖ程度である。従って
、不純物を添加しないＡｔＧｔＡｓ を用いた場合には
、ゲート 田をかけない状態ではチャンネルが形成され
なへ第２図にこの場合のバンド構造図を示す。１３はや
は多電極部、１２はＡｔＧａＡｓ層、１１はＧａＡｌ層
で、Ｆｍはフェルミレベルを示している。第２図の場合
、ノーマリオフ状態であシ、ゲートに正の電圧をかける
ことによってチャンネルが形成される。すなわちエンハ
ンスメント型のトランジスタとなる。一方、従来型の、
不純物を添加したＡｔＧａＡｓ を使用する全会には、
ノーマリオンで、デプレーション型のトランジスタにな
る。しかし、後者の場合でも。
ＡｔＧａＡｌ 層を著しく薄く（〜５００人）すると。
ショットキー障壁による空乏＃ （１６）がＡｔＧａＡ
＠金勇に伸ひ、ノーマリオフ３！！！が実現される。こ
れら便来の二つのタイプのトランジスタを組合せること
によシ、業績回路を作製することができるが。
＠金勇に伸ひ、ノーマリオフ３！！！が実現される。こ
れら便来の二つのタイプのトランジスタを組合せること
によシ、業績回路を作製することができるが。
エンハンスメント型はエツチングによりＡｔＧｔＡｓｔ
−博＜シ、デプレッション型はＡｔＧａＡｌ１ を厚
くするといった構造にしなければならない。従って同−
譲板上に両者を作るのは手数がかかるとともに。
−博＜シ、デプレッション型はＡｔＧａＡｌ１ を厚
くするといった構造にしなければならない。従って同−
譲板上に両者を作るのは手数がかかるとともに。
エツチングの＆度が低いために４１ｆｉ性のバラツキを
生ずるといった欠点がある。
生ずるといった欠点がある。
不発明のトランジスタを使用すれば、集積化する一合に
は、上記の間鴎が解決される。すなわち。
は、上記の間鴎が解決される。すなわち。
エンハンスメント型の本発明トラ２ジスタを複数イ■作
成する過程で必要なトランジスタにのみ例えばイオン打
込み法において不純物を導入し、ポテンシャル形状を変
化させて、ゲートの閾値を変えるか、必要ならばノーマ
リオフになるまで不純物濃度を上げてデプレーション型
のトランジスタにすればよい。この際、イオン打込みに
よって形成される格子欠陥の彰譬、不純物そのものによ
る担体の散乱確率の増大を防ぐために、イオンの平均飛
程がへテロ界面よｊ５．３００λ以上離してイオン打込
みを行うことが肝要である。イオン打込みは不軸物量を
ｈ度よく制御できるため、＠値の制御によく利用されて
いる技術であシ、従って従来のエツチング法よシもはる
かに精度よく、シかも特性のバラツキを少くすることが
可能である。
成する過程で必要なトランジスタにのみ例えばイオン打
込み法において不純物を導入し、ポテンシャル形状を変
化させて、ゲートの閾値を変えるか、必要ならばノーマ
リオフになるまで不純物濃度を上げてデプレーション型
のトランジスタにすればよい。この際、イオン打込みに
よって形成される格子欠陥の彰譬、不純物そのものによ
る担体の散乱確率の増大を防ぐために、イオンの平均飛
程がへテロ界面よｊ５．３００λ以上離してイオン打込
みを行うことが肝要である。イオン打込みは不軸物量を
ｈ度よく制御できるため、＠値の制御によく利用されて
いる技術であシ、従って従来のエツチング法よシもはる
かに精度よく、シかも特性のバラツキを少くすることが
可能である。
実施例１
第３図（ａ）〜（Ｃ）に主要工程を示す。
半絶縁性ＧａＡ３基板２１上に１分子線エピタキシー法
を用いて、不純物を故意には添加しないＧａＡｌ層（２
２）を約１μｍ（通常、５ｏｏｏλ〜１．５μｍ程度と
している。）、を基板温度５ｓｏｃにて成長したのち、
Ａ４とＱａとの組成比が約０．３：０．７になるＡ／！
、Ｇ’ｌＡｊ 層（２３）を１２０ＯＡ（大略５００〜
５０００Ａの範囲で選択している。）成長させる。いず
れの層にも不純物は特に添加しないがｓ ＧａＡｓ層２
２中でのドナー濃度は約１×１０”ｒｍ−畠であった。
を用いて、不純物を故意には添加しないＧａＡｌ層（２
２）を約１μｍ（通常、５ｏｏｏλ〜１．５μｍ程度と
している。）、を基板温度５ｓｏｃにて成長したのち、
Ａ４とＱａとの組成比が約０．３：０．７になるＡ／！
、Ｇ’ｌＡｊ 層（２３）を１２０ＯＡ（大略５００〜
５０００Ａの範囲で選択している。）成長させる。いず
れの層にも不純物は特に添加しないがｓ ＧａＡｓ層２
２中でのドナー濃度は約１×１０”ｒｍ−畠であった。
上記のエピタキシャル層上に、ゲート電極２８となる金
属１例えばＴｔ、Ｗを約２μｍ厚をつけた恢、この金輌
電極をイオン打込みの際のマスクとして（セルファライ
ン）ＳＫイオン３１を７０“ＫｅＶで２ Ｘ １０”ｃ
ｒｎ−”打込む。イオン打込みにより％生した格子欠陥
を除去し、イオンを活性化させるために、７５０ｔｌｌ
”、３０分間のアニールを行なった。第３図（ｂ）に２
４として示したのがこの不純物領域である。イオンの活
性化率を高める九めには８５０Ｃ，の高温でアニールす
る方が望ましいがＩ ＡｔＧａＡｌ、ＧＩＡｊ界面のボ
ケを防ぎ、また不純物の拡散を防ぐために上記の温度で
アニールは行なっている。
属１例えばＴｔ、Ｗを約２μｍ厚をつけた恢、この金輌
電極をイオン打込みの際のマスクとして（セルファライ
ン）ＳＫイオン３１を７０“ＫｅＶで２ Ｘ １０”ｃ
ｒｎ−”打込む。イオン打込みにより％生した格子欠陥
を除去し、イオンを活性化させるために、７５０ｔｌｌ
”、３０分間のアニールを行なった。第３図（ｂ）に２
４として示したのがこの不純物領域である。イオンの活
性化率を高める九めには８５０Ｃ，の高温でアニールす
る方が望ましいがＩ ＡｔＧａＡｌ、ＧＩＡｊ界面のボ
ケを防ぎ、また不純物の拡散を防ぐために上記の温度で
アニールは行なっている。
なお、上記ドナー不純物としてはＢｔの外にＧｅ＊ ８
”＊ Ｔｅｓ ８ｅｅ ８等を用イルξとが出来る。大
略１０１ｊ〜１０”３°１の程度をイオン打込みする不
純物濃度はキャリアをどの程度生せしめるか、即ち装置
の要求される特性に応じて設定される。イオン打込みの
エネルギーは打込み元素にもじて異なるが、５０〜２０
０ＫｅＶ程度の範囲を使用する。
”＊ Ｔｅｓ ８ｅｅ ８等を用イルξとが出来る。大
略１０１ｊ〜１０”３°１の程度をイオン打込みする不
純物濃度はキャリアをどの程度生せしめるか、即ち装置
の要求される特性に応じて設定される。イオン打込みの
エネルギーは打込み元素にもじて異なるが、５０〜２０
０ＫｅＶ程度の範囲を使用する。
次にイオン打込み層とつながって、ソース（２５）およ
びドレイン電極領域（２６）を、通常の合金法にて形成
し、さらに電極金属Ａｔ（２９゜３０）を形成して、電
界効果トランジスタを作成した。なお、３２は界面に誘
葬されたキャリアを示している。
びドレイン電極領域（２６）を、通常の合金法にて形成
し、さらに電極金属Ａｔ（２９゜３０）を形成して、電
界効果トランジスタを作成した。なお、３２は界面に誘
葬されたキャリアを示している。
なお、ソースおよびドレイン領域の形成は、たとえばＡ
ｕ−Ｑｅ合金（２０００Ａ ） −Ｎ ｉ （１００人
）−Ａｕ−Ｇｅ合金（３０００Ａ ）を所定部分に積層
シ、Ｈ，中、４０ｏｃ、５分程度加熱することによって
形成される。
ｕ−Ｑｅ合金（２０００Ａ ） −Ｎ ｉ （１００人
）−Ａｕ−Ｇｅ合金（３０００Ａ ）を所定部分に積層
シ、Ｈ，中、４０ｏｃ、５分程度加熱することによって
形成される。
このようにして作成したトランジスタは。
ＡｔＧａＡｓ 中に２×１０”３−”程度ドナーを添加
して作成した従来型のへテロ接合電界効果トランジスタ
に比して、移動度で約１．５倍、相互コンダクタンスで
は約３倍の性能がえられた。
して作成した従来型のへテロ接合電界効果トランジスタ
に比して、移動度で約１．５倍、相互コンダクタンスで
は約３倍の性能がえられた。
なおｓ ＡｔＧａＡｓ よシも化学的に安定なＧａＡｌ
をＡｔＧａＡｓ上にわずかに成長させることも、トラン
ジスタ作成効率を増加せしめることに有効であることは
、従来法と同じである。厚さとしては３００人〜２００
０λ程度である。
をＡｔＧａＡｓ上にわずかに成長させることも、トラン
ジスタ作成効率を増加せしめることに有効であることは
、従来法と同じである。厚さとしては３００人〜２００
０λ程度である。
実施例２
ウェハー上に集積回路を作った例を述べる。この実施例
での基本となる構成は、エンハンスメント型とデプレー
ション型の電界効果トランジスタの対でるる。まず、実
施例１と同様に半絶縁性 ・ＧａＡｌ１基板２１上に分
子線エピタキシャル法でＱ ａ Ａｓ層２２を約１ ｐ
ｍ、 （３ａｈｔＡｍ 層２３ ｋ約１２００人成長
させる。次いでトランジスタとなるべき領域のうち、デ
プレーション型のトランジスタとなるべき領域へ、Ｂｔ
イオン（２４） ヲ７０Ｋｅ■で２ Ｘ １０”ｃｍ−
”打込む。このＳ合。
での基本となる構成は、エンハンスメント型とデプレー
ション型の電界効果トランジスタの対でるる。まず、実
施例１と同様に半絶縁性 ・ＧａＡｌ１基板２１上に分
子線エピタキシャル法でＱ ａ Ａｓ層２２を約１ ｐ
ｍ、 （３ａｈｔＡｍ 層２３ ｋ約１２００人成長
させる。次いでトランジスタとなるべき領域のうち、デ
プレーション型のトランジスタとなるべき領域へ、Ｂｔ
イオン（２４） ヲ７０Ｋｅ■で２ Ｘ １０”ｃｍ−
”打込む。このＳ合。
ＧａＡｔＡｌ層２３のみにイオン打込みするのがより好
ましいＩことは前述した通シである。その後。
ましいＩことは前述した通シである。その後。
ゲート電極２８を形成したのち、これをマスクに２回目
のイオン打込みを実施例１と同一の条件で、両方の、ト
ランジスタと趨るべき領域２７に打込み、同様のアニー
ルによって不純物を活性化することによシ、エンハンス
メント型とデプレーション型のトランジスタを同時に作
成することができた。
のイオン打込みを実施例１と同一の条件で、両方の、ト
ランジスタと趨るべき領域２７に打込み、同様のアニー
ルによって不純物を活性化することによシ、エンハンス
メント型とデプレーション型のトランジスタを同時に作
成することができた。
なお、上記ドナー不純物としてはＢ４Ｏ外にａｔ、ｓｎ
、’ｒｅ、ｓｅ、ｓ等を用いることが出来る。大略１６
１１〜１０”ｃＷＩ−”の程度をイオン打込みする不純
物濃度はキャリアをどの程度生せしめるか、即ち装置の
安水される特性に応じて設定される。イオン打込みのエ
ネルギーは打込み元素に応じて異なるが、５０〜２００
ＫｅＶ程親の範囲を使用する。
、’ｒｅ、ｓｅ、ｓ等を用いることが出来る。大略１６
１１〜１０”ｃＷＩ−”の程度をイオン打込みする不純
物濃度はキャリアをどの程度生せしめるか、即ち装置の
安水される特性に応じて設定される。イオン打込みのエ
ネルギーは打込み元素に応じて異なるが、５０〜２００
ＫｅＶ程親の範囲を使用する。
又、ソースおよびドレイン領域の形成は、たとえばＡ
ｕ −Ｇｅ合金（２０００人）−Ｎム（１００人） −
Ａ ｕ −Ｇｅ合金（３０００人）を所定部分に積層し
ＳＨ１中、４００ｔｌｌ”、５分程度加熱するととＫよ
って形成される。
ｕ −Ｇｅ合金（２０００人）−Ｎム（１００人） −
Ａ ｕ −Ｇｅ合金（３０００人）を所定部分に積層し
ＳＨ１中、４００ｔｌｌ”、５分程度加熱するととＫよ
って形成される。
以上の実施例ではＧａＡＩ−ＧｊｌＡｔＡＩ系で構成し
た半導体装置に関して説明したが、他のへテロ接合を構
成する材料も適当である。たとえば。
た半導体装置に関して説明したが、他のへテロ接合を構
成する材料も適当である。たとえば。
Ａ Ｚ Ｆ Ｇ ａ １−ｙ Ａ ” Ａｔｘ−Ｇ ａ
１−ｚ Ａ ’ ＃ Ｇ ａ Ａ ” ＡＺＧａＡｓ
Ｐ ｅＩｆｌＰ−ＩｎＧａＡｓＰ、ＩｎＰ−ＩｎＧａＡ
ｓ、ＩｎＡｌ−ＧａＡｌ８ｂ等テアル。
１−ｚ Ａ ’ ＃ Ｇ ａ Ａ ” ＡＺＧａＡｓ
Ｐ ｅＩｆｌＰ−ＩｎＧａＡｓＰ、ＩｎＰ−ＩｎＧａＡ
ｓ、ＩｎＡｌ−ＧａＡｌ８ｂ等テアル。
本発明をとシまとめると次の通りである。
１、第１の半導体層と第２の半導体層とかへテロ接合を
形成して配され、第１の一半導体層の禁止帯−は第２の
半導体°層のそれよシ小さくなってお！！ｌ）、Ｍｌの
半導体層と電子的に接続された少なくとも一対の電極と
、前記へテロ接合近傍に生ずるキャリアの制御手段とを
少なくとも有する半導体装置において、前記第１の半導
体層はゲート電極下には゛ドナー又はアクセプタとなる
不純物を１０”ａｒｔ−”以下しか含まず、且ソース。
形成して配され、第１の一半導体層の禁止帯−は第２の
半導体°層のそれよシ小さくなってお！！ｌ）、Ｍｌの
半導体層と電子的に接続された少なくとも一対の電極と
、前記へテロ接合近傍に生ずるキャリアの制御手段とを
少なくとも有する半導体装置において、前記第１の半導
体層はゲート電極下には゛ドナー又はアクセプタとなる
不純物を１０”ａｒｔ−”以下しか含まず、且ソース。
又はソースおよびドレインに隣接する領域には当該不純
物を１０”ｃｒ１１’″１以上含有することを特イ
黴とするものである。
物を１０”ｃｒ１１’″１以上含有することを特イ
黴とするものである。
導入した不純物に基因してヘテロ接合近傍に不純！ｖｌ
Ｊ領域に対応してキャリアが生ずる。キャリア発生の基
本原理はｔＸ１図に示した本のと同様である。
Ｊ領域に対応してキャリアが生ずる。キャリア発生の基
本原理はｔＸ１図に示した本のと同様である。
２ 第１の半導体層と第２の半導体層とかへテロ接合を
形成して配され、第１の半導体層の禁止帯幅は第２の半
導体層のそれよシ小さくなっておシ、第１の半導体ｊ−
と電子的に接続された少なくとも一対の！極と、前記へ
テロ接合近傍に生ずるキャリアの制御手段とを少なくと
も有する半導体装置において、少なくとも前記第１の半
導体層（又は第１および第２の半導体層の双方）の少な
くともケート直下部分を含む領域に不純物を１０”ｃｍ
−”以上尋人することを特徴とする。
形成して配され、第１の半導体層の禁止帯幅は第２の半
導体層のそれよシ小さくなっておシ、第１の半導体ｊ−
と電子的に接続された少なくとも一対の！極と、前記へ
テロ接合近傍に生ずるキャリアの制御手段とを少なくと
も有する半導体装置において、少なくとも前記第１の半
導体層（又は第１および第２の半導体層の双方）の少な
くともケート直下部分を含む領域に不純物を１０”ｃｍ
−”以上尋人することを特徴とする。
導入した不純物に基因してヘテロ接合近傍に不純物領域
に対応してキャリアが生ずる。
に対応してキャリアが生ずる。
また、第１項で述べた如き技術を併用、即ちソース、又
はソースおよびドレインに隣接する ・領域に
当該不純物を１０”ｃａｔ−”以上含有せしめるのが良
い。
はソースおよびドレインに隣接する ・領域に
当該不純物を１０”ｃａｔ−”以上含有せしめるのが良
い。
３、前記の半導体装置両者を集積回路の要素となすこと
が可能である。
が可能である。
４、そして、集積化するに当って前記第１項と第２項に
記し死生導体装置の各々を配し、第１項の装置をノーマ
リオフ、第２項の装置をノーマリオンのトランジスタと
して動作させることができる。
記し死生導体装置の各々を配し、第１項の装置をノーマ
リオフ、第２項の装置をノーマリオンのトランジスタと
して動作させることができる。
５、前述のドナー或いはアクセプタとなる不純物の尋人
はイオン打込み法に依るのが良い。そして特に第２項に
記したゲート直下部分を含む領域に不純物を導入するに
際し、イオンの平均飛程が、半導体へテロ接合部よシゲ
ート側にバッファ層を残して、たとえば３００Å以上離
れるようなイオン打込みを行なうのが良い。
はイオン打込み法に依るのが良い。そして特に第２項に
記したゲート直下部分を含む領域に不純物を導入するに
際し、イオンの平均飛程が、半導体へテロ接合部よシゲ
ート側にバッファ層を残して、たとえば３００Å以上離
れるようなイオン打込みを行なうのが良い。
第１図は従来型へテロ接合型電界効果トランジスタのエ
ネルギーダイヤグラムである。第２図は本％明に係わる
トランジスタのエネルギーダイアグラムを示す。第３図
（ａ）〜（Ｃ）は電界効果トランジスタの製造工程を示
す装置断面図、第４図（ａ）〜（ｄ）は集積回路を構成
する場合の製造工程を示す装置断面図である。 ２１・・・半絶縁性ＧａＡｌ基板、２２・・・ＧａＡ！
Ｉエピタキシャル層、２３デ・・ＡｔＧａＡｌ エピタ
キシャル層。 ２４・・・１回目のイオン打込みで導入し九Ｂｋ不純物
、２５．２６・・・ソースおよびドレイン領域。 ２７・・・２回目のイオン打込みで導入したＳｉ。 ２８・・・ゲート電極、２９・・・配線用金属、３１・
・・界′ＩＡｌ 品 ｖＪ ｚ 図
ネルギーダイヤグラムである。第２図は本％明に係わる
トランジスタのエネルギーダイアグラムを示す。第３図
（ａ）〜（Ｃ）は電界効果トランジスタの製造工程を示
す装置断面図、第４図（ａ）〜（ｄ）は集積回路を構成
する場合の製造工程を示す装置断面図である。 ２１・・・半絶縁性ＧａＡｌ基板、２２・・・ＧａＡ！
Ｉエピタキシャル層、２３デ・・ＡｔＧａＡｌ エピタ
キシャル層。 ２４・・・１回目のイオン打込みで導入し九Ｂｋ不純物
、２５．２６・・・ソースおよびドレイン領域。 ２７・・・２回目のイオン打込みで導入したＳｉ。 ２８・・・ゲート電極、２９・・・配線用金属、３１・
・・界′ＩＡｌ 品 ｖＪ ｚ 図
Claims (1)
- １、Ｍｌの半導体層と第２の半導体層とかへテロ接合を
形成して配され、第１の半導体層の禁止帯幅は第２の半
導体層のそれよシ小さくなっておｆｉ、 Ｍｌの半導体
層と電子的に接続された少なくとも一対の電極と、前記
′ヘテロ接合近傍に生ずるキャリアの制御手段とを少な
くとも有する半導体装置において、前記第１の半導体層
はゲート′＃Ｌ極下には不Ｎ物を１０ＩＩ備−１以下し
か含まず、且ソース、又はソースおよびドレインに隣接
する領域には不純物を１０”ｃｍ−”以上含有すること
を特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189339A JPS5891682A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置 |
| US06/444,233 US4559547A (en) | 1981-11-27 | 1982-11-24 | Semiconductor device |
| CA000416463A CA1195436A (en) | 1981-11-27 | 1982-11-26 | Semiconductor device |
| DE8282110954T DE3279749D1 (en) | 1981-11-27 | 1982-11-26 | Hetero-junction semiconductor device |
| EP82110954A EP0080714B1 (en) | 1981-11-27 | 1982-11-26 | Hetero-junction semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189339A JPS5891682A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891682A true JPS5891682A (ja) | 1983-05-31 |
| JPH0324782B2 JPH0324782B2 (ja) | 1991-04-04 |
Family
ID=16239679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189339A Granted JPS5891682A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4559547A (ja) |
| EP (1) | EP0080714B1 (ja) |
| JP (1) | JPS5891682A (ja) |
| CA (1) | CA1195436A (ja) |
| DE (1) | DE3279749D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS605570A (ja) * | 1983-06-09 | 1985-01-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60136380A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置 |
| JPS60239066A (ja) * | 1984-05-11 | 1985-11-27 | Hitachi Ltd | 半導体装置 |
| NL8500218A (nl) * | 1985-01-28 | 1986-08-18 | Philips Nv | Halfgeleiderinrichting met tweedimensionaal ladingsdragergas. |
| US4652896A (en) * | 1985-06-27 | 1987-03-24 | The United States Of America As Represented By The Secretary Of The Air Force | Modulation doped GaAs/AlGaAs field effect transistor |
| US4672414A (en) * | 1985-06-28 | 1987-06-09 | Texas Instruments Incorporated | Planar heterojunction bipolar device and method |
| USH411H (en) | 1985-08-28 | 1988-01-05 | United States Of America | Quasi-accumulation mode FET |
| FR2592739B1 (fr) * | 1986-01-06 | 1988-03-18 | Brillouet Francois | Structure semi-conductrice monolithique d'un laser et d'un transistor a effet de champ et son procede de fabrication |
| JP2557373B2 (ja) * | 1986-04-05 | 1996-11-27 | 住友電気工業株式会社 | 化合物半導体装置 |
| US4903092A (en) * | 1986-08-12 | 1990-02-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Real space electron transfer device using hot electron injection |
| EP0622834A3 (en) * | 1993-04-30 | 1998-02-11 | International Business Machines Corporation | Method to prevent latch-up and improve breakdown voltage in SOI MOSFETS |
| KR0137601B1 (ko) * | 1994-09-16 | 1998-04-28 | 양승택 | 전자의 간섭성을 이용한 양자간섭 트랜지스터 |
| JP4744109B2 (ja) | 2004-07-20 | 2011-08-10 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| DE102013218134A1 (de) | 2013-09-11 | 2015-03-12 | Evonik Industries Ag | Beschichtungsmittel enthaltend Polysiloxan-Quats |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4157556A (en) * | 1977-01-06 | 1979-06-05 | Varian Associates, Inc. | Heterojunction confinement field effect transistor |
| US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
| FR2465317A2 (fr) * | 1979-03-28 | 1981-03-20 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
| DE2913068A1 (de) * | 1979-04-02 | 1980-10-23 | Max Planck Gesellschaft | Heterostruktur-halbleiterkoerper und verwendung hierfuer |
| US4236166A (en) * | 1979-07-05 | 1980-11-25 | Bell Telephone Laboratories, Incorporated | Vertical field effect transistor |
| FR2465318A1 (fr) * | 1979-09-10 | 1981-03-20 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
| CA1145482A (en) * | 1979-12-28 | 1983-04-26 | Takashi Mimura | High electron mobility single heterojunction semiconductor device |
-
1981
- 1981-11-27 JP JP56189339A patent/JPS5891682A/ja active Granted
-
1982
- 1982-11-24 US US06/444,233 patent/US4559547A/en not_active Expired - Lifetime
- 1982-11-26 CA CA000416463A patent/CA1195436A/en not_active Expired
- 1982-11-26 EP EP82110954A patent/EP0080714B1/en not_active Expired
- 1982-11-26 DE DE8282110954T patent/DE3279749D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3279749D1 (en) | 1989-07-06 |
| EP0080714B1 (en) | 1989-05-31 |
| EP0080714A2 (en) | 1983-06-08 |
| JPH0324782B2 (ja) | 1991-04-04 |
| EP0080714A3 (en) | 1985-09-04 |
| CA1195436A (en) | 1985-10-15 |
| US4559547A (en) | 1985-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5891682A (ja) | 半導体装置 | |
| KR920003799B1 (ko) | 반도체 장치 | |
| US4673959A (en) | Heterojunction FET with doubly-doped channel | |
| JPH024140B2 (ja) | ||
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6356710B2 (ja) | ||
| JPS60134481A (ja) | 半導体装置 | |
| JPS5932173A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0326535B2 (ja) | ||
| JPH0391249A (ja) | 高トラップ濃度インターフェース層を有する電界効果トランジスタとその製造方法 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| EP0283878A1 (en) | Field effect transistor | |
| KR910006698B1 (ko) | 반도체 장치 | |
| JPH0750781B2 (ja) | 化合物半導体集積回路装置 | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JPS60136380A (ja) | 半導体装置 | |
| JP3201447B2 (ja) | 半導体回路装置およびその製造方法 | |
| JPS60231366A (ja) | 電界効果トランジスタ | |
| JPS59149063A (ja) | 半導体装置 | |
| JPH0226781B2 (ja) | ||
| JPS60140875A (ja) | 半導体装置 | |
| JPH04167531A (ja) | ３―ｖ族化合物半導体装置とその製造方法 | |
| JPS6251267A (ja) | 半導体装置 | |
| JPS63196079A (ja) | ヘテロ接合ｆｅｔ |