JPS59168677A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS59168677A JPS59168677A JP58042007A JP4200783A JPS59168677A JP S59168677 A JPS59168677 A JP S59168677A JP 58042007 A JP58042007 A JP 58042007A JP 4200783 A JP4200783 A JP 4200783A JP S59168677 A JPS59168677 A JP S59168677A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type gaas
- gaas layer
- type
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 230000005533 two-dimensional electron gas Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000003631 wet chemical etching Methods 0.000 abstract description 6
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 17
- 239000010931 gold Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 241000448053 Toya Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 210000000712 G cell Anatomy 0.000 description 1
- 241001669573 Galeorhinus galeus Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ヘテロ接合を有するE/D (エンハンスメ
ント・モード/ディプレッション・モード)構成の半導
体装置を製造する方法の改良に関する。
ント・モード/ディプレッション・モード)構成の半導
体装置を製造する方法の改良に関する。
従来技術と問題点
一般に、E/D構成のDCFL (Di rectCo
upled FET Logic)は低消費電力で
高集積化に適していることから、現在、これを化合物半
導体を用いて実現しようとする技術の開発が盛んに行な
われている。
upled FET Logic)は低消費電力で
高集積化に適していることから、現在、これを化合物半
導体を用いて実現しようとする技術の開発が盛んに行な
われている。
従来、G a A s / A (l Q a A S
へテロ接合半導体基板を用い、E/D構成の半導体装
置を作製する場合、ゲート電極下の能動層の厚みを変え
てEモードFETとDモードFETとを作り分けている
。
へテロ接合半導体基板を用い、E/D構成の半導体装
置を作製する場合、ゲート電極下の能動層の厚みを変え
てEモードFETとDモードFETとを作り分けている
。
第1図は従来のへテロ接合半導体基板を表わす要部切断
側面図である。
側面図である。
図に於いて、1は半絶縁性GaAs基板、2はアンドー
プGaAs層(高純度層)、2Aは電子層、3はアンド
ープAj2xGaFxAs層、4はn型A6xGal−
XAs層(電子供給層)、7はn+型GaAs層(コン
タクト層)をそれぞれ示す。
プGaAs層(高純度層)、2Aは電子層、3はアンド
ープAj2xGaFxAs層、4はn型A6xGal−
XAs層(電子供給層)、7はn+型GaAs層(コン
タクト層)をそれぞれ示す。
このヘテロ接合半導体基板の代表的なプロファイルを例
示すると、 図示記号 厚さ〔人〕 ドープ量(、−3)2
3000 − 3 6〇 − 45001xlOI8 7 500 2X101′′である。
示すると、 図示記号 厚さ〔人〕 ドープ量(、−3)2
3000 − 3 6〇 − 45001xlOI8 7 500 2X101′′である。
さて、このヘテロ接合半導体基板にDモードFETのゲ
ート部分を形成するには、ウェット化学エツチング法を
適用してn+型GaAS層7のエツチングを行ない所望
の厚さになった時点でエツチングを停止させている。
ート部分を形成するには、ウェット化学エツチング法を
適用してn+型GaAS層7のエツチングを行ない所望
の厚さになった時点でエツチングを停止させている。
また、EモードFETのゲート部分を形成するには、C
Cj!2F2ガスを主成分とするエッチャントを用いた
選択ドライ・エツチング法でn+型GaAs層7のエツ
チングを行なうと該エツチングはn型AβxGaトxA
S層4の表面で自動的に停止するので、n型A I7.
X G a I−x A s層4の厚さをヘテロ接合半
導体基板の形成時に予めEモードFETに適するように
定めておくことに依り均一性が良好な加工をすることが
出来る。尚、このようにして得られるEモードFETの
閾値電圧vthは約0.]、CV)程度である。
Cj!2F2ガスを主成分とするエッチャントを用いた
選択ドライ・エツチング法でn+型GaAs層7のエツ
チングを行なうと該エツチングはn型AβxGaトxA
S層4の表面で自動的に停止するので、n型A I7.
X G a I−x A s層4の厚さをヘテロ接合半
導体基板の形成時に予めEモードFETに適するように
定めておくことに依り均一性が良好な加工をすることが
出来る。尚、このようにして得られるEモードFETの
閾値電圧vthは約0.]、CV)程度である。
ところで、前記したように、ウェット化学エツチング法
を適用してDモードFETの閾値電圧■thを高い均一
性を維持して制御することは困難でEモードFETとD
モードFETのゲート部分を別個のエツチング作業で形
成することになるので、この面でも工程が複雑化してい
る。
を適用してDモードFETの閾値電圧■thを高い均一
性を維持して制御することは困難でEモードFETとD
モードFETのゲート部分を別個のエツチング作業で形
成することになるので、この面でも工程が複雑化してい
る。
発明の目的
本発明は、ヘテロ接合半導体基板を使用してE/′D構
成の半導体装置を製造するに際し、EモードFET及び
DモードFETの両ゲート部分に於ける闇値調整をする
為のエツチングを選択ドライ・エツチング技術を適用し
て制御性良く、しかも、同じ工程で行なうことが出来る
ようにし、この種半導体装置の製造工程の簡略化及びD
モードFETに於ける闇値電圧vthの均一性の向上を
目的とするものである。
成の半導体装置を製造するに際し、EモードFET及び
DモードFETの両ゲート部分に於ける闇値調整をする
為のエツチングを選択ドライ・エツチング技術を適用し
て制御性良く、しかも、同じ工程で行なうことが出来る
ようにし、この種半導体装置の製造工程の簡略化及びD
モードFETに於ける闇値電圧vthの均一性の向上を
目的とするものである。
発明の実施例
第2図は本発明を実施する際に用いるヘテロ接合半導体
基板の一例を表わす要部切断側面図であり、第1図に関
して説明した部分と同部分は同記号で指示しである。
基板の一例を表わす要部切断側面図であり、第1図に関
して説明した部分と同部分は同記号で指示しである。
このヘテロ接合半導体基板が第1図に見られるものと相
違する点は、電子供給層であるn型Al2xG a I
−x A s層4とコンタクト層であるn+型GaAs
1if7との間にDモードFETの能動層であるn型G
aAs層5及びエツチング停止層であるn+型Aρy
Q aトyAs層6を介在させたことである。
違する点は、電子供給層であるn型Al2xG a I
−x A s層4とコンタクト層であるn+型GaAs
1if7との間にDモードFETの能動層であるn型G
aAs層5及びエツチング停止層であるn+型Aρy
Q aトyAs層6を介在させたことである。
ここに於けるn+型AAyGaI−yAs層6は単に選
択ドライ・エツチングのエツチング停止に使用するのみ
であり、厚さは100〔人〕以下で充分である。また、
Aj2のモル比yは、層厚にも依るが、100 〔人〕
のときで0.1.100 〔人〕未満のときで0.1を
越えるように選択すると良い。代表的な値としては、厚
さ−100〔人〕、y=0.1である。
択ドライ・エツチングのエツチング停止に使用するのみ
であり、厚さは100〔人〕以下で充分である。また、
Aj2のモル比yは、層厚にも依るが、100 〔人〕
のときで0.1.100 〔人〕未満のときで0.1を
越えるように選択すると良い。代表的な値としては、厚
さ−100〔人〕、y=0.1である。
n型GaAs層5はDモードFETの能動層として使用
する場合、通常、厚さ−1000C人〕、不純物濃度=
1 、8 X 101? (cm−3)程度として
良い。
する場合、通常、厚さ−1000C人〕、不純物濃度=
1 、8 X 101? (cm−3)程度として
良い。
このヘテロ接合半導体基板の代表的なプロファイルを例
示すると、 図示記号 厚さ〔人〕 トープ量(cm−3)
2 3000 − 3 6〇 − 45001xlO” 5 1000 1.8X10176 10
0 2x101B 7、 500 2xLO” である。このヘテロ接合半導体基板を作製するには、半
絶縁性GaAs基板1にMBE(molecular
beam epitaxy)法或いはMOCVD
(metal organic chemical
vapour depositlon)法等の適
宜の技法を適用して実現することができる。
示すると、 図示記号 厚さ〔人〕 トープ量(cm−3)
2 3000 − 3 6〇 − 45001xlO” 5 1000 1.8X10176 10
0 2x101B 7、 500 2xLO” である。このヘテロ接合半導体基板を作製するには、半
絶縁性GaAs基板1にMBE(molecular
beam epitaxy)法或いはMOCVD
(metal organic chemical
vapour depositlon)法等の適
宜の技法を適用して実現することができる。
このようなヘテロ接合半導体基板を使用して2次元電子
ガスを利用し高速動作を可能にしたEモードFET (
以下、単にEモード・ヘテロ接合FETとする)及びD
モードMES−FETを作製する場合について第3図を
参照しつつ説明する。
ガスを利用し高速動作を可能にしたEモードFET (
以下、単にEモード・ヘテロ接合FETとする)及びD
モードMES−FETを作製する場合について第3図を
参照しつつ説明する。
■ へテロ接合半導体基板上に例えば厚さ例えば200
0 (人〕程度の二酸化シリコン(SiOi)膜及び
厚さ例えば4000’ (入〕程度のチタン/金(Ti
/Au)膜からなるマスク膜を形成する■ 該マスク膜
をパターニングしてEモード・ヘテロ接合FET形成予
定部分EM、!=DモードMES−FET形成予定部分
DMとの境界部分であって該DモードMES−FET形
成予定部分DM側に拡がる開口を形成する。
0 (人〕程度の二酸化シリコン(SiOi)膜及び
厚さ例えば4000’ (入〕程度のチタン/金(Ti
/Au)膜からなるマスク膜を形成する■ 該マスク膜
をパターニングしてEモード・ヘテロ接合FET形成予
定部分EM、!=DモードMES−FET形成予定部分
DMとの境界部分であって該DモードMES−FET形
成予定部分DM側に拡がる開口を形成する。
■ イオン注入法を適用して酸素(02)を浅く打ぢ込
み、例えばn型GaAs層5までを絶縁化する。尚、こ
の絶縁化はプロトン照射に依って行なうことも可能であ
る。
み、例えばn型GaAs層5までを絶縁化する。尚、こ
の絶縁化はプロトン照射に依って行なうことも可能であ
る。
■ DモードME’5−FET形成予定部分DM上のマ
スク膜を全て除去し、イオン注入法を適用して酸素を深
く打ち込み、能動層であるn型GaAs層5の下側を絶
縁化する。
スク膜を全て除去し、イオン注入法を適用して酸素を深
く打ち込み、能動層であるn型GaAs層5の下側を絶
縁化する。
この■の工程と前記■の工程でDモードMES−FET
形成予定部分DMは横方向にも深さ方向にも絶縁分離さ
れたことになる。図の砂地部分は絶縁化された領域を指
示している。
形成予定部分DMは横方向にも深さ方向にも絶縁分離さ
れたことになる。図の砂地部分は絶縁化された領域を指
示している。
■ 前記マスク膜を全て除去してから新たにマスク膜を
形成し、Eモード・ヘテロ接合FET形成予定部分EM
のゲート形成予定部分を選択的にウェット化学エツチン
グして開口を形成する。そのエツチングは開口底面のn
型Qa71.s層5の厚さがn+型GaAs層7のそれ
と略同程度になるまで行なう。
形成し、Eモード・ヘテロ接合FET形成予定部分EM
のゲート形成予定部分を選択的にウェット化学エツチン
グして開口を形成する。そのエツチングは開口底面のn
型Qa71.s層5の厚さがn+型GaAs層7のそれ
と略同程度になるまで行なう。
■ マスク膜を除去してから、例えばりアクティブ・ス
パッタリング法を適用し、二酸化シリコン映8を形成す
る。
パッタリング法を適用し、二酸化シリコン映8を形成す
る。
■ フォト・レジストからなるマスク膜を用いて二酸化
シリコン膜8をパターニングしてソース電極コンタクト
窓及びドレイン電極コンタクト窓を形成する。
シリコン膜8をパターニングしてソース電極コンタクト
窓及びドレイン電極コンタクト窓を形成する。
■ フォト・レジスト膜を残した状態で例えば真空蒸着
法或いはりアクティブ・スパンクリング法を適用して厚
さ3000 (人〕程度の金・ゲルマニウム/金(Au
−Ge/Au)からなる電極金属膜を形成し、そのフォ
ト・レジスト膜を熔解することに依りリフト・オフ法に
依る前記電極金属膜のパターニングを行なってソース電
極9SE及び9SDとドレイン電極9DE及び9DDを
形成する。
法或いはりアクティブ・スパンクリング法を適用して厚
さ3000 (人〕程度の金・ゲルマニウム/金(Au
−Ge/Au)からなる電極金属膜を形成し、そのフォ
ト・レジスト膜を熔解することに依りリフト・オフ法に
依る前記電極金属膜のパターニングを行なってソース電
極9SE及び9SDとドレイン電極9DE及び9DDを
形成する。
■ 適当なマスク膜を使用して二酸化シリコン膜8のパ
ターニングを行ないゲート電極形成予定部分に開口を形
成する。このとき適用する技術としてはウェット化学エ
ツチング法、ドライ・エツチング法など適宜の技法を採
用して良い。
ターニングを行ないゲート電極形成予定部分に開口を形
成する。このとき適用する技術としてはウェット化学エ
ツチング法、ドライ・エツチング法など適宜の技法を採
用して良い。
[相] エッチャントとしてCCff2F2ガスを主成
分とするガスを用い、Eモード・ヘテロ接合FET形成
予定部分EMではn型G a 、A s N 5の、D
モードMES−FET形成予定部分DMではn+型G
a A s N 7の選択ドライ・エツチングを行なう
。
分とするガスを用い、Eモード・ヘテロ接合FET形成
予定部分EMではn型G a 、A s N 5の、D
モードMES−FET形成予定部分DMではn+型G
a A s N 7の選択ドライ・エツチングを行なう
。
このドライ・エツチングは、n型A 12 X G a
I−xAs層4或いはn+型A !! y G a
トyA s層2に到達すると自動的に停止する。
I−xAs層4或いはn+型A !! y G a
トyA s層2に到達すると自動的に停止する。
■ 工程■で使用したマスク膜を残したまま例えば真空
蒸着法或いはりアクティブ・スパッタリング法にて厚さ
3000 (人〕程度のチタン/白金/金(Ti/白
金/Au)からなる電極金属膜を形成し、その後、前記
マスク膜を溶解除去することに依り前記電極金属膜のパ
ターニングを行なってゲート電極100E及びl0CD
を形成する。
蒸着法或いはりアクティブ・スパッタリング法にて厚さ
3000 (人〕程度のチタン/白金/金(Ti/白
金/Au)からなる電極金属膜を形成し、その後、前記
マスク膜を溶解除去することに依り前記電極金属膜のパ
ターニングを行なってゲート電極100E及びl0CD
を形成する。
第4図は他の実施例を解説する為の半導体装置の要部切
断側面図であり、次に、この図を参照しつつ説明する。
断側面図であり、次に、この図を参照しつつ説明する。
尚、第1図乃至第3図に関して説明した部分と同部分は
同記号で指示しである。
同記号で指示しである。
この半導体装置を製造するには、前記実施例に於ける工
程■でソース電極コンタクト窓及びドレイン電極コンタ
クト窓を形成してから、フォト・レジスト膜及び二酸化
シリコン膜8をマスクとし例えばウェア1−化学エツチ
ング面を適用してn+型c a A S Fi 7及び
n+型A12yGa+−yAs層6のエツチングを行な
うことに依り凹所を形成し、該凹所内にn型GaAs層
5の表面を露出させる工程を挿入するものである。尚、
この外の工程は前記実施例と変りない。
程■でソース電極コンタクト窓及びドレイン電極コンタ
クト窓を形成してから、フォト・レジスト膜及び二酸化
シリコン膜8をマスクとし例えばウェア1−化学エツチ
ング面を適用してn+型c a A S Fi 7及び
n+型A12yGa+−yAs層6のエツチングを行な
うことに依り凹所を形成し、該凹所内にn型GaAs層
5の表面を露出させる工程を挿入するものである。尚、
この外の工程は前記実施例と変りない。
このようにすると、ソース電極9SE及び9SDとトレ
イン電極9DE及び9DDは全てAAを含まないn型G
aAs層5とコンタクトすることになるので、そのコン
タクト特性は極めて良好である。また、本実施例或いは
後記する第6図に見られる実施例に於いても、n+型G
aAs層7及びn+型A I! y G a 1−yA
s層6の平面的なエツチング面積は必要最小限に止め
、できる限り残すようにしているが、これば、そのよう
にすることに依り、n型c a A S jW 5或い
はn型GaAs層50に於ける抵抗値を低く維持するこ
とができる為である。
イン電極9DE及び9DDは全てAAを含まないn型G
aAs層5とコンタクトすることになるので、そのコン
タクト特性は極めて良好である。また、本実施例或いは
後記する第6図に見られる実施例に於いても、n+型G
aAs層7及びn+型A I! y G a 1−yA
s層6の平面的なエツチング面積は必要最小限に止め
、できる限り残すようにしているが、これば、そのよう
にすることに依り、n型c a A S jW 5或い
はn型GaAs層50に於ける抵抗値を低く維持するこ
とができる為である。
第5図は更に他の実施例を解説する為の半導体装置の要
部切断側面図であり、第1図乃至第4図に関して説明し
た部分と同部分は同記号で指示してあり、また、既出の
n型G a A s層5に相当するn型caAsNの厚
さが300〔人〕程度にしであるので、これを特に記号
50を付しである。
部切断側面図であり、第1図乃至第4図に関して説明し
た部分と同部分は同記号で指示してあり、また、既出の
n型G a A s層5に相当するn型caAsNの厚
さが300〔人〕程度にしであるので、これを特に記号
50を付しである。
この半導体装置を製造するには、前記実施例に於ける工
程■で酸素を深く打ち込んで絶縁化することを止め、n
型GaAsJfJ50の下側には絶縁化された領域を形
成しない。従って、この半導体装置では、DモードFE
Tもヘテロ接合FETとして動作し、そのピンチ・オフ
電圧Vpは前記n型GaAs層50を使用して−−1,
2(V)となる。
程■で酸素を深く打ち込んで絶縁化することを止め、n
型GaAsJfJ50の下側には絶縁化された領域を形
成しない。従って、この半導体装置では、DモードFE
Tもヘテロ接合FETとして動作し、そのピンチ・オフ
電圧Vpは前記n型GaAs層50を使用して−−1,
2(V)となる。
この実施例の素子間分離は横方向のみ必要とされるから
、前記工程■で行なった酸素の浅い打ち込みに依る絶縁
化以外にメザ・エツチングに依る分離を行なうことがで
きる。
、前記工程■で行なった酸素の浅い打ち込みに依る絶縁
化以外にメザ・エツチングに依る分離を行なうことがで
きる。
第6図は更に他の実施例を解説する為の半導体装置の要
部切断側面図であり、第5図に関して説明した部分と同
部分は同記号で指示しである。
部切断側面図であり、第5図に関して説明した部分と同
部分は同記号で指示しである。
この実施例は、第5図に見られる実施例に対して第4し
1に関して説明した技法を施した場合に相当する。
1に関して説明した技法を施した場合に相当する。
即し、二酸化シリコン膜8にソース電極コンタクト窓及
びドレイン電極コンタクト窓を形成し、その際に使用し
たフォト・レジスト膜及び二酸化シリコン膜8をマスク
とし例えばウェット化学エツチング法を適用してn+型
c、 a A S lfi 7、n+型Aβy Q a
トyAs層6をエツチングし、更に、n型GaAs層5
0の途中までエツチングする構成を採っている。
びドレイン電極コンタクト窓を形成し、その際に使用し
たフォト・レジスト膜及び二酸化シリコン膜8をマスク
とし例えばウェット化学エツチング法を適用してn+型
c、 a A S lfi 7、n+型Aβy Q a
トyAs層6をエツチングし、更に、n型GaAs層5
0の途中までエツチングする構成を採っている。
この実施例に依れば、第4図に見られる実施例と同様、
ソース電極9SE及び9SDとドレイン電極9DE及び
9DDが第4図に於けるn型GaAs層5に相当するn
型GaAs層50にコンタク1〜している。
ソース電極9SE及び9SDとドレイン電極9DE及び
9DDが第4図に於けるn型GaAs層5に相当するn
型GaAs層50にコンタク1〜している。
発明の効果
本発明は、ヘテロ接合を有し2次元電子ガスを利用して
高速動作を可能にした半導体装置を製造するに際し、E
モード・トランジスタの能動層とDモード・トランジス
タの能動層とに於ける闇値電圧をそれ等の層のエピタキ
シャル成長時に於けるパラメータで決定しておき、ケー
ト形成予定部分のエツチングばC]!2F2ガスを主成
分とするエッチャントを用いた選択ドライ・エツチング
に依りEモート・トランジスタ部分とDモード・トラン
ジスタ部分の両者を同時に行なうことが出来ると共に必
要な能動層厚を維持して確実に停止させることが出来る
ので、Eモート・トランジスタ及びDモード・l・ラン
ジスタともに闇値電圧の不均一は解消され、また、製造
工程も簡略化される。
高速動作を可能にした半導体装置を製造するに際し、E
モード・トランジスタの能動層とDモード・トランジス
タの能動層とに於ける闇値電圧をそれ等の層のエピタキ
シャル成長時に於けるパラメータで決定しておき、ケー
ト形成予定部分のエツチングばC]!2F2ガスを主成
分とするエッチャントを用いた選択ドライ・エツチング
に依りEモート・トランジスタ部分とDモード・トラン
ジスタ部分の両者を同時に行なうことが出来ると共に必
要な能動層厚を維持して確実に停止させることが出来る
ので、Eモート・トランジスタ及びDモード・l・ラン
ジスタともに闇値電圧の不均一は解消され、また、製造
工程も簡略化される。
第1図は従来のへテロ接合半導体基板の要部切断側面図
、第2図は本発明に使用するヘテロ接合半導体基板の一
例を表わす要部切断側面図、第3図乃至第6図は本発明
に於けるそれぞれ異なる実施例を表わす要部切断側面図
である。 図に於いて、1は半絶縁性GaAs基板、2はアンドー
プGaAs層、3はアンドープAβ8G a 1−yA
S層、4はn型A II XG a I−x A s層
、5はn型GaAs層、6はn+型A (l y G
a 1−y A s層、7はn+QaAs層、8は二酸
化シリコン膜、9SE及5び9SDはソース電極、9D
E及び9DDはドレイン電極である。 特許出願人 富士通株式会社 代理人弁理士 玉蟲 久五部 (外3名) 第 1 図 第2図 第3図 第4図 第 5 図 第6図
、第2図は本発明に使用するヘテロ接合半導体基板の一
例を表わす要部切断側面図、第3図乃至第6図は本発明
に於けるそれぞれ異なる実施例を表わす要部切断側面図
である。 図に於いて、1は半絶縁性GaAs基板、2はアンドー
プGaAs層、3はアンドープAβ8G a 1−yA
S層、4はn型A II XG a I−x A s層
、5はn型GaAs層、6はn+型A (l y G
a 1−y A s層、7はn+QaAs層、8は二酸
化シリコン膜、9SE及5び9SDはソース電極、9D
E及び9DDはドレイン電極である。 特許出願人 富士通株式会社 代理人弁理士 玉蟲 久五部 (外3名) 第 1 図 第2図 第3図 第4図 第 5 図 第6図
Claims (1)
- ヘテロ接合を有し2次元電子ガスを利用して高速動作を
可能にした半導体装置を製造する方法に於いて、エンハ
ンスメント・モード・トランジスタの能動層となる/l
、7!xGa1−XAsからなる電子供給層上に少なく
ともディブレ・フシジン・モード・トランジスタの能動
層であるGaAs層及びA (! y (J aトγΔ
Sからなるエツチング停止層及びGaAsからなるコン
タクト層を形成し、その後、エンハンスノン1へ・モー
ド・トランジスタのゲート形成予定部分に於ける前記能
動層であるGaAs層のエツチング及びディプレッショ
ン・モード・トランジスタに於&Jるゲート形成予定部
分に於ける前記GaAsからなるコンタクト層の工・ノ
チングをCCR2F 2を含むエッチャントを用いた選
択ドライ・エツチング法を適用して同時に行なG1該エ
ツチングを前記電子供給層及び工・ノチング停止層で停
止させる工程が含まれてなることを特徴とする半導体装
置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58042007A JPS59168677A (ja) | 1983-03-14 | 1983-03-14 | 半導体装置及びその製造方法 |
US06/587,967 US4635343A (en) | 1983-03-14 | 1984-03-09 | Method of manufacturing GaAs semiconductor device |
DE8484301649T DE3476294D1 (en) | 1983-03-14 | 1984-03-12 | Gaas semiconductor device and a method of manufacturing it |
EP84301649A EP0119089B1 (en) | 1983-03-14 | 1984-03-12 | Gaas semiconductor device and a method of manufacturing it |
CA000449399A CA1214575A (en) | 1983-03-14 | 1984-03-12 | Method of manufacturing gaas semiconductor device |
US06/909,464 US4733283A (en) | 1983-03-14 | 1986-09-19 | GaAs semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58042007A JPS59168677A (ja) | 1983-03-14 | 1983-03-14 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59168677A true JPS59168677A (ja) | 1984-09-22 |
JPH0437582B2 JPH0437582B2 (ja) | 1992-06-19 |
Family
ID=12624123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58042007A Granted JPS59168677A (ja) | 1983-03-14 | 1983-03-14 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US4635343A (ja) |
EP (1) | EP0119089B1 (ja) |
JP (1) | JPS59168677A (ja) |
CA (1) | CA1214575A (ja) |
DE (1) | DE3476294D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205362A (ja) * | 1988-12-28 | 1990-08-15 | American Teleph & Telegr Co <Att> | GaAs集積回路およびその製造方法 |
US6426523B1 (en) | 1996-10-30 | 2002-07-30 | Nec Corporation | Heterojunction field effect transistor |
JP2011134861A (ja) * | 2009-12-24 | 2011-07-07 | Toyota Motor Corp | 半導体装置及びその製造方法 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0143656B1 (en) * | 1983-11-29 | 1989-02-22 | Fujitsu Limited | Compound semiconductor device and method of producing it |
US4615102A (en) * | 1984-05-01 | 1986-10-07 | Fujitsu Limited | Method of producing enhancement mode and depletion mode FETs |
JPS61107758A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | GaAs集積回路及びその製造方法 |
DE3679618D1 (de) * | 1985-08-26 | 1991-07-11 | Matsushita Electric Ind Co Ltd | Halbleiterbauelement mit einem abrupten uebergang und verfahren zu seiner herstellung mittels epitaxie. |
US4916498A (en) * | 1985-09-15 | 1990-04-10 | Trw Inc. | High electron mobility power transistor |
US4746627A (en) * | 1986-10-30 | 1988-05-24 | Mcdonnell Douglas Corporation | Method of making complementary GaAs heterojunction transistors |
JPS63198320A (ja) * | 1987-02-13 | 1988-08-17 | Mitsubishi Electric Corp | 結晶成長方法 |
JPS6412581A (en) * | 1987-07-02 | 1989-01-17 | Ibm | Semiconductor device structure |
US4855797A (en) * | 1987-07-06 | 1989-08-08 | Siemens Corporate Research And Support, Inc. | Modulation doped high electron mobility transistor with n-i-p-i structure |
US5229323A (en) * | 1987-08-21 | 1993-07-20 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device with Schottky electrodes |
DE3850855T2 (de) * | 1987-11-13 | 1994-11-10 | Nissan Motor | Halbleitervorrichtung. |
US4897361A (en) * | 1987-12-14 | 1990-01-30 | American Telephone & Telegraph Company, At&T Bell Laboratories | Patterning method in the manufacture of miniaturized devices |
EP0334006A1 (en) * | 1988-02-22 | 1989-09-27 | Siemens Aktiengesellschaft | Stacked channel heterojunction fet |
US5192701A (en) * | 1988-03-17 | 1993-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing field effect transistors having different threshold voltages |
US5138408A (en) * | 1988-04-15 | 1992-08-11 | Nec Corporation | Resonant tunneling hot carrier transistor |
US4946548A (en) * | 1988-04-29 | 1990-08-07 | Toyoda Gosei Co., Ltd. | Dry etching method for semiconductor |
DE68928395T2 (de) * | 1988-06-28 | 1998-05-14 | Nec Corp | Halbleitervorrichtung mit Verbindungshalbleiterfet mit E/D-Struktur mit hoher Geräuschmarge |
US5091759A (en) * | 1989-10-30 | 1992-02-25 | Texas Instruments Incorporated | Heterostructure field effect transistor |
US5012318A (en) * | 1988-09-05 | 1991-04-30 | Nec Corporation | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor |
JP2630445B2 (ja) * | 1988-10-08 | 1997-07-16 | 富士通株式会社 | 半導体装置 |
JPH02148740A (ja) * | 1988-11-29 | 1990-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2687519B2 (ja) * | 1988-12-06 | 1997-12-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5139968A (en) * | 1989-03-03 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a t-shaped gate electrode |
JP2873583B2 (ja) * | 1989-05-10 | 1999-03-24 | 富士通株式会社 | 高速半導体装置 |
US5276340A (en) * | 1989-11-21 | 1994-01-04 | Fujitsu Limited | Semiconductor integrated circuit having a reduced side gate effect |
JP2553723B2 (ja) * | 1989-12-25 | 1996-11-13 | 三菱電機株式会社 | 化合物半導体集積回路装置 |
JP2533212B2 (ja) * | 1990-01-26 | 1996-09-11 | 富士通株式会社 | 半導体装置の製造方法 |
JP3078821B2 (ja) * | 1990-05-30 | 2000-08-21 | 豊田合成株式会社 | 半導体のドライエッチング方法 |
JP2551203B2 (ja) * | 1990-06-05 | 1996-11-06 | 三菱電機株式会社 | 半導体装置 |
JPH04280436A (ja) * | 1990-09-28 | 1992-10-06 | Motorola Inc | 相補型自己整合hfetの製造方法 |
JPH04260338A (ja) * | 1991-02-14 | 1992-09-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5116774A (en) * | 1991-03-22 | 1992-05-26 | Motorola, Inc. | Heterojunction method and structure |
US5291042A (en) * | 1991-04-26 | 1994-03-01 | Sumitomo Electric Industries, Ltd. | Multi-stage amplifier device and method for producing the same |
US5252842A (en) * | 1991-07-26 | 1993-10-12 | Westinghouse Electric Corp. | Low-loss semiconductor device and backside etching method for manufacturing same |
US5453627A (en) * | 1992-05-14 | 1995-09-26 | Nippon Telegraph And Telephone Corporation | Quantum interference device and complementary logic circuit utilizing thereof |
DE4219523A1 (de) * | 1992-06-15 | 1993-12-16 | Daimler Benz Ag | Monolithisch integrierter Millimeterwellenschaltkreis und Verfahren zu dessen Herstellung |
US5254492A (en) * | 1992-11-10 | 1993-10-19 | Texas Instruments Incorporated | Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation |
US5514605A (en) * | 1994-08-24 | 1996-05-07 | Nec Corporation | Fabrication process for compound semiconductor device |
JPH0936133A (ja) * | 1995-07-14 | 1997-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3616447B2 (ja) * | 1996-02-27 | 2005-02-02 | 富士通株式会社 | 半導体装置 |
JP2891204B2 (ja) * | 1996-09-27 | 1999-05-17 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3123940B2 (ja) * | 1997-03-27 | 2001-01-15 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
WO2003050849A2 (en) * | 2001-12-06 | 2003-06-19 | Hrl Laboratories, Llc | High power-low noise microwave gan heterojunction field effet transistor |
JP4230370B2 (ja) * | 2004-01-16 | 2009-02-25 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
US20060009038A1 (en) | 2004-07-12 | 2006-01-12 | International Business Machines Corporation | Processing for overcoming extreme topography |
KR100712753B1 (ko) * | 2005-03-09 | 2007-04-30 | 주식회사 실트론 | 화합물 반도체 장치 및 그 제조방법 |
US7808016B2 (en) * | 2006-09-14 | 2010-10-05 | Teledyne Licensing, Llc | Heterogeneous integration of low noise amplifiers with power amplifiers or switches |
EP2040299A1 (en) * | 2007-09-12 | 2009-03-25 | Forschungsverbund Berlin e.V. | Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device |
KR100894810B1 (ko) | 2007-09-19 | 2009-04-24 | 전자부품연구원 | 고전자 이동도 트랜지스터 및 그 제조방법 |
US9991360B2 (en) | 2009-06-26 | 2018-06-05 | Cornell University | Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation |
CN102484070B (zh) | 2009-06-26 | 2014-12-10 | 康奈尔大学 | 用于铝-硅氮化物的化学气相沉积处理 |
US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
KR101923972B1 (ko) * | 2012-12-18 | 2018-11-30 | 한국전자통신연구원 | 트랜지스터 및 그 제조 방법 |
US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
CN103985747B (zh) * | 2014-05-27 | 2017-03-29 | 中国科学技术大学 | GaAs/AlGaAs半导体异质结结构的霍尔棒及其制作方法 |
US11139290B2 (en) * | 2018-09-28 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage cascode HEMT device |
CN110429028B (zh) * | 2019-08-01 | 2021-11-19 | 福建省福联集成电路有限公司 | 一种晶体管器件增强型和耗尽型栅极集成制作方法及器件 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4163237A (en) * | 1978-04-24 | 1979-07-31 | Bell Telephone Laboratories, Incorporated | High mobility multilayered heterojunction devices employing modulated doping |
US4212020A (en) * | 1978-07-21 | 1980-07-08 | California Institute Of Technology | Solid state electro-optical devices on a semi-insulating substrate |
FR2465317A2 (fr) * | 1979-03-28 | 1981-03-20 | Thomson Csf | Transistor a effet de champ a frequence de coupure elevee |
DE3279795D1 (en) * | 1981-04-23 | 1989-08-03 | Fujitsu Ltd | High electron mobility semiconductor device |
US4371968A (en) * | 1981-07-01 | 1983-02-01 | The United States Of America As Represented By The Secretary Of The Army | Monolithic injection laser arrays formed by crystal regrowth techniques |
JPS5891682A (ja) * | 1981-11-27 | 1983-05-31 | Hitachi Ltd | 半導体装置 |
JPS58143577A (ja) * | 1982-02-22 | 1983-08-26 | Toshiba Corp | 埋め込みゲ−ト電界効果トランジスタの製造方法 |
US4523961A (en) * | 1982-11-12 | 1985-06-18 | At&T Bell Laboratories | Method of improving current confinement in semiconductor lasers by inert ion bombardment |
US4545109A (en) * | 1983-01-21 | 1985-10-08 | Rca Corporation | Method of making a gallium arsenide field effect transistor |
-
1983
- 1983-03-14 JP JP58042007A patent/JPS59168677A/ja active Granted
-
1984
- 1984-03-09 US US06/587,967 patent/US4635343A/en not_active Expired - Lifetime
- 1984-03-12 DE DE8484301649T patent/DE3476294D1/de not_active Expired
- 1984-03-12 CA CA000449399A patent/CA1214575A/en not_active Expired
- 1984-03-12 EP EP84301649A patent/EP0119089B1/en not_active Expired
-
1986
- 1986-09-19 US US06/909,464 patent/US4733283A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205362A (ja) * | 1988-12-28 | 1990-08-15 | American Teleph & Telegr Co <Att> | GaAs集積回路およびその製造方法 |
US6426523B1 (en) | 1996-10-30 | 2002-07-30 | Nec Corporation | Heterojunction field effect transistor |
US6720200B2 (en) | 1996-10-30 | 2004-04-13 | Nec Corporation | Field effect transistor and fabrication process thereof |
JP2011134861A (ja) * | 2009-12-24 | 2011-07-07 | Toyota Motor Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US4635343A (en) | 1987-01-13 |
US4733283A (en) | 1988-03-22 |
EP0119089A3 (en) | 1985-09-11 |
CA1214575A (en) | 1986-11-25 |
EP0119089A2 (en) | 1984-09-19 |
JPH0437582B2 (ja) | 1992-06-19 |
DE3476294D1 (en) | 1989-02-23 |
EP0119089B1 (en) | 1989-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59168677A (ja) | 半導体装置及びその製造方法 | |
US5270228A (en) | Method of fabricating gate electrode in recess | |
JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
JP2773700B2 (ja) | 化合物半導体装置およびその製造方法 | |
JPS60231368A (ja) | 半導体装置の製造方法 | |
JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
JPH06101544B2 (ja) | 相補型電界効果トランジスタおよびその製造方法 | |
JP2643849B2 (ja) | 半導体集積回路の製造方法 | |
JPH11176839A (ja) | 半導体装置及びその製造方法 | |
JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
JP2000353789A (ja) | 化合物半導体装置およびその製造方法 | |
JPH0123955B2 (ja) | ||
JP2005166947A (ja) | エッチング方法、半導体装置の製造方法及び半導体装置 | |
JP2526492B2 (ja) | 半導体装置の製造方法 | |
JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
JPH06204259A (ja) | 化合物半導体装置の製造方法 | |
JP2000243917A (ja) | 半導体装置およびその製造方法 | |
JP3109097B2 (ja) | 電界効果トランジスタの製造方法およびエッチング方法 | |
JPH0529355A (ja) | 電界効果トランジスタの製造方法 | |
JPH0864774A (ja) | 半導体集積回路装置の製造方法 | |
JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
JPS6338872B2 (ja) | ||
JPH02191345A (ja) | 電界効果トランジスタの製造方法 | |
JPH02191344A (ja) | 電界効果トランジスタの製造方法 | |
JPH03292743A (ja) | 電界効果トランジスタの製造方法 |