JP2533212B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2533212B2
JP2533212B2 JP2017002A JP1700290A JP2533212B2 JP 2533212 B2 JP2533212 B2 JP 2533212B2 JP 2017002 A JP2017002 A JP 2017002A JP 1700290 A JP1700290 A JP 1700290A JP 2533212 B2 JP2533212 B2 JP 2533212B2
Authority
JP
Japan
Prior art keywords
group
concentration
high resistance
arsine
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017002A
Other languages
English (en)
Other versions
JPH03222323A (ja
Inventor
正彦 滝川
忠男 岡部
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017002A priority Critical patent/JP2533212B2/ja
Priority to DE69130491T priority patent/DE69130491T2/de
Priority to US07/649,768 priority patent/US5128275A/en
Priority to EP91100991A priority patent/EP0439195B1/en
Priority to KR1019910001349A priority patent/KR940000387B1/ko
Publication of JPH03222323A publication Critical patent/JPH03222323A/ja
Application granted granted Critical
Publication of JP2533212B2 publication Critical patent/JP2533212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/7605Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/041Doping control in crystal growth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/11Metal-organic CVD, ruehrwein type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔概要〕 AsをV族元素として含むIIIV族半導体からなる高抵抗
層の作成にあたり、アルシンAsH3にターシャリーブチル
アルシン(tBAs)を所定の割合で混合しV族源とする有
機金属気相成長法を用いて、高純度を保ちながら高抵抗
層の抵抗率を制御する方法を提供し、高抵抗層を必要と
する半導体装置の改良に寄与するものである。
〔産業上の利用分野〕
本発明はIIIV族化合物半導体を用いた、高抵抗層を必
要とする半導体装置の改良に関する。即ち、IIIV族化合
物半導体を用いた高速半導体装置(MESFET,HEMT等)に
おいては、バッファ層に高純度な、しかも抵抗率の高い
半導体が必要とされる。また、光半導体装置(レーザ
等)においては、電流狭窄層に高抵抗層が必要とされ
る。本発明はこれらの高抵抗層の作成にあたって、高純
度な、しかも抵抗率を制御できる方法を提供し、高抵抗
層を必要とする半導体装置特性の改良に寄与するもので
ある。
〔従来の技術〕
従来、AsをV族元素として含むIIIV族化合物半導体か
らなる高抵抗層をMOCVDにより作成するにあたり、アル
シンAsH3をV族源として用い、補償準位となるクロムや
チタンをドープする方法がとられている。一方、何も添
加せずに固有欠陥準位であるEL2(GaAs中の準位、他の
混晶にもこれと同一の欠陥構造をもつ準位が存在する。
以下、これらも含めて、EL2と記す。)を補償準位とし
て用いることも試みられてはいる。
〔発明が解決しようとする課題〕
高抵抗層を得るためクロムやチタンを添加する方法に
おいては、これらの添加物は、高抵抗層だけでなく、そ
の周囲の動作層にまで拡散することが知られている。こ
の拡散した添加物は、例えば、レーザでは非発光センタ
ーとして作用し、レーザの効率・寿命を大きく下げるこ
とになる。又、MESFET,HEMT等においては、拡散した添
加物は電流の流れる動作層の移動度を下げ、特性を低下
させている。
一方、固有欠陥準位であるEL2を補償準位として用い
る方法では、その濃度は成長条件により大きく制御され
ず、従って、浅いドナー・アクセプタとなる残留不純物
量により高抵抗特性は不安定なものになる。したがっ
て、本発明は高純度を保ちながら高抵抗率を安定して得
ることができる高抵抗層作成方法を提供することを目的
とする。
〔課題を解決するための手段〕
本発明者等は、半導体装置の特性を低下させずに高抵
抗層を成長させるには、固有欠陥準位であるEL2を補償
準位として用いるのが望ましく、そのためには、EL2濃
度を制御せねばならないとの着想のもとに高抵抗IIIV族
化合物半導体の成長法を研究した。
その結果、AsをV族元素として含むIIIV族半導体から
なる高抵抗層の作成にあたり、公知のIII族元素源を用
い、またアルシンAsH3に有機砒素(特にターシャリーブ
チルアルシン、tBAs)を混合してV族源とするととも
に、補償準位となるドーパントを添加しないで、高抵抗
半導体を作成する方法の発明を完成した。
この方法を利用して、HEMTなどの高抵抗層の抵抗値を
精密に制御するためには、IIIV族半導体の固有欠陥の濃
度が、残留不純物濃度を僅かに超えるように有機砒素
(特にターシャリーブチルアルシン、tBAs)を混合する
ことが好ましい。
〔作用〕
本発明者は、有機砒素(ターシャリーブチルアルシ
ン、tBAs)をV族源とする有機金属気相成長法を用いた
高抵抗層中のEL2濃度が成長温度により大きく変えるこ
とが出来ること、しかも従来の半導体装置作製用結晶を
成長していた温度領域では、アルシンAsH3をV族源とし
て用いた場合に比べ、EL2濃度を一桁上げることが可能
であることを見出した。この結果を第1図に示す。
第1図は、アルシンとtBAsのそれぞれをV族元素供給
源として使用し、トリメチルガリウム(TMB)をIII族元
素供給源として使用して成長したGaAs中のEL2濃度を成
長温度の関数として示すグラフである。図中、点線はAs
H3を、実線はtBAsを使用した場合のEL2濃度を示す。AsH
3を用いて使用したGaAsのEL2濃度は成長温度にかかわら
ず1014cm-3の一定値を取る。一方tBAsを用いて使用した
GaAsのEL2濃度は1015〜<1014cm-3の範囲で変化する。
このようにtBAsをV族元素源として用いるとEL2濃度
を高めることができる理由は、EL2はGaAsの化学量論量
より過剰の砒素によって形成されるが、有機砒素(ター
シャリーブチルアルシン、tBAs)をV族源とすると砒素
が二つくっついたAs2H2という形で砒素が供給されるこ
と、As2H2は温度を上げていくと分解し、その濃度が高
温ほど少ないことによる。
EL2の濃度を制御できることは好都合であるが、一
方、安定した特性の半導体装置を実現するためには、過
度の補償準位の導入は好ましくない。即ち、MESFET,HEM
T等においては、動作層を流れる電子の一部は高抵抗層
に注入される。もし、高抵抗層中の補償準位の濃度が高
すぎると、これに電子が捕獲され、動作が不安定にな
る。また、レーザにおいても非発光中心が増えることに
なる。即ち、浅いアクセプタとして動作する残留不純物
の濃度よりも深いドナーとして動作する補償準位の濃度
を若干多くすることが、高抵抗層が安定した特性の半導
体装置を実現するために必要である。理想的には、残留
不純物濃度を零にすればよいが、現状の原料の純度では
不十分であり、その濃度は、原料のロットごとに変動し
ている。また、成長炉のリーク、残留物によっても変わ
り、時間変化する。
そこで、アルシンAsH3のみをV族源として用いた場合
に形成されるEL2濃度では、残留不純物濃度を補償出来
ない従来法では、アクセプタによる比抵抗の低下や比抵
抗値の不安定化などの問題が起こったが、本発明法にお
いては所定の有機砒素(ターシャリーブチルアルシン、
tBAs)をアルシンAsH3に加えてV族源とすれば、残留不
純物濃度より若干多めの補償準位濃度を持つ高抵抗層を
実現することが出来る。
〔実施例〕
実施例として、本発明の方法を用いて高抵抗AlGaAsバ
ッファ層を成長したHEMT用選択ドープ構造の成長を示
す。第2図に本発明法の実施に使用した成長装置の概略
を示す。図中、1はカーボンサセプタ、2は基板、3は
高周波コイルである。またこの成長装置はIII族源とし
て、トリメチルガリウムTMG、トリメチルアルミニウムT
MA、V族源としてアルシンAsH3有機砒素(ターシャリー
ブチルアルシン、tBAs)、ドーパントとして、シランSi
H4、雰囲気ガスH2を導入できるようにしたものである。
各々の流量は独立に制御される。
上記成長装置を用いて半絶縁性GaAsを基板として、高
抵抗AlGaAsバッファ層を成長する。
先ず、従来法によりアルシンAsH3のみをV族源とし、
tBAs源を遮断し、TMA,TMG源から各ガスを供給する方法
によりAl0.28Ga0.72As層を4000Å及びその上に動作層と
なる電子走行層GaAsを4000Å、電子供給層AlGaAsを400
Å(1.4x10-18cm-3)を最適成長温度630℃で成長させた
ところ残留不純物が多く(3×15cm-3)、EL2濃度が1
×1015cm-3程度であり、AlGaAs高抵抗層が得られなかっ
た。
V族源としてアルシンAsH3のみを用いた場合と有機砒
素(ターシャリーブチルアルシン、tBAs)のみを用いた
場合のAl0.28Ga0.72As中のEL2濃度の成長温度依存性を
測定した結果を第3図に示す。
第3図より、V族源として有機砒素(ターシャリーブ
チルアルシン、tBAs)のみを用いた場合のEL2濃度は、
成長温度630℃、AlAsモル比0.28では、1×1016cm-3
あることが分かる。
本発明の特徴であるEL2濃度が残留不純物濃度より若
干多い条件を、具体的には、残留不純物濃度3×1015cm
-3の1.1倍のEL2濃度3.3×1015cm-3と設定した。
この条件を満たすために、有機砒素(ターシャリーブ
チルアルシン、tBAs)とアルシンAsH3を0.35対1の割合
で混合したものをV族源として、本発明法を実施する。
なお、成長温度は630℃である。
この高抵抗Al0.28Ga0.72As層を4000Å成長し、次に動
作層となる電子走行層GaAsを4000Å、電子供給層AlGaAs
を400Å(ドーバントSiH4を用い1.4×1018cm-3)成長す
る。
後は、通常のフォトリソグラフィ技術を用いて、ゲー
ト長1μmのHEMTをこの結晶から作製した。
このHEMTのサイドゲート電圧(VGSide)を変化させて
トランジスタ(サイドゲートを変化させたトランジスタ
の隣りにあるトランジスタ)のしきい値電圧変化(ΔVt
h)を起こすサイドゲート効果を調べた結果を第4図に
示す。
比較のためにアルシンAsH3のみをV族源として高抵抗
Al0.28Ga0.72As層を作成したHEMTについて同様にサイド
ゲート効果を調べた。この結果を第5図に示す。第4
図、第5図より、本発明によれば、高抵抗層が実現され
たので、サイドゲートから電子供給層に加えられる電圧
により電子が高抵抗層を通って隣りのトランジスタのし
きい値電圧変化をもたらすサイドゲート効果が抑制され
ることが明らかである。
また、tBAsとAsH3を用いて高抵抗バッファ層を作成し
た本発明実施例のHEMTと、tBAsのみを用いてバッファを
作成した比較例のHEMTにつき、静特性を調べた結果をそ
れぞれ第6図および第7図に示す。これらの図面より、
残留不純物濃度より若干多めの補償準位濃度を併せて実
現できたので静特性にループ、キンクがない等安定した
素子特性を実現することが明らかである。
〔発明の効果〕
従来、アルシンAsH3のみをV族源としては残留不純物
が多く、高抵抗層が得られなかったが、本発明により高
抵抗層の成長に成功した。
【図面の簡単な説明】
第1図はV族源としてアルシンAsH3のみを用いた場合と
有機砒素(ターシャリーブチルアルシン、tBAs)のみを
用いた場合のGaAs中のEL2濃度の成長温度依存性を示す
グラフである。 第2図は本発明を実現するための成長炉の概略図であ
る。 第3図はV族源としてアルシンAsH3のみを用いた場合と
有機砒素(ターシャリーブチルアルシン、tBAs)のみを
用いた場合のAlGaAsのAlAsモル比0.28中のEL2濃度の成
長温度依存性を示すグラフである。 第4図は本発明によるサイドゲート効果の抑止を示すグ
ラフで、本発明による有機砒素(ターシャリーブチルア
ルシン、tBAs)とアルシン AsH3を0.35対1の割合で混合したものをV族源とした場
合のHEMTの特性を示す。 第5図はV族源としてアルシンAsH3のみを用いた従来の
場合の第4図と同様のグラフである。 第6図は本発明による素子特性安定化を示すグラフで、
本発明による有機砒素(ターシャリーブチルアルシン、
tBAs)とアルシンAsH3を0.35対1の割合で混合したもの
をV族源とした場合のHEMTの特性を示す。 第7図はV族源として有機砒素(ターシャリーブチルア
ルシン、tBAs)のみを用いた場合の第6図と同様のグラ
フである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−259524(JP,A) 特開 平2−102522(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】化合物半導体基板上にAsをV族元素として
    含むIIIV族半導体からなる高抵抗バッファ層、及びトラ
    ンジスタを形成する動作層を順次形成するにあたり、 前記バッファ層の形成方法において、 V族源としてターシャリーブチルアルシンを含み、補償
    準位となるドーパントを添加しないことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】AsをV族元素として含むIIIV族半導体から
    なる高抵抗層の形成にあたり、V族源としてアルシンと
    ターシャリーブチルアルシンを混合したものを使用し、
    それらの混合割合を、前記IIIV族半導体の固有欠陥の濃
    度が、残留不純物濃度を僅かに超える程度とし、且つ補
    償順位となるドーパントを添加しないことを特徴とする
    半導体装置の製造方法。
JP2017002A 1990-01-26 1990-01-26 半導体装置の製造方法 Expired - Fee Related JP2533212B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017002A JP2533212B2 (ja) 1990-01-26 1990-01-26 半導体装置の製造方法
DE69130491T DE69130491T2 (de) 1990-01-26 1991-01-25 Verfahren zur Herstellung eines Halbleiterbauelements, das eine halbisolierende Halbleiterschicht umfasst
US07/649,768 US5128275A (en) 1990-01-26 1991-01-25 Method for fabricating a semiconductor device including a semi-insulating semiconductor layer
EP91100991A EP0439195B1 (en) 1990-01-26 1991-01-25 Method for fabricating a semiconductor device including a semi-insulating semiconductor layer
KR1019910001349A KR940000387B1 (ko) 1990-01-26 1991-01-26 반-절연성 반도체층을 갖는 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017002A JP2533212B2 (ja) 1990-01-26 1990-01-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03222323A JPH03222323A (ja) 1991-10-01
JP2533212B2 true JP2533212B2 (ja) 1996-09-11

Family

ID=11931801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017002A Expired - Fee Related JP2533212B2 (ja) 1990-01-26 1990-01-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5128275A (ja)
EP (1) EP0439195B1 (ja)
JP (1) JP2533212B2 (ja)
KR (1) KR940000387B1 (ja)
DE (1) DE69130491T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147426A (ja) * 1993-11-24 1995-06-06 Nec Corp 半導体装置
US5679603A (en) * 1994-02-07 1997-10-21 Mitsubishi Denki Kabushiki Kaisha Method of making semiconductor device including high resistivity layer
US5599735A (en) * 1994-08-01 1997-02-04 Texas Instruments Incorporated Method for doped shallow junction formation using direct gas-phase doping
US5489550A (en) * 1994-08-09 1996-02-06 Texas Instruments Incorporated Gas-phase doping method using germanium-containing additive
US5641707A (en) * 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
JP3424378B2 (ja) * 1995-03-30 2003-07-07 ソニー株式会社 化合物半導体レーザの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368098A (en) * 1969-10-01 1983-01-11 Rockwell International Corporation Epitaxial composite and method of making
GB1600286A (en) * 1977-07-19 1981-10-14 Secr Defence Doping of group iii-v semiconductor materials
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
US4689094A (en) * 1985-12-24 1987-08-25 Raytheon Company Compensation doping of group III-V materials
US4952527A (en) * 1988-02-19 1990-08-28 Massachusetts Institute Of Technology Method of making buffer layers for III-V devices using solid phase epitaxy
JPH01220432A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 化合物半導体層の製造方法
JPH01259524A (ja) * 1988-04-08 1989-10-17 Sumitomo Chem Co Ltd 化合物半導体の気相成長方法
JPH02102522A (ja) * 1988-10-12 1990-04-16 Ube Ind Ltd ヒ素含有結晶薄膜の製造法
US4935381A (en) * 1988-12-09 1990-06-19 The Aerospace Corporation Process for growing GaAs epitaxial layers

Also Published As

Publication number Publication date
KR940000387B1 (ko) 1994-01-19
DE69130491T2 (de) 1999-05-20
EP0439195B1 (en) 1998-11-18
KR910015006A (ko) 1991-08-31
JPH03222323A (ja) 1991-10-01
EP0439195A3 (en) 1996-07-31
DE69130491D1 (de) 1998-12-24
EP0439195A2 (en) 1991-07-31
US5128275A (en) 1992-07-07

Similar Documents

Publication Publication Date Title
US5168077A (en) Method of manufacturing a p-type compound semiconductor thin film containing a iii-group element and a v-group element by metal organics chemical vapor deposition
JP3395318B2 (ja) 3−5族化合物半導体結晶の成長方法
US4859627A (en) Group VI doping of III-V semiconductors during ALE
US5244829A (en) Organometallic vapor-phase epitaxy process using (CH3)3 As and CCl4 for improving stability of carbon-doped GaAs
US5116455A (en) Process of making strain-free, carbon-doped epitaxial layers and products so made
JP2560562B2 (ja) エピタキシャル成長化合物半導体結晶
JP2533212B2 (ja) 半導体装置の製造方法
KR100281939B1 (ko) 반도체 에피택셜 기판
JPH0510317B2 (ja)
KR960004591B1 (ko) 도우프된 결정 성장 방법
JP3141628B2 (ja) 化合物半導体素子及びその製造方法
JP2725462B2 (ja) 化合物半導体の気相成長法
JPH0754805B2 (ja) 化合物半導体の気相成長方法
JP3104280B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JPH07321058A (ja) Iii−v族混晶化合物半導体膜の製造方法
JPH07201761A (ja) 化合物半導体の成長方法
JP2000124444A (ja) 半導体装置及びエピタキシャルウェハ
JPH053160A (ja) 化合物半導体結晶成長方法
JPH11260731A (ja) 化合物半導体結晶膜の成長方法
JP2003234357A (ja) 電界効果トランジスタ
JPH03235323A (ja) 化合物半導体結晶の気相成長法
JPH11176756A (ja) Iii−v族化合物半導体膜の気相成長方法
JPH04268719A (ja) 化合物半導体の気相成長法
JPH0729835A (ja) Iii−v族化合物半導体の薄膜成長方法
JPH09219370A (ja) ▲iii−v▼族化合物半導体膜の成長方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees