KR910015006A - 반-절연성 반도체층을 갖는 반도체 장치의 제조방법 - Google Patents
반-절연성 반도체층을 갖는 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR910015006A KR910015006A KR1019910001349A KR910001349A KR910015006A KR 910015006 A KR910015006 A KR 910015006A KR 1019910001349 A KR1019910001349 A KR 1019910001349A KR 910001349 A KR910001349 A KR 910001349A KR 910015006 A KR910015006 A KR 910015006A
- Authority
- KR
- South Korea
- Prior art keywords
- compound semiconductor
- compound
- semi
- semiconductor device
- buffer layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims 10
- 238000002156 mixing Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims 14
- 150000003961 organosilicon compounds Chemical class 0.000 claims 10
- 230000007547 defect Effects 0.000 claims 8
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims 6
- 238000000034 method Methods 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910021478 group 5 element Inorganic materials 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- BMZAJIYVAAFBTR-UHFFFAOYSA-N butylarsenic Chemical compound CCCC[As] BMZAJIYVAAFBTR-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/041—Doping control in crystal growth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/11—Metal-organic CVD, ruehrwein type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 깊은 불순물을 섞는 것에 의해 반도체 물질을 반-절연성이 되게 하는 원리를 설명하기 위한 도, 제2도는 반도체 층을 성장시키기 위해 본 발명에 사용된 장치를 보인 도, 제3도는 본 발명의 원리를 보인 도.
Claims (8)
- As를 V족 원소로서 함유하는 Ⅲ-Ⅴ족 화합물 반도체 물질로 된 반-절연성 층을 갖는 화합물 반도체 장치의 제조방법에 있어서, 아르신 및 유기 규소 화합물을 포함하는 Ⅴ족 원소로 이루어진 소스 가스로 부터 기판(21)상에 반-절연성층(21)을성장시키는 단계로 이루어지며, 반-절연성 층에서 원하는 고저항률을 얻기 위해 상기 아르신 및 상기 유기 규소 화합물을 소정의 비율로 혼합하여 동시에 사용하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 유기 규소 화합물은 테티어리 부틸 아르신을 포함하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 아르신 및 상기 유기 규소 화합물은 반-절연성 층을 형성하는 Ⅲ-Ⅴ족 화합물 반도체 물질에서 규소 원자의 결함을 형성시키기 위해 소정의 비율로 혼합되며, 상기 결함은 Ⅲ-Ⅴ족 화합물 반도체 물질에서 깊은 도우너레벨을 형성하고 또 상기 결함은 Ⅲ-Ⅴ족 화합물 반도체 물질에 함유된 불순물의 농도 레벨과 거의 같거나 약간 큰 농도레벨로 형성되고 그 안에 얕은 억셉터 레벨을 형성하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 반-절연성 층은 600℃-690℃의 온도에서 성장되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
- 복수의 반도체 장치로 형성되는 반도체 집적회로의 제조방법에 있어서, Ⅲ족 원소 및 규소로 이루어진 반-절연성 Ⅲ-Ⅴ족화합물 반도체 물질로된 버퍼층(22)을 소스 가스로 부터 반도체 기판(21)상에 축을 따라서(epitaxially) 성장시키는 단계, 여기서 상기 소스 가스는 아르신 및 유기 규소 화합물로 이루어지고 버퍼층의 성장 동안 규소를 내놓으며, 상기 아르신 및 유기 규소 화합물은 반-절연성층에서 원하는 고저항률을 얻도록 소정의 혼합 비율로 설정되어 동시에 사용된다; 상기 아르신 및 유기 규소 화합물은 버퍼층에 깊은 도우너 레벨을 형성하는 버퍼층에서의 규소 원자의 결함을 형성하도록 혼합하는 단계, 여기에서, 상기 혼합 비율은 결함이 버퍼층에 포함된 불순물의 농도 레벨을 최소한 초과하고 얕은 억셉터 레벨을 형성하도록 결정되며, 상기 혼합 비율은 또한 반도체 집적회로가 상기 결함에 의해 영향받는 동작 특성을 보이는 결함의 농도 레벨을 초과하지 않도록 결정된다; 상기 버퍼층위에 반도체 집적회로의 동작부(22-24, 25a-25c, 26a-26c)를 형성하는 단계 및 복수개의 농동 장치(장치 1, 장치 2)내의 동작부를 절연시키는 단계로 이루어진 것을 특징으로하는 화합물 반도체 장치의 제조방법.
- 제5항에 있어서, 상기 유기 규소 화합물은 결함의 농도 레벨이 불순물의 농도 레벨을 3×1014cm-3과 같거나 또는 3×1014cm-3보다 크고 6×1014cm-3보다 작은 농도차만큼 초과하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
- 제5항에 있어서, 상기 버퍼층은 630℃의 온도에서 성장되며, 상기 버퍼층은 Al0.28Ga0.72As로 설정된 성분을 가지며, 상기 유기 규소 화합물의 혼합비는이 되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
- 제5항에 있어서, 상기 유기 규소 화합물은 결함의 농도 레벨이 약 1.1배 만큼 불순물의 농도 레벨을 초과하도록 결정된 혼합 비율로 버퍼층을 성장시키는 단계에서 소스 가스에 혼합되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-17002 | 1990-01-26 | ||
JP90-17002 | 1990-01-26 | ||
JP2017002A JP2533212B2 (ja) | 1990-01-26 | 1990-01-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910015006A true KR910015006A (ko) | 1991-08-31 |
KR940000387B1 KR940000387B1 (ko) | 1994-01-19 |
Family
ID=11931801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910001349A KR940000387B1 (ko) | 1990-01-26 | 1991-01-26 | 반-절연성 반도체층을 갖는 반도체 장치의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5128275A (ko) |
EP (1) | EP0439195B1 (ko) |
JP (1) | JP2533212B2 (ko) |
KR (1) | KR940000387B1 (ko) |
DE (1) | DE69130491T2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147426A (ja) * | 1993-11-24 | 1995-06-06 | Nec Corp | 半導体装置 |
US5679603A (en) * | 1994-02-07 | 1997-10-21 | Mitsubishi Denki Kabushiki Kaisha | Method of making semiconductor device including high resistivity layer |
US5599735A (en) * | 1994-08-01 | 1997-02-04 | Texas Instruments Incorporated | Method for doped shallow junction formation using direct gas-phase doping |
US5489550A (en) * | 1994-08-09 | 1996-02-06 | Texas Instruments Incorporated | Gas-phase doping method using germanium-containing additive |
US5641707A (en) * | 1994-10-31 | 1997-06-24 | Texas Instruments Incorporated | Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus |
JP3424378B2 (ja) * | 1995-03-30 | 2003-07-07 | ソニー株式会社 | 化合物半導体レーザの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4368098A (en) * | 1969-10-01 | 1983-01-11 | Rockwell International Corporation | Epitaxial composite and method of making |
GB1600286A (en) * | 1977-07-19 | 1981-10-14 | Secr Defence | Doping of group iii-v semiconductor materials |
JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US4689094A (en) * | 1985-12-24 | 1987-08-25 | Raytheon Company | Compensation doping of group III-V materials |
US4952527A (en) * | 1988-02-19 | 1990-08-28 | Massachusetts Institute Of Technology | Method of making buffer layers for III-V devices using solid phase epitaxy |
JPH01220432A (ja) * | 1988-02-29 | 1989-09-04 | Toshiba Corp | 化合物半導体層の製造方法 |
JPH01259524A (ja) * | 1988-04-08 | 1989-10-17 | Sumitomo Chem Co Ltd | 化合物半導体の気相成長方法 |
JPH02102522A (ja) * | 1988-10-12 | 1990-04-16 | Ube Ind Ltd | ヒ素含有結晶薄膜の製造法 |
US4935381A (en) * | 1988-12-09 | 1990-06-19 | The Aerospace Corporation | Process for growing GaAs epitaxial layers |
-
1990
- 1990-01-26 JP JP2017002A patent/JP2533212B2/ja not_active Expired - Fee Related
-
1991
- 1991-01-25 DE DE69130491T patent/DE69130491T2/de not_active Expired - Fee Related
- 1991-01-25 US US07/649,768 patent/US5128275A/en not_active Expired - Lifetime
- 1991-01-25 EP EP91100991A patent/EP0439195B1/en not_active Expired - Lifetime
- 1991-01-26 KR KR1019910001349A patent/KR940000387B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0439195B1 (en) | 1998-11-18 |
JPH03222323A (ja) | 1991-10-01 |
DE69130491D1 (de) | 1998-12-24 |
KR940000387B1 (ko) | 1994-01-19 |
US5128275A (en) | 1992-07-07 |
DE69130491T2 (de) | 1999-05-20 |
EP0439195A2 (en) | 1991-07-31 |
JP2533212B2 (ja) | 1996-09-11 |
EP0439195A3 (en) | 1996-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Hoyt et al. | Limited reaction processing: growth of Si1− xGex/Si for heterojunction bipolar transistor applications | |
US5599389A (en) | Compound semiconductor and method of manufacturing the same | |
KR920015514A (ko) | 질화갈륨계 화합물 반도체의 결정성장방법 | |
US5326992A (en) | Silicon carbide and SiCAlN heterojunction bipolar transistor structures | |
JPS63169717A (ja) | 半導体素子 | |
JPH0383332A (ja) | 炭化珪素半導体装置の製造方法 | |
US5561316A (en) | Epitaxial silicon starting material | |
CA1046647A (en) | Amphoteric hetero junction | |
KR910015006A (ko) | 반-절연성 반도체층을 갖는 반도체 장치의 제조방법 | |
US4904618A (en) | Process for doping crystals of wide band gap semiconductors | |
Pantellides | Silicon-germanium carbon alloys: growth, properties and applications | |
US3178798A (en) | Vapor deposition process wherein the vapor contains both donor and acceptor impurities | |
Bicknell-Tassius et al. | Photoassisted molecular beam epitaxy of wide gap II–VI heterostructures | |
US3211589A (en) | P-n junction formation in iii-v semiconductor compounds | |
JPS5577131A (en) | Vapor phase growth of compound semiconductor epitaxial film | |
Casey et al. | Electrical Properties of Sn‐Doped GaP | |
JPH0249422A (ja) | 炭化珪素半導体装置の製造方法 | |
Panish | The Ga–As–Ge–Sn system: 800° C liquidus isotherm and electrical properties of Ge–Sn‐doped GaAs | |
JPH0543679B2 (ko) | ||
JPS61206216A (ja) | 化合物半導体からなる半導体装置の製造方法 | |
KR880009419A (ko) | 반도체소자의 제조방법 및 그 방법에 의해 제조된 반도체 소자 | |
Šestáková et al. | Thermodynamic aspects of (Te, S)-double-doped GaSb crystal growth | |
US2993818A (en) | Method for growing semiconductor crystals | |
JP2712718B2 (ja) | 不純物半導体 | |
JP2645418B2 (ja) | GaAs化合物半導体単結晶 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060110 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |