JP3395318B2 - 3−5族化合物半導体結晶の成長方法 - Google Patents

3−5族化合物半導体結晶の成長方法

Info

Publication number
JP3395318B2
JP3395318B2 JP00046194A JP46194A JP3395318B2 JP 3395318 B2 JP3395318 B2 JP 3395318B2 JP 00046194 A JP00046194 A JP 00046194A JP 46194 A JP46194 A JP 46194A JP 3395318 B2 JP3395318 B2 JP 3395318B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor crystal
group
layer
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00046194A
Other languages
English (en)
Other versions
JPH07201737A (ja
Inventor
芳信 松田
雅彦 秦
昇 福原
敏雄 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP00046194A priority Critical patent/JP3395318B2/ja
Priority to TW083111655A priority patent/TW257879B/zh
Priority to CA002139551A priority patent/CA2139551C/en
Priority to EP95300043A priority patent/EP0662532B1/en
Priority to KR1019950000061A priority patent/KR100345583B1/ko
Priority to SG1996001500A priority patent/SG43823A1/en
Priority to US08/368,872 priority patent/US5603764A/en
Priority to DE69508801T priority patent/DE69508801T2/de
Publication of JPH07201737A publication Critical patent/JPH07201737A/ja
Application granted granted Critical
Publication of JP3395318B2 publication Critical patent/JP3395318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H01L21/205
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は高抵抗の化合物半導体結
晶層を有する3−5族化合物半導体結晶の成長方法に関
する。
【0002】
【従来の技術】化合物半導体を用いた電子素子は、素子
間に電流が洩れ、誤動作を招いたり、絶縁不良のため破
壊することを抑制するため、素子間の電気抵抗をできる
だけ大きくする必要がある。しかし、高集積化が進むと
素子と素子の間隔が非常に狭くなるため、この間に電流
が洩れ易くなる傾向がある。従って、素子と素子の間の
絶縁(素子間分離)を確実に行なえるならば、高性能化
と高集積化が同時に達成することができるので、このよ
うな化合物半導体装置の登場が、強く望まれていた。上
記の目的を達成するために、分子線エピタキシャル法
(以下、MBE法ということがある。)、有機金属気相
成長法(以下、MOCVD法ということがある。)等の
結晶成長法により、高抵抗層を成長する方法が行われて
きた。
【0003】高抵抗層を成長する従来の方法として、A
lGaAs成長層に酸素又は遷移金属などのドーパント
をドープする方法が挙げられる。酸素又は遷移金属類
は、半導体の禁制帯中に深い準位を形成することが知ら
れており、酸素又は遷移金属類に対するAlの高い活性
を利用してAlを含む結晶中に多量に深い準位を導入す
ることにより高抵抗結晶層を作製できる。具体的方法と
しては、酸素ガスを酸素ドーパントとして用いる方法、
Al原子と酸素原子との直接結合を有する有機金属化合
物を酸素ドーパントとして用いる方法(特開平1−22
0432号公報)又は、酸素原子との直接結合を有する
有機金属化合物又は遷移金属を有する有機金属化合物を
ドーパントとして用いる方法(特開平3−22519号
公報)などが知られている。
【0004】
【発明が解決しようとする課題】しかしながら、酸素ガ
スをドーパントとした場合には、その強い反応性のため
反応炉内に酸素が残留しやすく(以下、酸素が残留しや
すいことを残留効果が大きい、酸素が残留しにくいこと
を残留効果が小さいということがある。)、高抵抗層の
直上の結晶中に残留酸素が取り込まれ、結晶品質の悪化
を招く可能性がある。また、Al原子と酸素原子との直
接結合を有する有機金属化合物を酸素ドーパントとして
用いた場合、酸素濃度とAl組成を独立に制御できない
ことが問題であった。また、前記有機金属化合物は、一
般に蒸気圧が異なる二量体、三量体が混合しているの
で、その蒸発挙動が不安定であり、継続的に酸素濃度を
一定とすることが困難なことが問題であった。本発明の
目的は、高抵抗の化合物半導体結晶層を成長させる際
に、酸素濃度、Al組成を独立に制御することが可能
で、かつ残留効果が小さいドーパントを用いて高抵抗化
合物半導体結晶層を成長させる方法を提供することにあ
る。
【0005】
【課題を解決するための手段】本発明者らは、このよう
な問題を解決するため鋭意検討した結果、エーテル類と
いう特定の有機化合物を用いたときに、残留効果が小さ
いことを見出し、本発明に到達した。すなわち本発明
は、次に記す発明からなる。 (1)原料として、有機金属化合物及び/又は水素化物
を用いた3−5族化合物半導体結晶の熱分解気相成長方
法において、エーテル類をドーパントとして用いて、少
なくともAlを含有する高抵抗の3−5族化合物半導体
結晶層を成長させることを特徴とする3−5族化合物半
導体結晶の成長方法。 (2)少なくともAlを含有する高抵抗の3−5族化合
物半導体結晶層がAlXGa(1-X) As(0<X<1)
結晶層であることを特徴とする(1)記載の3−5族化
合物半導体結晶の成長方法。 (3)エーテル類が化3で示される鎖状エーテル類であ
ることを特徴とする(1)又は(2)記載の3−5族化
合物半導体結晶の成長方法。
【化3】R1 −O−R2 (式中、R1 とR2 は、それぞれ独立に炭素数1〜10
の飽和又は不飽和の1価の炭化水素基を表す。) (4)エーテル類が化4で示される環状エーテル類であ
ることを特徴とする(1)又は(2)記載の3−5族化
合物半導体結晶の成長方法。
【化4】 (式中、R3 は、炭素数1〜10の2価の炭化水素基で
あり、nは1〜3の整数である。) (5)前記(3)記載の鎖状エーテル類又は(4)記載
の環状エーテル類を予めトリアルキルアルミニウムに配
位させた付加化合物にして用いることを特徴とする
(1)又は(2)記載の3−5族化合物半導体結晶の成
長方法。
【0006】次に、本発明を詳細に説明する。本発明の
3−5族化合物半導体結晶の成長方法において、原料と
して、有機金属化合物及び/又は水素化物を用いる。有
機金属化合物としては、トリメチルガリウム(以下、T
MGということがある。)、トリエチルガリウム(以
下、TEGということがある。);トリメチルアルミニ
ウム(以下、TMAということがある。)、トリエチル
アルミニウム(以下、TEAということがある。);ト
リメチルインジウム(以下、TMIということがあ
る。)などが挙げられる。水素化物としては、アルシン
(AsH3 )、ホスフィン(PH3 )などが挙げられ
る。
【0007】本発明における3−5族化合物半導体結晶
は、少なくともAlを含有する高抵抗の3−5族化合物
半導体結晶層を含有するものであり、本発明の特徴は、
少なくともAlを含有する高抵抗の3−5族化合物半導
体結晶層を成長させるに際して、酸素原子と炭素原子と
の直接結合を有する有機化合物をドーパントとして用い
ることにある。少なくともAlを含有する高抵抗の3−
5族化合物半導体結晶層として、具体的にはAlX Ga
(1-X) As(0<X<1)結晶層、AlX In(1-X)
s(0<X<1)結晶層、AlX GaY In(1-X-Y)
s(0<X<1、0<Y<1、0<X+Y<1)結晶
層、AlX GaY In(1-X-Y) P(0<X<1、0<Y
<1、0<X+Y<1)結晶層などが挙げられ、なかで
もAlX Ga(1-X) As(0<X<1)結晶層が好まし
い。
【0008】AlX Ga(1-X) As結晶層の組成につい
ては、Xが小さいと酸素の取り込み率が小さいので抵抗
率を上げ難く、またXが大きいと、結晶が酸化されやす
く不安定であることから0.1≦X≦0.8がさらに好
ましく、0.2≦X≦0.7が特に好ましい。
【0009】少なくともAlを含有する高抵抗の3−5
族化合物半導体結晶層に含有される酸素の濃度範囲につ
いてはそのベースとなる結晶純度にもよるが、好ましく
は1×1016/cm3 以上、より好ましくは1×1017
/cm3 以上である。一方、上限は成長条件等により異
なるので一概に決められないが、あまり多すぎると成長
表面が荒れたりするので、好ましくは1×1021/cm
3 程度以下、より望ましくは1×1020/cm3 程度以
下である。
【0010】本発明において、ドーパントとして用いる
エーテル類として、化5で示される鎖状エーテル類が挙
げられる。
【化5】R1 −O−R2 (式中、R1 とR2 は、それぞれ独立に炭素数1〜10
の飽和又は不飽和の1価の炭化水素基を表す。)具体的
には、R1 とR2 は、それぞれ独立に、メチル、エチ
ル、n−プロピル、iso−プロピル、n−ブチル、s
ec−ブチル、n−ヘキシルなどの基が挙げられる。
【0011】また、前記のエーテル類として、化6で示
される環状エーテル類
【化6】 (式中、R3 は、炭素数1〜10の2価の炭化水素基で
あり、nは1〜3の整数である。)が挙げられる。環状
エーテル類としては、具体的には、テトラヒドロフラ
ン、ジオキサン、トリオキサン及びそれらの誘導体など
が挙げられる。
【0012】また、前記のエーテル類として、化5で示
される鎖状エーテル類又は化6で示される環状エーテル
類を予めトリアルキルアルミニウムに配位させた付加化
合物が挙げられる。具体的には、トリメチルアルミニウ
ム・エーテラート(TMA・Et2 O)などが挙げられ
る。エーテルなどの酸素を含む有機化合物は、蒸気圧特
性が良好であるため、再現性よく、かつ制御性よく供給
することが可能である。また、結晶成長プロセスにおい
て、化合物半導体結晶層の中のAlの強い反応性のため
に酸素のみが結晶中に取り込まれる。また、酸素ガスと
は異なり反応炉内に酸素が残留することもない。従って
高純度の結晶を続けて成長しても、その中に酸素が混入
することはなく、高抵抗化することはないので、電気的
特性の低下は認められないものと考えられる。
【0013】次に、ドーピング方法について具体的に説
明する。前記の原料を反応炉内で熱分解することによ
り、基板上にエピタキシャル成長を行なうが、それら原
料は、結晶の純度を保つために、含まれる酸素濃度を極
力低くしてある。本発明の特徴は、酸素原子と炭素原子
との直接結合を有する有機化合物を用いることにある
が、ドーピング方法としては、直接、室温で液体の有機
化合物はバブリングにより供給することができる。ま
た、室温で気体の有機化合物は、水素等で予め希釈した
ガスを用いることにより供給することができる。
【0014】
【実施例】以下、実施例により本発明をさらに具体的に
説明するが、本発明はこれらにより限定されるものでは
ない。 実施例1 図1に示した装置において、さらに水素で20molp
pmに希釈したジシランが供給可能なアルシン供給部と
同様な機構2系列およびトリメチルアルミニウムが供給
可能なトリメチルガリウム供給部と同様な機構2系列
(図示せず。)を有する装置を用い、反応炉内の圧力を
40Torrとし、半絶縁性GaAs単結晶を基板とし
て基板温度700℃、トリメチルガリウム(以下TMG
という。)供給量6.3×10-4mol/min及びキ
ャリア水素ガス80リットル/minで、AsH3 供給
量を、2.0×10-3mol/min(As/Ga=3
0に相当)として結晶成長を行った。この時の成長速度
は450Å/minであった。
【0015】ノンドープGaAs層を3000Å成長
後、TMG供給量を1.2×10-4mol/min、A
sH3 供給量を、2.0×10-3mol/min、市販
のトリメチルアルミニウム(以下TMAという。)供給
量を1.9×10-4mol/min、及びジノルマルヘ
キシルエーテル〔(n−C6 132 O〕供給量を1.
1×10-6mol/minとして用いて、高抵抗AlG
aAsを成長させた。このときの成長速度は250Å/
minであり、Al組成がX=0.7であるAl X Ga
(1-X) As層が得られる。この層を5000Å成長後、
ジノルマルヘキシルエーテルの供給を止め、TMG供給
量を2.1×10-4mol/min、TMA供給量を
3.9×10-5mol/min、AsH3 供給量を4.
0×10-3mol/minとして、Al組成がX=0.
2であるAlX Ga(1-X) As層を成長速度200Å/
minで5000Å成長した。
【0016】なお、このときのAl組成がX=0.2で
あるAlX Ga(1-X) Asは他に行った実験により、残
留キャリア濃度1×1015/cm3 程度のp型であっ
た。次にTMAの供給を停止し、同時にジシランを1.
4×10-8mol/min添加し、TMG供給量を2.
1×10-4mol/min、AsH3 供給量を4.0×
10-3mol/minとして、n型GaAs層を成長速
度450Å/minで3000Å連続して成長した後、
TMGとジシランの供給を停止して結晶成長を停止し、
550℃まで冷却後アルシンの供給を停止し、室温付近
まで冷却後、試料を反応炉より取り出した。
【0017】試料の一部を用いて図2に平面図を示すソ
ース電極13およびドレイン電極14を設け、さらにゲ
ート長1μm 、ゲート幅200μmのゲート電極15を
設けたリセスゲート型FET(ただし、図2中のサイド
ゲート16を設けず。)を作製した。なお、上記FET
の図2のA−A’概略断面は図3で示すようにGaAs
基板21上にGaAs層20、酸素ドープAlGaAs
層19、高純度AlGaAs層18、Siをドープした
n型ド−ピングGaAs層17よりなっている。このF
ETの静特性を測定したところ、図4に示すヒステリシ
スが少なく、キンクのない良好な静特性が得られた。な
お、図中の横軸はドレイン電圧(V)、縦軸はドレイン
電流(mA)、パラメーターはゲート電圧(V)であ
る。
【0018】次に上記のFETを作製する際に試料の一
部にはゲート電極、サイドゲート電極を設けず、ソース
電極とドレイン電極間(約20μm)に深さ0.35μ
m、幅5μmの溝を掘り込み、ドレインソース間のリー
ク電流および耐圧を測定した。10V印加時のリーク電
流値は2.2×10-10 Aであった。また、1×10 -6
A印加時の耐圧の値は83.7Vであった。このことか
らきわめて抵抗の高い良好なバッファー層ができている
ことがわかった。
【0019】次に上記FETに隣接して図2で示すよう
にサイドゲート電極16を設けた試料を作製した。この
電極をサイドゲートとして電圧を印加し、FETのドレ
イン・ソース電流への影響を調べたところ、図5に示す
ようにサイドゲート電圧によるドレインソース電流への
影響はほとんどみられなかった。パラメーターはドレイ
ン電圧であって、2.5〜15V(ステップ2.5V)
であった。なお、図5中の横軸はサイドゲート電圧
(V)、縦軸はドレイン電流(mA)を示す。このこと
からこの試料のバッファー層は隣接する素子間の分離に
対して良好な特性を有していることがわかった。
【0020】実施例2 高抵抗AlGaAs層作製の際に、TMG供給量を2.
0×10-4mol/min、TMA供給量を1.4×1
-4mol/minとして、Al組成がX=0.5であ
るAlX Ga(1-X) As層を成長した以外は、実施例1
と同様にして結晶成長を行なった。上記の結晶を用いて
実施例1と同様にしてリセスゲート型FETを作製し、
静特性を測定したところ、図6に示すヒステリシスが少
なく、キンクのない良好な静特性が得られた。次に実施
例1と同様にリーク電流および耐圧を測定したところ、
10V印加時のリーク電流値は8.5×10-10 Aであ
った。また、1×10-6A印加時の耐圧の値は77.7
Vであった。このことからきわめて抵抗の高い良好なバ
ッファー層ができていることがわかった。次に実施例1
と同様にサイドゲート特性を測定したところ、図7に示
すように実施例1と同様の優れた特性を得た(パラメー
ターについては、実施例1と同様であった。)。このこ
とからこの試料のバッファー層は隣接する素子間の分離
に対して良好な特性を有していることがわかった。
【0021】実施例3 高抵抗AlGaAs層作製の際に、ジノルマルヘキシル
エーテルを5.6×10-6mol/min用いて酸素ド
ープを行い、TMG供給量を2.8×10-4mol/m
in、TMA供給量を8.3×10-5mol/minと
して、Al組成がX=0.3であるAlX Ga(1-X)
s層を成長した以外は、実施例1と同様にして結晶成長
を行なった。上記の結晶を用いて実施例1と同様にリー
ク電流および耐圧を測定したところ、10V印加時のリ
ーク電流値は9.2×10-10 Aであった。また、1×
10 -6A印加時の耐圧の値は57.0Vであった。この
ことからきわめて抵抗の高い良好なバッファー層ができ
ていることがわかった。
【0022】実施例4 市販のTMAに等モル量のジエチルエーテルをバブリン
グにより付加させて、液体の配位化合物であるトリメチ
ルアルミニウムエーテラート(TMA・Et2O)を作
製した。高抵抗AlGaAs層作製の際に、ジノルマル
ヘキシルエーテルを用いる代わりに、作製したTMA・
Et2 O(トリメチルアルミニウムエーテラート)バブ
ラーを35℃に恒温しながら、キャリア水素ガス50s
ccmによりバブリングすることで酸素ドープを行い、
TMGとTMAの供給量については、実施例3と同じに
してAl組成がX=0.3であるAlX Ga(1-X) As
層を成長した以外は、実施例1と同様にして結晶成長を
行なった。
【0023】上記の結晶を用いて実施例1と同様にして
リセスゲート型FETを作製し、静特性を測定したとこ
ろ、図8のようなヒステリシスが少なく、キンクのない
良好な静特性が得られた。次に実施例1と同様にリーク
電流および耐圧を測定したところ、10V印加時のリー
ク電流値は2×10-8Aであった。また、1×10-6
印加時の耐圧の値は65.0Vであった。このことから
きわめて抵抗の高い良好なバッファー層ができているこ
とがわかった。次に実施例1と同様にサイドゲート特性
を測定したところ、図9のように実施例1と同様の優れ
た特性を得た(パラメーターは、実施例1と同様であっ
た。)。このことからこの試料のバッファー層は隣接す
る素子間の分離に対して良好な特性を有していることが
わかった。
【0024】比較例1 エーテル化合物を用いずに、Al組成がX=0.7の代
わりにX=0.5であるAlX Ga(1-X) As層を成長
した以外は、実施例1と同様にして結晶成長を行なっ
た。上記の結晶を用いて実施例1と同様にしてリセスゲ
ート型FETを作製し、静特性を測定したところ、図1
0のようにドレイン電圧10V付近で異常にドレイン電
流が増加するいわゆるキンクを伴う静特性が得られた。
次に実施例1と同様にリーク電流を測定したところ、1
0V印加時のリーク電流値は1.4×10-6Aであっ
た。このことからFET用としてはバッファー抵抗が不
十分であることがわかった。次に実施例1と同様にサイ
ドゲート特性を測定したところ、サイドゲート電圧によ
ってドレイン電流が大きく変化しており素子間分離特性
が悪いことがわかった。以上の結果から高抵抗AlGa
As層を用いない場合、バッファー抵抗とFET特性が
不良で、かつ素子間分離特性も不良であることがわかっ
た。
【0025】
【発明の効果】本発明によれば、酸素濃度、Al組成を
独立に制御することが可能で、かつ安定な蒸気圧挙動を
示し残留効果が小さいドーパントを用いることにより、
優れた高抵抗化合物半導体層を成長させることができ、
さらにこの高抵抗化合物半導体層上に結晶品質及び電気
的特性の優れた化合物半導体層を成長させることができ
るので工業的価値が大きい。
【図面の簡単な説明】
【図1】本発明の実施に使用される気相成長装置の一例
の概略図。
【図2】リセスゲート型FET評価用素子パターンの平
面図。
【図3】リセスゲート型FET評価用素子パターンの概
略断面図。
【図4】実施例1のリセスゲート型FETの静特性を示
す図。
【図5】実施例1のサイドゲート電極を設けたリセスゲ
ート型FETのドレイン電流のサイドゲート電圧依存性
を示す図。
【図6】実施例2のリセスゲート型FETの静特性を示
す図。
【図7】実施例2のサイドゲート電極を設けたリセスゲ
ート型FETのドレイン電流のサイドゲート電圧依存性
を示す図。
【図8】実施例4のリセスゲート型FETの静特性を示
【図9】実施例4のサイドゲート電極を設けたリセスゲ
ート型FETのドレイン電流のサイドゲート電圧依存性
を示す図。
【図10】比較例1のリセスゲート型FETの静特性を
示す図。
【符号の説明】
1.マスフローコントローラー 2.恒温槽 3.トリメチルガリウムバブラー 4.アルシンボンベ 5.減圧弁 6.マスフローコントローラー 7.反応器 8.マスフローコントローラー 9.高周波加熱用コイル 10.サセプター 11.基板 12.排気口 13.ソース電極 14.ドレイン電極 15.ゲート電極 16.サイドゲート電極 17.Siをドープしたn型ドーピングGaAs層 18.高純度AlGaAs層 19.酸素ドープAlGaAs層 20.GaAs層 21.GaAs基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 敏雄 茨城県つくば市北原6 住友化学工業株 式会社内 (56)参考文献 特開 平2−153898(JP,A) 特開 平1−261818(JP,A) 特開 平3−12400(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/203,21/205

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】原料として、有機金属化合物及び/又は水
    素化物を用いた3−5族化合物半導体結晶の熱分解気相
    成長工程において、エーテル類をドーパントとして用い
    て、少なくともAlを含有する高抵抗の3−5族化合物
    半導体結晶層を成長させることを特徴とする3−5族化
    合物半導体結晶の製造方法。
  2. 【請求項2】原料として、有機金属化合物及び/又は水
    素化物を用いた3−5族化合物半導体結晶の熱分解気相
    成長方法において、エーテル類をドーパントとして用い
    て、少なくともAlを含有する高抵抗の3−5族化合物
    半導体結晶層を成長させることを特徴とする3−5族化
    合物半導体結晶の成長方法。
  3. 【請求項3】少なくともAlを含有する高抵抗の3−5
    族化合物半導体結晶層がAlX Ga(1-X) As(0<X
    <1)結晶層であることを特徴とする請求項1または2
    記載の方法。
  4. 【請求項4】エーテル類が化1で示される鎖状エーテル
    類であることを特徴とする請求項1〜3いずれかに記載
    の方法。 【化1】R1 −O−R2 (式中、R1 とR2 は、それぞれ独立に炭素数1〜10
    の飽和又は不飽和の1価の炭化水素基を表す。)
  5. 【請求項5】エーテル類が化2で示される環状エーテル
    類であることを特徴とする請求項1〜3いずれかに記載
    の方法。 【化2】 (式中、R3 は、炭素数1〜10の2価の炭化水素基で
    あり、nは1〜3の整数である。)
  6. 【請求項6】請求項4記載の鎖状エーテル類又は請求項
    5記載の環状エーテル類を予めトリアルキルアルミニウ
    ムに配位させた付加化合物にして用いることを特徴とす
    る請求項4又は5記載の方法。
  7. 【請求項7】請求項1〜6いずれかの方法によって得ら
    れた3−5族化合物半導体結晶。
  8. 【請求項8】請求項7記載の3−5族化合物半導体結晶
    を用いてなる電子素子。
JP00046194A 1994-01-07 1994-01-07 3−5族化合物半導体結晶の成長方法 Expired - Fee Related JP3395318B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP00046194A JP3395318B2 (ja) 1994-01-07 1994-01-07 3−5族化合物半導体結晶の成長方法
TW083111655A TW257879B (ja) 1994-01-07 1994-12-14
CA002139551A CA2139551C (en) 1994-01-07 1995-01-04 Process for crystal growth of iii-v group compound semiconductor
KR1019950000061A KR100345583B1 (ko) 1994-01-07 1995-01-05 3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법
EP95300043A EP0662532B1 (en) 1994-01-07 1995-01-05 Process for crystal growth of III-V group compound semiconductor
SG1996001500A SG43823A1 (en) 1994-01-07 1995-01-05 Process for crystal growth of iii-v group compound semiconductor
US08/368,872 US5603764A (en) 1994-01-07 1995-01-05 Process for crystal growth of III-V group compound semiconductor
DE69508801T DE69508801T2 (de) 1994-01-07 1995-01-05 Verfahren zur Kristallzüchtung von III-V Halbleiterverbindungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00046194A JP3395318B2 (ja) 1994-01-07 1994-01-07 3−5族化合物半導体結晶の成長方法

Publications (2)

Publication Number Publication Date
JPH07201737A JPH07201737A (ja) 1995-08-04
JP3395318B2 true JP3395318B2 (ja) 2003-04-14

Family

ID=11474441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00046194A Expired - Fee Related JP3395318B2 (ja) 1994-01-07 1994-01-07 3−5族化合物半導体結晶の成長方法

Country Status (8)

Country Link
US (1) US5603764A (ja)
EP (1) EP0662532B1 (ja)
JP (1) JP3395318B2 (ja)
KR (1) KR100345583B1 (ja)
CA (1) CA2139551C (ja)
DE (1) DE69508801T2 (ja)
SG (1) SG43823A1 (ja)
TW (1) TW257879B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
EP1290733A1 (en) * 2000-05-31 2003-03-12 Motorola, Inc. Semiconductor device and method for manufacturing the same
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
WO2009059128A2 (en) * 2007-11-02 2009-05-07 Wakonda Technologies, Inc. Crystalline-thin-film photovoltaic structures and methods for forming the same
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
JP2010251458A (ja) * 2009-04-14 2010-11-04 Sony Corp 半導体層およびその製造方法ならびに半導体レーザおよびその製造方法
JP6055325B2 (ja) * 2013-01-30 2016-12-27 シャープ株式会社 窒化物半導体結晶の製造方法
JP6055290B2 (ja) * 2012-11-26 2016-12-27 シャープ株式会社 窒化物半導体結晶の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2055774B (en) * 1979-04-09 1983-02-02 Plessey Co Ltd Methods of producing semiconductor materials
EP0106537B1 (en) * 1982-10-19 1989-01-25 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Organometallic chemical vapour deposition of films
US4717597A (en) * 1986-03-21 1988-01-05 Motorola Inc. Method for providing impurities into a carrier gas line
JPH01179411A (ja) * 1988-01-08 1989-07-17 Nec Corp 3−5族化合物半導体気相成長方法
JPH01220432A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 化合物半導体層の製造方法
JPH0243365A (ja) * 1988-08-03 1990-02-13 Nippon Mining Co Ltd 気相成長用有機金属組成物及び気相成長方法
JP2781209B2 (ja) * 1989-06-20 1998-07-30 富士通株式会社 化合物半導体混晶の製造方法
US5098857A (en) * 1989-12-22 1992-03-24 International Business Machines Corp. Method of making semi-insulating gallium arsenide by oxygen doping in metal-organic vapor phase epitaxy
JP3101321B2 (ja) * 1991-02-19 2000-10-23 富士通株式会社 酸素を含んだアイソレーション領域を有する半導体装置およびその製造方法
JP3347175B2 (ja) * 1993-03-19 2002-11-20 富士通株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR100345583B1 (ko) 2002-11-23
US5603764A (en) 1997-02-18
TW257879B (ja) 1995-09-21
EP0662532A1 (en) 1995-07-12
EP0662532B1 (en) 1999-04-07
CA2139551A1 (en) 1995-07-08
KR950034502A (ko) 1995-12-28
DE69508801D1 (de) 1999-05-12
SG43823A1 (en) 1997-11-14
DE69508801T2 (de) 1999-08-26
CA2139551C (en) 2004-12-07
JPH07201737A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
JP3395318B2 (ja) 3−5族化合物半導体結晶の成長方法
US5290393A (en) Crystal growth method for gallium nitride-based compound semiconductor
EP0497350B1 (en) Crystal growth method for gallium nitride-based compound semiconductor
EP0511864B1 (en) Epitaxially grown compound semiconductor crystals with buffer layers
US5656076A (en) Method for growing III-V group compound semiconductor crystal
JP2789861B2 (ja) 有機金属分子線エピタキシャル成長方法
JP2533212B2 (ja) 半導体装置の製造方法
JPH07283436A (ja) 3−5族化合物半導体と発光素子
US20060255367A1 (en) Compound semiconductor epitaxial substrate
JPS63129609A (ja) 3−5族化合物半導体単結晶薄膜の不純物添加法
JPH03110829A (ja) 化合物半導体薄膜の製造方法
JPH1168235A (ja) AlGaAs化合物半導体の結晶成長方法及び半導体レーザの製造方法
JP2744782B2 (ja) Mocvd法
JPH03232221A (ja) 化合物半導体の気相成長方法
JP2706337B2 (ja) 化合物半導体薄膜の製造方法
JPH02122521A (ja) 化合物半導体結晶層の製造方法
JP2793239B2 (ja) 化合物半導体薄膜の製造方法
JPH06196755A (ja) 窒化インジウムガリウム半導体およびその成長方法
JP2006351993A (ja) 化合物半導体ウェハ
JPH03235323A (ja) 化合物半導体結晶の気相成長法
JPS6148917A (ja) 3−v族化合物半導体選択ド−プヘテロ構造の形成法
Boutros et al. XVII. Low Temperature Atomic Layer Epitaxy of GaN and InGaN
JPH04268719A (ja) 化合物半導体の気相成長法
JPH04280897A (ja) 化合物半導体の気相成長法
JP2560562C (ja)

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D05

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D05

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090207

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100207

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110207

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120207

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130207

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees