JPS63129609A - ３−５族化合物半導体単結晶薄膜の不純物添加法 - Google Patents

３−５族化合物半導体単結晶薄膜の不純物添加法

Info

Publication number
JPS63129609A
JPS63129609A JP61275425A JP27542586A JPS63129609A JP S63129609 A JPS63129609 A JP S63129609A JP 61275425 A JP61275425 A JP 61275425A JP 27542586 A JP27542586 A JP 27542586A JP S63129609 A JPS63129609 A JP S63129609A
Authority
JP
Japan
Prior art keywords
impurity
iii
group
thin film
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61275425A
Other languages
English (en)
Other versions
JP2577550B2 (ja
Inventor
Junichi Nishizawa
潤一 西澤
Hitoshi Abe
仁志 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Research Development Corp of Japan filed Critical Oki Electric Industry Co Ltd
Priority to JP61275425A priority Critical patent/JP2577550B2/ja
Priority to FR8716124A priority patent/FR2609293B1/fr
Priority to DE3739450A priority patent/DE3739450C2/de
Priority to GB8727277A priority patent/GB2198152B/en
Publication of JPS63129609A publication Critical patent/JPS63129609A/ja
Priority to US08/077,119 priority patent/US5693139A/en
Application granted granted Critical
Publication of JP2577550B2 publication Critical patent/JP2577550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は■−ｖ族化合物半導体の単結晶薄膜の成長に係
り、特に不純物添加した■−ｖ族化合物半導体単結晶薄
膜の成長に関する。
（従来の技術） 半導体単結晶薄膜を作る気相エピタキシー技術として有
機金属気相成長（ＭＯ−ＣＶＤ）法や分子線エピタキシ
ー（ＭＢＥ）法等が知られている。
ＮＯ−ＣＶＤ法は、例えば■−■族化合物半導体単結晶
薄膜を成長させる時は、■族元素を含む有機金属ガスと
Ｖ族元素を含むガスを、水素ガス等をキャリアガスとし
て、同時に反応成長室に導入し。
化学反応を利用して■−■族化合物半導体単結晶薄膜を
基板結晶上に成長させるものである。多量のソースガス
が同時に反応成長室に存在する成長機構のため、量産性
に優れるが、単分子層オーダの膜厚制御は極めて困難で
ある。
ＭＢＥ法は、超高真空中に分子線ビームを蒸発等によっ
て作り、基板結晶上に堆積させて単結晶薄膜を作るもの
である。単分子層オーダの膜厚制御ができるが、物理吸
着を第１段階とするため結晶の品質は化学反応を利用し
たＣＶＤ法に劣る１例えば、ＧａＡｓのような■族−Ｖ
族間の化合物半導体を成長する時には、■族、Ｖ族元素
をソースとして用い、ソース源自体を成長室の中に設置
している。
この場合は、ソース源を加熱して得られる放出ガスと蒸
発量の制御、および、ソースの補給が容易でなく、成長
速度を長時間一定に保つことが容易でない。蒸発物の排
出のために真空装置に制約があり、また、化合物半導体
の化学量論的組成（ストイキオメトリ−）を精密に制御
することが困難な点もある。高品質の結晶を得ることは
容易でない。
本発明者らは、単分子層オーダの成長膜層の制御性を有
する半導体結晶成長方法を先に提案した（特願昭５９−
１５３９７８号（特開昭６１−３４９２８号）明細書参
照）、これを第８図を参照して説明する。
第８図において、１は成長室で材質はステンレス等の金
属、２はゲートバルブ、３は成長室１を超高真空に排気
するための排気装置、４，５は例えば■−Ｖ族化合物半
導体の■族、Ｖ族の成分元素のガス状の化合物を導入す
るノズル、６，７はノズル４，５を開閉するバルブ、８
は■族の成分元素を含むガス状の化合物、９は■族の成
分元素を含むガス状の化合物、１０は基板加熱用のヒー
タで石英ガラスに封入したタングステン（Ｗ）ランプで
あり、１１は基板サセプタ、１２は化合物半導体の基板
、１３は成長室内の真空度を測るための圧力計である。
３１゜３２はランプ室２石英ガラスの光透過窓である。
ＧａＡｓの分子層を一層ずつ基板１２上にエピタキシャ
ル成長させる方法は、以下の通りである。即ち。
ゲートバルブ２を開けて超高真空排気装、ｉ！３により
、成長室１内を１０−７〜１０−＠Ｐａ程度に排気する
。
次に、ＧａＡｓ基板１２を例えば３００〜８００℃程度
に加熱し、Ｇａを含むガスとしてＴＭＧ（トリメチルガ
リウム）８をガス導入圧力が１０″″１〜１０″″’　
Ｐａで、０．５〜１０秒間、バルブ６を開けて導入する
。その後、バルブ６を閉じて成長室１内のガスを排気後
、今度はＡｓを含むガスとしてＡｓＨｓ　（アルシン）
９を圧力１０−１〜１０−’Ｐａで、２〜２００秒間バ
ルブ７を開けて導入する。これにより、基板１２上にＧ
ａＡｓが１分子層成長する１サイクルとなる６以上の操
作を繰り返し。
単分子層を次々と成長させることにより、所望の厚さの
ＧａＡｓのエピタキシャル成長層を単分子層の精度で成
長させることができる。
ところで、バイポーラトランジスタ、電界効果トランジ
スタ、静電誘導トランジスタ等を実現するためにはｎｐ
ｎ＋ｎｐｉｎ＋ｐｎｐ＋ρｎｉｐ、ｎ　”　ｉｎ、ｎ　
”　ｎ　−ｎ　”等の急峻な不純物密度分布を有する多
層構造のエピタキシャル膜を成長させる必要がある。そ
のためにはｎ型、ｐ型薄膜を任意の不純物密度で制御で
きなければならない、更に、高速、低消費電力のトラン
ジスタ製作には必然的に微細化が要求され、電極形成に
おいて接触抵抗が小さく、単位面積当りの電流密度が大
きいことが必要となる。そのためにはｎ＋、２４″の不
純物密度を大きくしなければならない。
（発明が解決しようとする問題点） 本発明者らが先に提案した結晶成長法においては、不純
物を添加していないにもかかわらず、ｐ型ＧａＡｓ膜で
不純物密度が１０１”　〜１０”　’　　［ｃｍ−’コ
となり、不純物密度の制御がうまくいかない問題があっ
た。
本発明は、上記の問題を解消して、任意の不純物密度を
有する半導体単結晶薄膜を単分子層オーダの制御下で成
長させる方法を提供することを目的とする。
（問題点を解決するための手段および作用）本発明では
、■−Ｖ族化合物半導体の単結晶薄膜を単分子層オーダ
の制御で形成する分子層エピタキシャル成長において、
不純物の添加時期を選ぶことにより、薄膜結晶を高品位
に保ち、所望の密度に不純物を添加する。
すなわち、■族原子層、Ｖ族原子層を交互に積んで■−
■族分子層を成長させる分子層エピタキシャル成長にお
いて、不純物を含む分子状ガスは、■族と■族の分子状
ガスを導入した後゛に添加するのが効果が顕著である。
これは、■−ｖ族化合物半導体の分子層エピタキシャル
成長において、各構成原子の１ｙＫ子層づつが優先的に
基板結晶上に堆積する性質に基づくものと考えられる。
（実施例） 以下１本発明の詳細な説明する。
第１図は本発明の一実施例に係る分子層エピタキシャル
成長装置の構成図を示したものである。
図中、　１４，１５．１６は不純物添加に用いるガス状
化合物を導入するノズル、　１７．１８．１９はノズル
１４，１５゜１６を開閉するバルブ、２０は■族の成分
元素を含むガス状の化合物、２１は■族の成分元素を含
むガス状の化合物、２２は■族の成分元素を含むガス状
化合物である。不純物を添加する以外の部分は第８図の
装置と同様であるので説明は省略する。
この構成で、ＧａＡｓを例にして、不純物を添加した結
晶成長について以下、説明する。Ａｓを含むガスとして
はＡｓＨ３（アルシン）を用いることができる。Ｇａを
含むガスとしては、ＴＭＧ（トリメチルガリウム）を用
いると、成長温度が高く、不純物密度も高いなどの欠点
があったが、ＴＥＧ（トリエチルガリウム）を用いるこ
とにより高品位で不純物密度が１０”　’　ｃｍ″″１
以下という良質のエピタキシャル成長膜を得ることがで
きた。
以下、ｎ型の不純物添加をソースガスとしてＡｓＨｓと
ＴＥＧ、添加ガスとして５ｉ２Ｈ６（ジシラン）を用い
る場合を例にとって説明する。Ｓｉは■族のＧａサイト
にサブスティテユーショナルに入ってｎ形不純物となる
。不純物ガスを導入する時期としては、典型的には以下
の４種類が考えられる。
（Ａ）　　ＡｓＨ３の排気時 （Ｂ）　　ＴＥＧの導入時 （Ｃ）　　ＴＥＧの排気時 （Ｄ）　　ＡｓＨｓの導入時 ガス導入順序を時間軸にそって模式的に示したのが第２
図である。Ａ３１１３とＴＥＧを交互に導入、排気して
１サイクルで１分子層を成長する。成長過程の中で１サ
イクルに１回不純物を添加することとし。
時期を上述の（Ａ）、　（Ｂ）、　（Ｃ）　、　（Ｄ）
に設定した。
Ａｓ１（３ガスを４．２Ｘ１Ｇ−”　Ｐａで１０秒、　
ＴＥＧを２．４×１０””Ｐａで２秒，Ｓｉ　２　Ｈｓ
を８．６Ｘ１０−’　Ｐａで導入した。（Ａ）　、　（
Ｂ）　、　（Ｃ）　、　（Ｄ）モードにおいて，Ｓｉ　
２　Ｈａの添加時期を変化させる以外の成膜条件は一定
に保った。この条件下で成膜した場合は、基板温度が３
８０℃でほぼ１サイクル１分子層（２，８３人）ずつ成
長していることが以下のような膜の電気的測定。
Ｃ−ｖ特性する確認された。電気的測定に使用するため
製作したダイオードは第３図に示すような構成であった
。
図中、４０はＧａＡｓのｎ÷基板であり、４１はその基
板上に不純物を添加しながらエピタキシャル成長した薄
膜であり、４２は前記薄膜層にショットキー電極を取る
ために蒸着した金属膜である。４３はｎ４一基板とオー
ミック電極を形成するための金属膜である。このダイオ
ードのＣ−ｖ特性を測定し空乏層の拡がりを計算するこ
とによってエピタキシャル成長層４１の厚みが計算でき
る。これによって。
１分子層ずつ成長しているかどうか非破壊で検証するこ
とができた。
第４図は上記の成膜条件で不純物添加モードを（Ａ）か
ら（Ｄ）まで変化させた時のエビ膜内の不純物密度を示
す、　ＴＥＧの排気時に添加した（Ｃ）モードの場合、
ｎ＝５．６Ｘ１０１”　　［ｃｍ−’　］であり、他の
添加モードでのｎ牲１．４Ｘ１０１＠　［Ｃ１１−３１
に比べ４倍も多いキャリア密度が得られた。この結果か
ら（Ｃ）モードで添加す九ばドーピングの効率が良いこ
とが判明した。この場合には、（Ｖ族、■族）−■族の
順番あるいは（ＩＩＩ、ＩＶ、Ｖ）という族の小さい方
から大きい順番にガスを導入し１分子層の不純物添加の
成長を行なっていることになる。
次に、ＡｓＨ３ガスおよびＴＥＧガスの導入条件を一定
にしてＳｉ　２　Ｈ６の添加量を変化させた時に得られ
たキャリア密度を第５図に示す。Ｓｉ　２　Ｈ６の添加
量にほぼ比例する形でキャリア密度は増加するがある点
で飽和する。不純物密度の添加制御性が良好で１０”　
〜４Ｘ１０１＠　［ａａ−’コの範囲、すなわち３桁以
上の範囲で良い直線性を保持できた。
更に、モード（Ｃ）の場合、飽和の値がｌＸｌ０”［ｃ
ｎ−３１と他のモードに比べ倍以上高濃度にドーピング
することができた。しかも他のモードでの添加では表面
が荒れてしまうのに対してモード（Ｃ）では成長表面は
ミラー状であった。不純物密度ｎ＝＝２Ｘ１０’　”　
　［（Ｊｌ−３］の例で比較してみると。
（Ｃ）モードで成長した結晶では移動度がμｎ　＝　１
６００ａｎ”　Ｖ−１５−”であるのに対して、他のモ
ードで成長した結晶ではμｎ＝１３００ｃｍ”　Ｖ−”
　Ｓ−”であり、（Ｃ）モードの方が特性が良かった。
次に、　ＴＭＧを不純物ガスソースとしてＰ層を形成す
る例について述べる。
Ａｓ１ｉｓとＴＭＧを交互に導入する分子層エピタキシ
ーではＰ型のエピタキシャル層が得られ、その不純物密
度は１０”　〜ｌＯ”　’　　［ｃ＋ｎ−’　］と高い
ものであった。これは結晶性が良いので高不純物密度の
ｐ十層としては適している。得られた膜の不純物元素は
ＳＩＭＳ　（二次イオン質量分析法）などの測定がら■
族元素であるＡｓサイトにサブスティテユーショナルに
入ったカーボン原子と考えられる。従って、ＴＭＧがＧ
ａＡ、ｓ結晶にＰ型の不純物元素であるカーボン原子を
添加する不純物ガスソースであると考え、（Ａｓｌ（ｓ
　、ＴＥＧ）分子層エピタキシャル成長中に添加した。
成長条件はＳｉ　２８６の時と同じであり、ＴＭＧの導
入時間を２秒として添加量を変化させた。
Ｐ型においても不純物密度を１０１ｓ〜５Ｘ１０”　”
［ｃｌｌ−”］の範囲で制御性良く変化させることがで
きた。ＴＭＧの添加圧力を２．ｌＸ１０−’　Ｉ’ａで
添加時間を２秒とし、Ａｓ１１３とＴＥＧの導入条件な
どは第４図の実施例と同一とした。この場合の添加モー
ド依存性について得た結果を第６図に示す。モード（Ａ
）の場合が添加効率が最大でありモード（Ｃ）が一番劣
悪であった。Ｓｉ　２８　ｅを添加した場合と比べ、添
加効率とモード依存性の関係は逆転している。
この場合は、（ｎｌ−Ｖ）の次に■族のカーボンを含む
不純物ガス状分子を入れるという順番で１分子層の成長
を行なっていることになる。
次に、■族、■族などの不純物ガスソースの添加を実施
した。ＤＭＣｄ　（ジメチル力ドミューム）をガスソー
スとした場合は１０１ｓ〜ｌＸｌ０”［ｃｍ−”］の範
囲でＰ型層を制御性良く形成することができた。［ｚＳ
ｅ（水素化セレン）ではメモリ効果のため１０１＠〜２
ｘｔｏ１′［ａｍ−”コの範囲でしか制御できなかった
のに対し、ＤＥＳｅ（ジエチルセレン）の場合、１０”
　〜２Ｘ１０”　　［：Ｃｌ１−”コという広い範囲に
わたり制御することができた。
これらの不純物ガス添加について，Ｓｉ　２　Ｈｇの例
と同一のＧａＡｓ薄膜形成条件で添加モード依存性を調
べた結果、以下のような傾向があることが判明した。
ＧａＡｓの場合を例にすれば、ＧａまたはＡｓの元素を
含むガスを導入した後、排気時に不純物元素を含むガス
を添加すると添加効率が最大になり、より高密度まで不
純物を添加できることが判明した。
ｎ形の不純物として■族元素を用いる場合（ＩＩＩ−Ｖ
）−■あるいは（Ｖ−ＩＩＩ）−Ｖｌの順番に、またｐ
形の不純物として■族元素を用いる場合ｎ−（ＩＩＩ−
Ｖ）あるいは１ｌ−（Ｖ−１１１）の順番に不純物添加
を行なったほうが効率が高い。
この不純物添加法によって製作したダイオードの製作に
ついて以下に述べる。第７図（ａ）において。
５０はＧａＡｓのｎ＋基板であり、その基板上にｎ一層
５１゜ｐ÷層５２．ｐ十層５３．ｎ一層５４を所定の不
純物密度で連続的に３００　、３００　、３００　、６
００分子層の厚さでエピタキシャル成長させた。その後
、結晶成長した薄膜を用い、通常のダイオード製作工程
により、ＡｕＧａ／Ａｕを両面に蒸着し、３５０℃でＮ
２雰囲気中でシンターし、良好なオーミック電極５５と
５６を形成した。
電極の大きさを３００μ讃角とし、得られたｌ−Ｖ特性
を第７図（ｂ）に示す。耐圧が５ボルト以上あり、良好
な特性を示した。
以上の実施例では主にＧａ１ｇの不純物添加につぃて述
べてきたが、ＩｎＰ、ＧａＰ、ＧａＡｌＡｓ、ＩｎＧａ
ＡＩＡｓＰなど。
他の■−■族化合物および混晶半導体一般に拡張できる
ことは熱論の事である。この場合１ｍ族およびＶ族元素
を含むガスとして、ＴＭＩｎ（トリメチルインジュウム
）、ＴＥＩｎ（トリエチルインジュウム）。
トリイソブチルインジュウム、ＰＨ３（ホスフィン）。
ＴＭＡ　Ｑ　（トリメチルアルミニュウム）、ＴＥＡＩ
２（トリエチルアルミニュウム）、トリイソブチルアル
ミニュウム等が使用できる。不純物としては今までの実
施例で述べてきた■、ＩＶ、Ｖｌ族の元素を含むガスを
使用できる。分子層エピタキシの特徴を活かし、ｎ型、
Ｐ型共に１０１ｓ〜５ｘｔｏ１＠　［ｃｍ″″３］とい
う広い範囲にわたり制御性良く不純物の添加ができた。
（発明の効果） 以上のように本発明によれば、分子層エピタキシでは低
温で、不純物の添加を一層ずつ制御して行なうことがで
きるので、非常に急峻な不純物密度分布を設計値に従っ
て形成できる。低不純物密度から不純物ガスの添加時期
を選ぶことにより添加効率を上昇できかつ最大不純物密
度自体を増加できる。デバイスが高速、高集積化した時
に要求される高不純物密度層の形成が一分子層オーダの
厚さ制御のもとに低温で容易にできる。従って、極限の
寸法精度を必要とするデバイスの製作に優れた作用効果
を発揮する。
【図面の簡単な説明】
第１図は本発明の一実施例に用いる結晶成長装置の構成
図、第２図はガス導入と４種類の不純物添加時期のタイ
ムチャート、第３図は成長薄膜の厚さを測定する目的の
ダイオードの断面図、第４図５ｉ２Ｈ＋ｓ（ジシラン）
の添加モードと得られた膜の不純物密度の相関図、第５
図は添加モード（Ｃ）と（Ａ）、（Ｂ）とについての不
純物密度と添加圧力との関係図、第６図はＴＭＧ（トリ
メチルガリウム）の添加モードと得られた膜の不純物密
度の相関図、第７図（ａ）は本発明による所定の不純物
密度分布を有したダイオードの断面図、第７図（ｂ）は
同図（ａ）のダイオードのｔ−Ｖ特性図、第８図は本願
発明者らが先に提案した結晶成長装置の構成図である。 １・・・成長室、２・・・ゲートバルブ、３・・・排気
装置、４，５．１４，１５．１６・・・　ノズル、６，
７，１７．１８．１９・・・バルブ、　８，９，２０，
２１．２２・・・ガス状化合物、１０・・・タングステ
ンランプ、１１・・・基板サセプタ。 １２・・・基板、１３・・・圧力計、３１・・・ランプ
室、３２・・・光透過窓。 第１図 第２図 時間軸 第３図 第４図 不純りｌＦｌη゛入添δ口ｔ−ド 第５図 不Ｎ物添８０圧力　０嘔） 第６図 不純物力入う恭如モード 第７図 （ａ） （ｂ） 第８図 手続補正書（自発） 昭和６２年１０月３０日

Claims (4)

    【特許請求の範囲】
  1. （１）成長室を所定の圧力に排気し、成長室内の基板結
    晶を所定の温度に加熱し、III−Ｖ族化合物半導体の一
    方の成分元素を含むガス状分子を前記成長室内の基板結
    晶上に導入し、前記一方の成分元素を含むガス状分子を
    排気し、III−Ｖ族化合物半導体の他方の成分元素を含
    むガス状分子を前記成長室内の基板結晶上に導入して少
    なくとも１分子層を成長させるサイクルを含み、このサ
    イクルを繰り返すことによって基板結晶上に単結晶薄膜
    を分子層のオーダで成長させる成長法において、III族
    元素およびＶ族元素を含むガス状分子導入後に不純物元
    素を含むガス状分子を添加するか、Ｖ族元素およびIII
    族元素を含むガス状分子導入後に不純物元素を含むガス
    状分子を添加することを特徴とするIII−Ｖ族化合物半
    導体単結晶薄膜の不純物添加法。
  2. （２）特許請求の範囲第１項記載において、III−Ｖ族
    の不純物がII族，IV族，VI族の元素を含むと共に、ガス
    の導入が族の小さい方から大きい順番に行なわれること
    を特徴とするIII−Ｖ族化合物半導体単結晶薄膜の不純
    物添加法。
  3. （３）特許請求の範囲第１項記載において、III−Ｖ族
    化合物がＧａＡｓであることを特徴とするIII−Ｖ族化
    合物半導体単結晶薄膜の不純物添加法。
  4. （４）特許請求の範囲第１項、第２項および第３項のい
    ずれかの記載において、不純物元素を含むガス状分子は
    ＤＭＣｄ，Ｓｉ＿２Ｈ＿６，ＴＭＧ，ＤＥＳｅ，Ｈ＿２
    Ｓｅのうちの１つであることを特徴とするIII−Ｖ族化
    合物半導体単結晶薄膜の不純物添加法。
JP61275425A 1984-07-26 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法 Expired - Fee Related JP2577550B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61275425A JP2577550B2 (ja) 1986-11-20 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法
FR8716124A FR2609293B1 (fr) 1986-11-20 1987-11-20 Procede de fabrication de couches monocristallines de semi-conducteurs dopes
DE3739450A DE3739450C2 (de) 1986-11-20 1987-11-20 Verfahren zum Ausbilden einer dotierten Verbindungshalbleitereinkristallschicht
GB8727277A GB2198152B (en) 1986-11-20 1987-11-20 Growth of doped semiconductor monolayers
US08/077,119 US5693139A (en) 1984-07-26 1993-06-15 Growth of doped semiconductor monolayers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275425A JP2577550B2 (ja) 1986-11-20 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法

Publications (2)

Publication Number Publication Date
JPS63129609A true JPS63129609A (ja) 1988-06-02
JP2577550B2 JP2577550B2 (ja) 1997-02-05

Family

ID=17555334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275425A Expired - Fee Related JP2577550B2 (ja) 1984-07-26 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法

Country Status (4)

Country Link
JP (1) JP2577550B2 (ja)
DE (1) DE3739450C2 (ja)
FR (1) FR2609293B1 (ja)
GB (1) GB2198152B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2162207B (en) 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
US5166092A (en) * 1988-01-28 1992-11-24 Fujitsu Limited Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy
US5525156A (en) * 1989-11-24 1996-06-11 Research Development Corporation Apparatus for epitaxially growing a chemical compound crystal
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
US6576053B1 (en) 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134923A (ja) * 1984-07-26 1986-02-19 Res Dev Corp Of Japan 半導体結晶成長装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766910B2 (ja) * 1984-07-26 1995-07-19 新技術事業団 半導体単結晶成長装置
GB2162862B (en) * 1984-07-26 1988-10-19 Japan Res Dev Corp A method of growing a thin film single crystalline semiconductor
US4767494A (en) * 1986-07-04 1988-08-30 Nippon Telegraph & Telephone Corporation Preparation process of compound semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134923A (ja) * 1984-07-26 1986-02-19 Res Dev Corp Of Japan 半導体結晶成長装置

Also Published As

Publication number Publication date
GB2198152B (en) 1990-12-05
DE3739450A1 (de) 1988-06-01
DE3739450C2 (de) 1994-06-16
JP2577550B2 (ja) 1997-02-05
FR2609293B1 (fr) 1993-12-10
GB8727277D0 (en) 1987-12-23
GB2198152A (en) 1988-06-08
FR2609293A1 (fr) 1988-07-08

Similar Documents

Publication Publication Date Title
US4659401A (en) Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
US4767494A (en) Preparation process of compound semiconductor
US5693139A (en) Growth of doped semiconductor monolayers
EP0523917A2 (en) Atomic layer epitaxy of compound semiconductor
US4773355A (en) Growth of epitaxial films by chemical vapor deposition
JP2789861B2 (ja) 有機金属分子線エピタキシャル成長方法
JPS63129609A (ja) ３−５族化合物半導体単結晶薄膜の不純物添加法
US20110233730A1 (en) REACTIVE CODOPING OF GaAlInP COMPOUND SEMICONDUCTORS
US4798743A (en) Vapor deposition method for the GaAs thin film
KR960004591B1 (ko) 도우프된 결정 성장 방법
JPH11268996A (ja) 化合物半導体混晶の成長方法
JP2577544B2 (ja) 半導体装置の製造方法
JPH03280419A (ja) 化合物半導体薄膜の成長方法
JP3141628B2 (ja) 化合物半導体素子及びその製造方法
JPH03110829A (ja) 化合物半導体薄膜の製造方法
JPH0714785A (ja) 半導体エピタキシャル基板およびその製造方法
JP2725462B2 (ja) 化合物半導体の気相成長法
JPH03171634A (ja) Ｆｅｔ用電極形成層付エピタキシャルウェーハ
JP2793239B2 (ja) 化合物半導体薄膜の製造方法
JP2736417B2 (ja) 半導体素子の製法
JPH03232220A (ja) 化合物半導体結晶の気相成長法
JPH053160A (ja) 化合物半導体結晶成長方法
JPH06124900A (ja) 化合物結晶のエピタキシャル成長方法及びそのドーピング方法
JPH06140331A (ja) 有機金属分子線エピタキシャル成長方法
JPH0788276B2 (ja) 気相エピタキシヤル成長方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees