JP2577550B2 - ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法 - Google Patents

▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法

Info

Publication number
JP2577550B2
JP2577550B2 JP61275425A JP27542586A JP2577550B2 JP 2577550 B2 JP2577550 B2 JP 2577550B2 JP 61275425 A JP61275425 A JP 61275425A JP 27542586 A JP27542586 A JP 27542586A JP 2577550 B2 JP2577550 B2 JP 2577550B2
Authority
JP
Japan
Prior art keywords
group
impurity
iii
single crystal
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61275425A
Other languages
English (en)
Other versions
JPS63129609A (ja
Inventor
潤一 西澤
仁志 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHINGIJUTSU JIGYODAN
Oki Electric Industry Co Ltd
Original Assignee
SHINGIJUTSU JIGYODAN
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHINGIJUTSU JIGYODAN, Oki Electric Industry Co Ltd filed Critical SHINGIJUTSU JIGYODAN
Priority to JP61275425A priority Critical patent/JP2577550B2/ja
Priority to FR8716124A priority patent/FR2609293B1/fr
Priority to GB8727277A priority patent/GB2198152B/en
Priority to DE3739450A priority patent/DE3739450C2/de
Publication of JPS63129609A publication Critical patent/JPS63129609A/ja
Priority to US08/077,119 priority patent/US5693139A/en
Application granted granted Critical
Publication of JP2577550B2 publication Critical patent/JP2577550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はIII−Ｖ族化合物半導体の単結晶薄膜の成長
に係り、特に不純物添加したIII−Ｖ族化合物半導体単
結晶薄膜の成長に関する。
（従来の技術） 半導体単結晶薄膜を作る気相エピタキシー技術として
有機金属気相成長（MO−CVD）法や分子線エピタキシー
（MBE）法等が知られている。
MO−CVD法は、例えばIII−Ｖ族化合物半導体単結晶薄
膜を成長させる時は、III族元素を含む有機金属ガスと
Ｖ族元素を含むガスを、水素ガス等をキャリアガスとし
て、同時に反応成長室に導入し、化学反応を利用してII
I−Ｖ族化合物半導体単結晶薄膜を基板結晶上に成長さ
せるものである。多量のソースガスが同時に反応成長室
に存在する成長機構のため、量産性に優れるが、単分子
層オーダの膜厚制御は極めて困難である。
MBE法は、超高真空中に分子線ビームを蒸発等によっ
て作り、基板結晶上に推積させて単結晶薄膜を作るもの
である。単分子層オーダの膜厚制御ができるが、物理吸
着を第１段階とするため結晶の品質は化学反応を利用し
たCVD法に劣る。例えば、GaAsのようなIII族−Ｖ族間の
化合物半導体を成長する時には、III族,V族元素をソー
スとして用い、ソース源自体を成長室の中に設置してい
る。この場合は、ソース源を加熱して得られる放出ガス
と蒸発量の制御、および、ソースの補給が容易でなく、
成長速度を長時間一定に保つことが容易でない。蒸発物
の排出のために真空装置に制約があり、また、化合物半
導体の化学量論的組成（ストイキオメトリー）を精密に
制御することが困難な点もある。高品質の結晶を得るこ
とは容易でない。
本発明者らは、単分子層オーダの成長膜層の制御性を
有する半導体結晶成長方法を先に提案した（特願昭59−
153978号（特開昭61−34928号）明細書参照）。これを
第８図を参照して説明する。
第８図において、１は成長室で材質はステンレス等の
金属、２はゲートバルブ、３は成長室１を超高真空に排
気するための排気装置、4,5は例えばIII−Ｖ族化合物半
導体のIII族,V族の成分元素のガス状の化合物を導入す
るノズル、6,7はノズル4,5を開閉するバルブ、８はIII
族の成分元素を含むガス状の化合物、９はＶ族の成分元
素を含むガス状の化合物、10は基板加熱用のヒータで石
英ガラスに封入したタングステン（Ｗ）ランプであり、
11は基板サセプタ、12は化合物半導体の基板、13は成長
室内の真空度を測るための圧力計である。31,32はラン
プ室，石英ガラスの光透過窓である。
GaAsの分子層を一層ずつ基板12上にエピタキシャル成
長させる方法は、以下の通りである。即ち、ゲートバル
ブ２を開けて超高真空排気装置３により、成長室１内を
10-7〜10-8Pa程度に排気する。次に、GaAs基板12を例え
ば300〜800℃程度に加熱し、Gaを含むガスとしてTMG
（トリメチルガリウム）８をガス導入圧力が10-1〜10-7
Paで、0.5〜10秒間、バルブ６を開けて導入する。その
後、バルブ６を閉じて成長室１内のガスを排気後、今度
はAsを含むガスとしてAsH3（アルシン）９を圧力10-1〜
10-7Paで、２〜200秒間バルブ７を開けて導入する。こ
れにより、基板12上にGaAsが１分子層成長する１サイク
ルとなる。以上の操作を繰り返し、単分子層を次々と成
長させることにより、所望の厚さのGaAsのエピタキシャ
ル成長層を単分子層の精度で成長させることができる。
ところで、バイポーラトランジスタ，電界効果トラン
ジスタ，静電誘導トランジスタ等を実現するためにはnp
n,npin,pnp,pnip,n+in,n+n-n+等の急峻な不純物密度分
布を有する多層構造のエピタキシャル膜を成長させる必
要がある。そのためにはｎ型,p型薄膜を任意の不純物密
度で制御できなければならない。更に、高速，低消費電
力のトランジスタ製作には必然的に微細化が要求され、
電極形成において接触抵抗が小さく、単位面積当りの電
流密度が大きいことが必要となる。そのためにはn+,p+
の不純物密度を大きくしなければならない。
（発明が解決しようとする問題点） 本発明者らが先に提案した結晶成長法においては、不
純物を添加していないにもかかわらず、ｐ型GaAs膜で不
純物密度が1018〜1020［cm-3］となり、不純物密度の制
御がうまくいかない問題があった。
本発明は、上記の問題を解消して、任意の不純物密度
を有する半導体単結晶薄膜を単分子層オーダの制御下で
成長させる方法を提供することを目的とする。
（問題点を解決するための手段および作用） 本発明では、III−Ｖ族化合物半導体の単結晶薄膜を
単分子層オーダの制御で形成する分子層エピタキシャル
成長において、不純物の添加時期を選ぶことにより、薄
膜結晶を高品位に保ち、所望の密度に不純物を添加す
る。
すなわち、III族原子層,V族原子層を交互に積んでIII
−Ｖ族分子層を成長させる分子層エピタキシャル成長に
おいて、不純物を含む分子状ガスは、III族とＶ族の分
子状ガスを導入した後に添加するのが効果が顕著であ
る。これは、III−Ｖ族化合物半導体の分子層エピタキ
シャル成長において、各構成原子の１原子層づつが優先
的に基板結晶上に堆積する性質に基づくものと考えられ
る。
（実施例） 以下、本発明の実施例を説明する。
第１図は本発明の一実施例に係る分子層エピタキシャ
ル成長装置の構成図を示したものである。
図中、14,15,16は不純物添加に用いるガス状化合物を
導入するノズル、17,18,19はノズル14,15,16を開閉する
バルブ、20はII族の成分元素を含むガス状の化合物、21
はIV族の成分元素を含むガス状の化合物、22はVI族の成
分元素を含むガス状化合物である。不純物を添加する以
外の部分は第８図の装置と同様であるので説明は省略す
る。
この構成で、GaAsを例にして、不純物を添加した結晶
成長について以下、説明する。Asを含むガスとしてはAs
H3（アルシン）を用いることができる。Gaを含むガスと
しては、TMG（トリメチルガリウム）を用いると、成長
温度が高く、不純物密度も高いなどの欠点があったが、
TEG（トリエチルガリウム）を用いることにより高品位
で不純物密度が1015cm-3以下という良質のエピタキシャ
ル成長膜を得ることができた。
以下、ｎ型の不純物添加をソースガスとしてAsH3とTE
G、添加ガスとしてSi2H6（ジシラン）を用いる場合を例
にとって説明する。SiはIII族のGaサイトにサブスティ
テューショナルに入ってｎ型不純物となる。不純物ガス
を導入する時期としては、典型的には以下の４種類が考
えられる。
（Ａ）AsH3の排気時 （Ｂ）TEGの導入時 （Ｃ）TEGの排気時 （Ｄ）AsH3の導入時 ガス導入順序を時間軸にそって模式的に示したのが第
２図である。AsH3とTEGを交互に導入，排気して１サイ
クルで１分子層を成長する。成長過程の中で１サイクル
に１回不純物を添加することとし、時期を上述の
（Ａ），（Ｂ），（Ｃ），（Ｄ）に設定した。
AsH3ガスを4.2×10-2Paで10秒、TEGを2.4×10-4Paで
２秒、Si2H6を8.6×10-5Paで導入した。（Ａ），
（Ｂ），（Ｃ），（Ｄ）モードにおいて、Si2H6の添加
時期を変化させる以外の成膜条件は一定に保った。この
条件下で成膜した場合は、基板温度が380℃でほぼ１サ
イクル１分子層（2.83Å）ずつ成長していることが以下
のような膜の電気的測定、Ｃ−Ｖ特性により確認され
た。電気的測定に使用するため作製したダイオードは第
３図に示すような構成であった。
図中、40はGaAsのn+基板であり、41はその基板上に不
純物を添加しながらエピタキシャル成長した膜であり、
42は前記薄膜層にショットキー電極を取るために蒸着し
た金属膜である。43はn+基板とオーミック電極を形成す
るための金属膜である。このダイオードのＣ−Ｖ特性を
測定し空乏層の拡がりを計算することによってエピタキ
シャル成長層41の厚みが計算できる。これによって、１
分子層ずつ成長しているかどうか非破壊で検証すること
ができた。
第４図は上記の成膜条件で不純物添加モードを（Ａ）
から（Ｄ）まで変化させた時のエピ膜内のホール測定か
ら求めた不純物密度を示す。TEGの排気時に添加した
（Ｃ）モードの場合、ｎ＝5.6×1018［cm-3］であり、
他の添加モードでのｎ≒1.4×1018［cm-3］に比べ４倍
も多いキャリア密度が得られた。この結果から（Ｃ）モ
ードで添加すればドーピングの効率が良いことが判明し
た。この場合には、（Ｖ族,III族）−IV族の順番あるい
は（III,IV,V）という族の小さい方から大きい順番にガ
スを導入し１分子層の不純物添加の成長を行なっている
ことになる。
次に、AsH3ガスおよびTEGガスの導入条件を一定にし
てSi2H6の添加量を変化させた時に得られたキャリア密
度を第５図に示す。Si2H6の添加量にほぼ比例する形で
キャリア密度は増加するがある点で飽和する。不純物密
度の添加制御性が良好で1015〜４×1018［cm-3］の範
囲、すなわち３桁以上の範囲で良い直線性を保持でき
た。更に、モード（Ｃ）の場合、飽和の値が１×10
19［cm-3］と他のモードに比べ倍以上高濃度にドーピン
グすることができた。しかも他の（Ｂ），（Ｄ）モード
での添加では表面が荒れてしまうのに対してモード
（Ａ），（Ｃ）では成長表面はミラー状であった。不純
物密度ｎ＝２×1018［cm-3］の例で比較してみると、
（Ｃ）モードで成長した結晶では移動度がμｎ＝1600cm
2V-1S-1であるのに対して、他のモードで成長した結晶
ではμｎ＝1300cm2V-1S-1であり、（Ｃ）モードの方が
結晶の表面状態、移動度から最も特性が良かった。これ
らの結果からSi2H6をドーピングガスとしたときには、I
II,V族元素の排気時に導入した方が、より良い結晶が得
られた。
次に、TMGを不純物ガスソースとしてＰ層を形成する
例について述べる。
AsH3とTMGを交互に導入する分子層エピタキシーでは
Ｐ型のエピタキシャル層が得られ、その不純物密度は10
18〜1020［cm-3］と高いものであった。これは結晶性が
良いので高不純物密度のp+層としては適している。得ら
れた膜の不純物元素はSIMS（二次イオン質量分析法）な
どの測定からVI族元素であるAsサイトにサブスティテュ
ーショナルに入ったカーボン原子と考えられる。従っ
て、TMGがGaAs結晶にＰ型の不純物元素であるカーボン
原子を添加する不純物ガスソースであると考え、（As
H3,TEG）分子層エピタキシャル成長中に添加した。成長
条件はSi2H6の時と同じであり、TMGの導入時間を２秒と
して添加量を変化させた。
Ｐ型においても不純物密度を1015〜５×1018［cm-3］
の範囲で制御性良く変化させることができた。TMGの添
加圧力を2.1×10-4Paで添加時間を２秒とし、AsH3とTEG
の導入条件などは第４図の実施例と同一とした。この場
合の添加モード依存性について得た結果を第６図に示
す。モード（Ａ）の場合が添加効率が最大でありモード
（Ｃ）が一番少なかった。Si2H6を添加した場合と比
べ、添加効率とモード依存性の関係は逆転している。こ
の場合は、（III−Ｖ）の次にIV族のカーボンを含む不
純物ガス状分子を入れるという順番で１分子層の成長を
行なっていることになる。
ホール移動度、表面状態は（Ａ），（Ｃ）モードが他
のモードよりも良好であった。この場合も不純物ガスの
導入をIII,V族元素を含むガスを排気時に導入した方が
結晶の表面状態がきれいで結晶性が良い。
次に、II族,VI族などの不純物ガスソースの添加を実
施した。DMCd（ジメチルカドミューム）をガスソースと
した場合は1015〜１×1018［cm-3］の範囲でＰ型層を制
御性良く形成することができた。特にII族を含むガスを
Ｖ族元素かIII族元素の排気時に導入すると最も不純物
が良く添加された。H2Se（水素化セレン）ではメモリ効
果のため1018〜２×1019［cm-3］の範囲でしか制御でき
なかったのに対し、DESe（ジエチルセレン）の場合、10
15〜２×1019［cm-3］という広い範囲にわたり制御する
ことができた。この場合不純物はＶ族元素の排気時に最
も良く添加された。II,VI族の不純物添加でも、又、III
族,V族の排気時に不純物ガスを添加する（Ａ），（Ｃ）
モードで表面状態が良くなり、移動度が高くなり、結晶
性が最も良くなった。これらの不純物ガス添加につい
て、Si2H6の例と同一のGaAs薄膜形成条件で添加モード
依存性を調べた結果、以下のような傾向があることが判
明した。
GaAsの場合を例にすれば、GaまたはAsの元素を含むガ
スを導入した後、排気時に不純物元素を含むガスを添加
すると添加効率が最大になり、より高密度まで不純物を
添加できることが判明した。ｎ形の不純物としてIV族元
素を用いる場合（III−Ｖ）−VIあるいは（Ｖ−III）−
VIの順番に、またｐ形の不純物としてII族元素を用いる
場合II−（III−Ｖ）あるいはII−（Ｖ−III）の順番に
不純物添加を行なったほうが効率が高い。
この不純物添加法によって製作したダイオードの製作
について以下に述べる。第７図（ａ）において、50はGa
Asのn+基板であり、その基板上にn-層51,p+層52,p+層5
3,n-層54を所定の不純物密度で連続的に300,300,300,60
0分子層の厚さでエピタキシャル成長させた。その後、
結晶成長した薄膜を用い、通常のダイオード製作工程に
より、AuGe/Auを両面に蒸着し、350℃でN2雰囲気中でシ
ンターし、良好なオーミック電極55と56を形成した。電
極の大きさを300μｍ角とし、得られたＩ−Ｖ特性を第
７図（ｂ）に示す。耐圧が５ボルト以上あり、良好な特
性を示した。
以上の実施例では主にGaAsの不純物添加について述べ
てきたが、InP,GaP,GaAlAs,InGaAlAsPなど、他のIII−
Ｖ族化合物および混晶半導体一般に拡張できることは無
論の事である。この場合、III族およびＶ族元素を含む
ガスとして、TMIn（トリメチルインジュウム）,TEIn
（トリエチルインジュウム），トリイソブチルインジュ
ウム、PH3（ホスフィン）,TMAl（トリメチルアルミニュ
ウム）、TEAl（トリエチルアルミニュウム）、トリイソ
ブチルアルミニュウム等が使用できる。不純物としては
今までの実施例で述べてきたII,IV,VI族の元素を含むガ
スを使用できる。分子層エピタキシの特徴を活かし、ｎ
型,p型共に1015〜５×1018［cm-3］という広い範囲にわ
たり制御性良く不純物の添加ができた。
（発明の効果） 以上のように本発明によれば、分子層エピタキシでは
低温で、不純物の添加を一層ずつ制御して行なうことが
できるので、非常に急峻な不純物密度分布を設計値に従
って形成できる。低不純物密度から不純物ガスの添加時
期を選ぶことにより添加効率を上昇できかつ最大不純物
密度自体を増加できる。特にIII,V族元素を含むガスの
排気時に導入すると、表面状態が良く、又、結晶性が良
くなる。デバイスが高速，高集積化した時に要求される
高品質で高不純物密度層の形成が一分子層オーダの厚さ
制御のもとに低温で容易にできる。従って、極限の寸法
精度を必要とするデバイスの製作に優れた作用効果を発
揮する。
【図面の簡単な説明】
第１図は本発明の一実施例に用いる結晶成長装置の構成
図、第２図はガス導入と４種類の不純物添加時期のタイ
ムチャート、第３図は成長薄膜の厚さを測定する目的の
ダイオードの断面図、第４図Si2H6（ジシラン）の添加
モードと得られた膜の不純物密度の相関図、第５図は添
加モード（Ｃ）と（Ａ），（Ｂ），（Ｄ）とについての
不純物密度と添加圧力との関係図、第６図はTMG（トリ
メチルガリウム）の添加モードと得られた膜の不純物密
度の相関図、第７図（ａ）は本発明による所定の不純物
密度分布を有したダイオードの断面図、第７図（ｂ）は
同図（ａ）のダイオードのＩ−Ｖ特性図、第８図は本願
発明者らが先に提案した結晶成長装置の構成図である。 １……成長室、２……ゲートバルブ、３……排気装置、
4,5,14,15,16……ノズル、6,7,17,18,19……バルブ、8,
9,20,21,22……ガス状化合物、10……タングステンラン
プ、11……基板サセプタ、12……基板、13……圧力計、
31……ランプ室、32……光透過窓。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西澤 潤一 仙台市米ヶ袋１丁目６番16号 (72)発明者 阿部 仁志 八王子市散田町５丁目８ Ｄ−303

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】成長室を所定の圧力に排気し、成長室内の
    基板結晶を所定の温度に加熱し、III−Ｖ族化合物半導
    体の成分元素を含む少なくとも２種類のガス状分子を前
    記成長室内の基板結晶上に交互に導入及び排気するサイ
    クルを繰り返すことによって基板結晶上に単結晶薄膜を
    単分子層ずつ成長させる成長法において、前記III族元
    素Gaを含むガス状分子としてTEG（トリエチルガリウ
    ム）を用い、このTEGとＶ族元素を含むガスとを交互に
    導入、排気する操作を繰り返すことによりカーボンの混
    入の無い結晶層を形成すると共に、前記TEGまたは前記
    Ｖ族元素を含むガスの排気操作に同期して所定の不純物
    元素を含むガスを導入することにより、所定の不純物を
    添加したIII−Ｖ族化合物半導体の単結晶薄膜を単分子
    層ずつ成長させることを特徴とするIII−Ｖ族化合物半
    導体単結晶薄膜の不純物添加法。
  2. 【請求項２】特許請求の範囲第１項記載において、III
    −Ｖ族の不純物がII族,IV族,VI族の元素を含むと共に、
    ガスの導入が族の小さい方から大きい順番に行われるこ
    とを特徴とするIII−Ｖ族化合物半導体単結晶薄膜の不
    純物添加法。
  3. 【請求項３】特許請求の範囲第１項記載において、III
    −Ｖ族化合物がGaAsであることを特徴とするIII−Ｖ族
    化合物半導体単結晶薄膜の不純物添加法。
  4. 【請求項４】特許請求の範囲第１項，第２項および第３
    項のいずれかの記載において、不純物元素を含むガス状
    分子はDMCd,Si2H6,DESe,H2Seのうちの１つであることを
    特徴とするIII−Ｖ族化合物半導体単結晶薄膜の不純物
    添加法。
JP61275425A 1984-07-26 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法 Expired - Fee Related JP2577550B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61275425A JP2577550B2 (ja) 1986-11-20 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法
FR8716124A FR2609293B1 (fr) 1986-11-20 1987-11-20 Procede de fabrication de couches monocristallines de semi-conducteurs dopes
GB8727277A GB2198152B (en) 1986-11-20 1987-11-20 Growth of doped semiconductor monolayers
DE3739450A DE3739450C2 (de) 1986-11-20 1987-11-20 Verfahren zum Ausbilden einer dotierten Verbindungshalbleitereinkristallschicht
US08/077,119 US5693139A (en) 1984-07-26 1993-06-15 Growth of doped semiconductor monolayers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275425A JP2577550B2 (ja) 1986-11-20 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法

Publications (2)

Publication Number Publication Date
JPS63129609A JPS63129609A (ja) 1988-06-02
JP2577550B2 true JP2577550B2 (ja) 1997-02-05

Family

ID=17555334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275425A Expired - Fee Related JP2577550B2 (ja) 1984-07-26 1986-11-20 ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法

Country Status (4)

Country Link
JP (1) JP2577550B2 (ja)
DE (1) DE3739450C2 (ja)
FR (1) FR2609293B1 (ja)
GB (1) GB2198152B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2162207B (en) 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
US5166092A (en) * 1988-01-28 1992-11-24 Fujitsu Limited Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy
US5525156A (en) * 1989-11-24 1996-06-11 Research Development Corporation Apparatus for epitaxially growing a chemical compound crystal
DE10049257B4 (de) * 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
US6576053B1 (en) 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134923A (ja) * 1984-07-26 1986-02-19 Res Dev Corp Of Japan 半導体結晶成長装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766910B2 (ja) * 1984-07-26 1995-07-19 新技術事業団 半導体単結晶成長装置
GB2162862B (en) * 1984-07-26 1988-10-19 Japan Res Dev Corp A method of growing a thin film single crystalline semiconductor
US4767494A (en) * 1986-07-04 1988-08-30 Nippon Telegraph & Telephone Corporation Preparation process of compound semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6134923A (ja) * 1984-07-26 1986-02-19 Res Dev Corp Of Japan 半導体結晶成長装置

Also Published As

Publication number Publication date
GB2198152A (en) 1988-06-08
FR2609293B1 (fr) 1993-12-10
DE3739450C2 (de) 1994-06-16
JPS63129609A (ja) 1988-06-02
FR2609293A1 (fr) 1988-07-08
DE3739450A1 (de) 1988-06-01
GB2198152B (en) 1990-12-05
GB8727277D0 (en) 1987-12-23

Similar Documents

Publication Publication Date Title
US5693139A (en) Growth of doped semiconductor monolayers
US4767494A (en) Preparation process of compound semiconductor
JP2587623B2 (ja) 化合物半導体のエピタキシヤル結晶成長方法
US4659401A (en) Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
EP0523917A2 (en) Atomic layer epitaxy of compound semiconductor
US4773355A (en) Growth of epitaxial films by chemical vapor deposition
US6334901B1 (en) Apparatus for forming semiconductor crystal
JPH0547665A (ja) 気相成長方法
GB2162862A (en) Process for forming monocrystalline thin film of compound semiconductor
JP2577550B2 (ja) ▲ｉｉｉ▼−▲ｖ▼族化合物半導体単結晶薄膜の不純物添加法
JP2789861B2 (ja) 有機金属分子線エピタキシャル成長方法
US20110233730A1 (en) REACTIVE CODOPING OF GaAlInP COMPOUND SEMICONDUCTORS
KR960004591B1 (ko) 도우프된 결정 성장 방법
JP2577544B2 (ja) 半導体装置の製造方法
JPH11268996A (ja) 化合物半導体混晶の成長方法
JP2821557B2 (ja) 化合物半導体単結晶薄膜の成長方法
JP2587624B2 (ja) 化合物半導体のエピタキシヤル結晶成長方法
JP2821563B2 (ja) 化合物結晶のエピタキシャル成長方法及びそのドーピング方法
JP3141628B2 (ja) 化合物半導体素子及びその製造方法
JP2620578B2 (ja) 化合物半導体のエピタキシャル層の製造方法
JPH0787179B2 (ja) 超格子半導体装置の製造方法
JPS61260622A (ja) ＧａＡｓ単結晶薄膜の成長法
JP2654608B2 (ja) ＧａＡｓ半導体ダイオードの製造方法
JPH03280419A (ja) 化合物半導体薄膜の成長方法
JPH0713966B2 (ja) ＧａＡｓ半導体ダイオードの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees