KR100345583B1 - 3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법 - Google Patents

3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법 Download PDF

Info

Publication number
KR100345583B1
KR100345583B1 KR1019950000061A KR19950000061A KR100345583B1 KR 100345583 B1 KR100345583 B1 KR 100345583B1 KR 1019950000061 A KR1019950000061 A KR 1019950000061A KR 19950000061 A KR19950000061 A KR 19950000061A KR 100345583 B1 KR100345583 B1 KR 100345583B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
semiconductor crystal
group
compound
elements
Prior art date
Application number
KR1019950000061A
Other languages
English (en)
Other versions
KR950034502A (ko
Inventor
마쓰다요시노부
하타마사히코
후쿠하라노보루
이시하라도시오
Original Assignee
스미또모 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 고교 가부시끼가이샤 filed Critical 스미또모 가가꾸 고교 가부시끼가이샤
Publication of KR950034502A publication Critical patent/KR950034502A/ko
Application granted granted Critical
Publication of KR100345583B1 publication Critical patent/KR100345583B1/ko

Links

Classifications

    • H01L21/205—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 고저항의 화합물 반도체 결정층을 성장시킬 때에, 산소 농도와 Al 조성을 독립적으로 제어할 수 있는 동시에, 잔류 효과가 작은 도펀트를 사용하여 고저항의 화합물 반도체 결정층을 성장시키는 방법을 제공한다.
구체적으로, 원료로서 유기 금속 화합물 및/또는 수소화물을 사용한 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법에 있어서, 산소원자와 탄소원자가 직접 결합된 유기 화합물을 도펀트로서 사용하여, 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층을 성장시킴을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 성장방법을 제공한다.

Description

3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장 방법
본 발명은 고저항의 화합물 반도체 결정층을 가진 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 성장방법에 관한 것이다.
화합물 반도체를 사용하는 전자 소자는, 소자 간에 전류가 누출되고 오작동을 초래하거나 절연 불량으로 인해 파괴되는 것을 억제하기 위해 소자 간의 전기 저항을 가능한 한 크게 하는 것이 필요하다.
그러나, 고집적화가 진행되면 소자와 소자의 간격이 대단히 좁아지므로 이 사이에서 전류가 누출되기 쉬워지는 경향이 있다.
따라서, 소자와 소자 사이를 확실하게 절연(소자간 분리)시키면 고성능화와 고집적화가 동시에 달성되기 때문에, 이러한 화합물 반도체 장치의 등장이 강력하게 요망되고 있다.
상기한 목적을 달성하기 위해, 분자선 에피택셜법(이하, MBE법이라고 한다), 유기 금속 기상 성장법(이하, MOCVD법이라고 한다) 등의 결정 성장법으로 고저항층을 성장시키는 방법을 실시하고 있다.
고저항층을 성장시키는 종래의 방법으로서 AlGaAs 성장층에 산소 또는 전이금속 등의 도펀트를 도핑하는 방법을 열거할 수 있다. 산소 또는 전이 금속류는 반도체의 금제대(禁制帶) 내에서 심화된 준위를 형성하는 것이 공지되어 있으며, 산소 또는 전이 금속류에 대한 Al의 높은 활성을 이용하여 Al을 함유하는 결정 속에 상당히 심화된 준위를 도입함으로써 고저항 결정층을 형성시킬 수 있다. 구체적인 방법으로서, 산소 기체를 산소 도펀트로서 사용하는 방법, Al원자와 산소원자가 직접 결합된 유기 금속 화합물을 산소 도펀트로서 사용하는 방법[참조: 일본 공개특허공보 제(평)1-220432호] 또는 산소원자와 직접 결합된 유기 금속 화합물 또는 전이 금속을 갖는 유기 금속 화합물을 도펀트로서 사용하는 방법[참조: 일본 공개특허공보 제(평)3-22519호]등이 공지되어 있다.
그러나, 산소 기체를 도펀트로 하는 경우에는 강한 반응성으로 인해 반응기 내부에 산소가 잔류하기 쉬우며(이하, 산소가 잔류되기 쉬운 것은 산소 잔류 효과가 크고, 산소가 잔류하기 어려운 것은 산소 잔류 효과가 작다고 한다), 고저항층 바로 위의 결정 속에 잔류 산소가 함유되어 결정 품질의 악화를 초래할 수 있다.
또한, Al원자와 산소원자가 직접 결합된 유기 금속 화합물을 산소 도펀트로서 사용하는 경우, 산소 농도와 Al 조성을 독립적으로 제어할 수 없는 것이 문제이다. 또한, 상기한 유기 금속 화합물은 일반적으로 증기압이 상이한 이량체와 삼량체가 혼합되어 있으므로 이의 증발 메커니즘이 불안정하고 계속적으로 산소 농도를 일정하게 하는 것이 곤란하다는 문제점이 있다.
본 발명의 목적은 고저항 화합물 반도체 결정층을 성장시킬 때에 산소 농도와 Al 조성을 독립적으로 제어할 수 있으며, 동시에 산소 잔류 효과가 작은 도펀트를 사용하여 고저항 화합물 반도체 결정층을 성장시키는 방법을 제공하는 것이다.
본 발명자들은 이러한 문제를 해결하기 위해 예의 검토한 결과, 특정의 유기에테르 화합물을 사용할 때에 산소 잔류 효과가 작다는 사실을 밝혀내고 본 발명에 도달했다.
즉, 본 발명은 하기에 기재된 발명으로 이루어진다.
(1) 원료로서 유기 금속 화합물 및/또는 수소화물을 사용하는 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법에 있어서, 산소원자와 탄소원자가 직접 결합된 유기 화합물을 도펀트로서 사용하여 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층을 성장시킴을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
(2) (1)에 있어서, 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층이 AlXGa(1-X)As(0<X<1) 결정층임을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
(3) (1) 또는 (2)에 있어서, 산소원자와 탄소원자가 직접 결합된 유기 화합물이 하기 일반식의 직쇄형 에테르류임을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
R1-0- R2
위의 일반식에서,
R1및 R2는 각각 독립적으로 탄소수 1 내지 10의 포화 또는 불포화 1가 탄화수소 그룹이다.
(4) (1) 또는 (2)에 있어서, 산소원자와 탄소원자가 직접 결합된 유기 화합물이 하기 일반식의 환형 에테르류임을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
위의 일반식에서,
R3은 탄소수 1 내지 10의 2가 탄화수소 그룹이고,
n은 1 내지 3의 정수이다.
(5) (1) 또는 (2)에 있어서, (3)에 기재된 직쇄형 에테르류 또는 (4)에 기재된 환형 에테르류를 트리알킬알루미늄에 미리 배위시킨 부가 화합물로 하여 사용함을 특징으로 하는 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
하기에, 본 발명을 상세하게 설명한다.
본 발명의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 성장방법에서, 원료로서 유기 금속 화합물 및/또는 수소화물을 사용한다.
유기 금속 화합물로서 트리메틸칼륨(이하, TMG라고 한다), 트리에틸갈륨(이하, TEG라고 한다), 트리메틸알루미늄(이하, TMA라고 한다), 트리에틸알루미늄(이하, TEA라고 한다), 트리메틸인듐(이하, TMI라고 한다) 등을 열거할 수 있다.
수소화물로서 아르신(AsH3), 포스핀(PH3) 등을 열거할 수 있다.
본 발명에서 3 내지 5족 원소들로 이루어진 화합물 반도체 결정은 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층을 함유하며, 본 발명의 특징은 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층을 성장시킬 때에, 산소원자와 탄소원자가 직접 결합된 유기 화합물을 도펀트로서 사용하는 것이다.
적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층으로서, 구체적으로는 AlXGa(1-X)As(0<X<1) 결정층, AlXIn(1-X)As(0<X<1) 결정층, AlXGaYIn(1-X-Y)As(0<X<1, 0<Y<1, 0<X+Y<1) 결정층, AlXGaYIn(1-X-Y)P(0<X<1, 0<Y<1, 0<X+Y<1) 결정층 등이 있고, 이 중에서 AlXGaY(1-X)As(O<X<1) 결정층이 바람직하다.
AlXGa(1-X)As 결정층의 조성에 대해서는, X가 작으면 산소의 함유율이 작으므로 저항율을 높이기 어려우며, 또한 X가 크면 결정이 산화되기 쉬워 불안정하므로 0.1≤X≤0.8이 바람직하고, 0.2≤X≤0.7이 특히 바람직하다.
적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합물 반도체 결정층에 함유된 산소의 농도 범위는 이의 기준이 되는 결정 순도에 따라서도 다르지만, 바람직하게는 1 ×1016/cm3이상이며, 보다 바람직하게는 1×1017/cm3이상이다. 한편, 상한은 성장 조건 등에 따라 상이하므로 일률적으로 결정할 수 없으며, 너무 과다하면 성장 표면이 거칠어지므로, 바람직하게는 1 × 1021/cm3정도 이하이며, 보다 바람직하게는 1 × 1020/cm3정도 이하이다.
본 발명에 있어서, 도펀트로서 사용하는 산소원자와 탄소원자가 직접 결합된 유기 화합물로서, 하기 일반식의 직쇄형 에테르류를 들 수 있다.
위의 일반식에서,
R1및 R2는 각각 독립적으로 탄소수 1 내지 10의 포화 또는 불포화 1가 탄화수소 그룹을 나타낸다.
구체적으로는, R1및 R2의 예로서 각각 독립적으로 메틸, 에틸, n-프로필, 이소프로필, n-부틸, 2급-부틸, n-헥실 그룹 등을 들 수 있다.
또한, 상기한 유기 화합물로서 하기 일반식의 환형 에테르류를 들 수 있다.
위의 일반식에서,
R3은 탄소수 1 내지 10의 2가 탄화수소 그룹이고,
n은 1 내지 3의 정수이다.
환형 에테르류로서는 구체적으로는 테트라하이드로푸란, 디옥산, 트리옥산 및 이들의 유도체 등을 들 수 있다.
또한, 상기한 유기 화합물로서 상기 일반식의 직쇄형 에테르류 또는 상기 일반식의 환형 에테르류를 트리알킬알루미늄에 미리 배위시킨 부가 화합물을 들 수 있다.
구체적으로는, 트리메틸알루미늄 ·에테레이트(TMA · Et2O) 등을 들 수 있다.
에테르 등의 산소를 함유한 유기 화합물은 증기압 특성이 양호하므로 공급시에 재현성과 동시에 제어성이 양호하다. 또한, 결정 성장 과정에 있어서, 화합물 반도체 결정층 속의 Al의 강한 반응성 때문에 산소만이 결정 속에 함유된다. 또한, 산소 기체와는 달리, 반응기 내에 산소가 잔류하지 않는다. 따라서, 고순도 결정을 계속해서 성장시켜도 결정 속에 산소가 혼입되지 않고 또한 고저항화되는 것은 아니기 때문에 전기적 특성은 저하되지 않는 것으로 나타난다.
다음에, 도핑 방법에 대하여 구체적으로 설명한다.
상기의 원료를 반응기 내에서 열분해함으로써 기판 위에 에피택셜 성장을 실시하나, 이들 원료는 결정의 순도를 유지하기 위해, 함유된 산소 농도를 최대한 낮게 한다. 본 발명의 특징은 산소원자와 탄소원자가 직접 결합된 유기 화합물을 사용하는 것이며, 도핑 방법에서는 직접 실온에서 액체인 유기 화합물을 버블링(bubbling)시켜 공급할 수 있다. 또한, 실온에서 기체인 유기 화합물은 수소 등으로 미리 희석시킨 기체를 사용함으로써 공급할 수 있다.
실시예
하기에 실시예에 따라 본 발명을 더욱 구체적으로 설명하며, 본 발명은 이로써 한정되는 것은 아니다.
실시예 1
제1도에 도시한 장치에 있어서, 수소로 20molppm으로 희석한 디실란을 공급할 수 있는 아르신 공급부와 동일한 기구 2계열 및 트리메틸알루미늄을 공급할 수 있는 트리메틸갈륨 공급부와 동일한 기구 2계열(도시하지 않음)을 가진 장치를 사용하여 반응기 내의 압력을 40Torr로 하고 반절연성 GaAs 단결정을 기판으로 하여 기판 온도 700℃, 트리메틸갈륨(이하, TMG라 한다) 공급량 6.3 × 10-4mo1/min 및 캐리어 수소 기체 80l/min에서 AsH3공급량을 2.0 × 10-3mo1/min(As/Ga=30에 상당)로 하여 결정을 성장시킨다. 이 때의 성장 속도는 450Å/min이다.
비도핑(non-doping) GaAs 층을 3000Å 성장시킨 다음, 트리메틸갈륨 공급량을 1.2 × 10-4mo1/min, AsH3공급량을 2.0 × 10-3mo1/min, 시판하는 트리메틸알루미늄(이하, 트리메틸알루미늄라 한다) 공급량을 1.9 × 10-4mol/min 및 디노르말헥실에테르[(n-C6H13)20] 공급량을 1.1 × 10-6mol/ min로 사용하여 고저항 AlGaAs를 성장시킨다. 이 때의 성장 속도는 250Å/min이고 Al 조성이 X=0.7인 AlxGa(1-X)As 층을 수득한다. 당해 층을 5000Å 성장시킨 다음, 디노르말헥실에테르의 공급을 중단하고 트리메틸갈륨 공급량을 2.1 × 10-4mol/min, 트리메틸알루미늄 공급량을 3.9 × 10-5mol/nin, AsH3공급량을 4.0 × 10-3mol/min로 하여 Al 조성이 X=0.2인 AlXGa(1-X)As 층을 성장 속도 200Å/min로 5000Å 성장시킨다.
또한, 이 때의 Al 조성이 X=0.2인 AlXGa(1-X)As는 다른 방식으로 실시한 실험에 따라 잔류 캐리어 농도 1 × 1015cm3정도의 p형이다. 다음에, 트리메틸알루미늄의 공급을 중단하고, 동시에 디실란을 1.4 × 10-8mol/min 가하고, 트리메틸갈륨 공급량을 2.1 × 10-4mol/min, AsH3공급량을 4.0 × 10-3mol/min로 하여 n형 GaAs 층을 성장 속도 450Å/min으로 3000Å 연속하여 성장시킨 다음, 트리메틸갈륨과 디실란의 공급을 정지시켜 결정 성장을 정지시키고 550℃까지 냉각시킨 후에 아르신의 공급을 정지시키고 실온 부근까지 냉각시킨 후, 시료를 반응기에서 꺼낸다.
시료의 일부를 사용하여 제2도의 평면도에 나타낸 소스 전극(13) 및 드레인전극(14)을 설치하고, 또한 게이트 길이 1㎛, 게이트 폭 200㎛의 게이트 전극(15)을 설치한 리세스 게이트형 FET[단, 제2도의 사이드 게이트(16)를 설치하지 않음]를 제조한다. 또한, 제2도의 FET의 A-A'에 따라 절단한 개략적인 단면은 제3도에 도시된 바와 같이 GaAs 기판(21) 위에 GaAs 층(20), 산소 도핑된 AlGaAs 층(19), 고순도 AlGaAs 층(18), Si 도핑된 n형 도핑 GaAs 층(17)으로 이루어진다.
당해 FET의 정적 특성을 측정한 바, 제4도에 도시한 히스테리시스가 적고, 킹크(kink)가 없는 양호한 정적 특성이 수득된다. 또한, 도면 중의 가로축은 드레인 전압(V), 세로축은 드레인 전류(mA), 파라미터는 게이트 전압(V)이다.
다음에, 상기 FET를 제조할 때에, 시료의 일부에는 게이트 전극과 사이드 게이트 전극을 설치하지 않고, 소스 전극과 드레인 전극 사이(약 20㎛)에 깊이 0.35㎛, 폭 5㎛의 홈을 파고, 드레인 소스 사이의 누출 전류 및 내압을 측정한다. 10V 인가시의 누출 전류값은 2.2 × 10-10A이다. 또한, 1 × 10-6A 인가시의 내압은 83.7V이다. 이로부터 대단히 저항이 높은 양호한 완충층이 형성됨을 알 수 있다.
다음에, 상기 FET에 인접하여 제2도에서 도시한 바와 같이 사이드 게이트 전극(16)을 설치한 시료를 제조한다. 당해 전극을 사이드 게이트로 하여 전압을 인가하고, FET의 드레인 ·소스 전류에 대한 영향을 조사한 바, 제5도에 도시한 바와 같이 사이드 게이트 전압으로 인한 드레인 소스 전류에 대한 영향은 거의 나타나지 않는다. 파라미터는 드레인 전압으로, 2.5 내지 15V(단계 2.5V)이다.
또한, 제5도의 가로축은 사이드 게이트 전압(V), 세로축은 드레인 전류(mA)를 나타낸다. 이로부터 당해 시료로 이루어진 완충층은 인접한 소자간의 분리에 대하여 양호한 특성을 가짐을 알 수 있다.
실시예 2
고저항 AlGaAs 층을 제조할 때에, 트리메틸갈륨 공급량을 2.0 × 10-4mo1/min, 트리메틸알루미늄 공급량을 1.4 × 10-4mo1/min로 하여, Al 조성이 X=0.5인 AlXGa(1-X)As 층을 성장시킨 이외에는, 실시예 1과 동일하게 하여 결정을 성장시킨다.
상기 결정을 사용하여 실시예 1과 동일하게 하여 리세스 게이트형 FET를 제조하고 정적 특성을 측정한 바, 제6도에 나타낸 히스테리시스가 적고, 킹크(kink)가 없는 양호한 정적 특성을 수득할 수 있었다. 다음에, 실시예 1과 동일하게 누출 전류 및 내압을 측정한 바, 10V 인가시의 누출 전류값은 8.5 × 10-10A이다. 또한, 1 × 10-6A 인가시의 내압의 값은 77.7V이다. 이로부터 대단히 저항이 높은 양호한 완충층이 형성됨을 알 수 있다.
다음에, 실시예 1과 동일하게 사이드 게이트 특성을 측정한 바, 제7도에 도시된 바와 같이 실시예 1과 동일한 우수한 특성을 얻었다(파라미터에 대해서는 실시예 1과 동일하다). 이로부터 당해 시료로 이루어진 완충층은 인접한 소자간의 분리에 대하여 양호한 특성을 가짐을 알 수 있다.
실시예 3
고저항 AlGaAs 층을 제조할 때에, 디노르말헥실에테르를 5.6 × 10-6mol/min 사용하여 산소 도핑을 실시하고 트리메틸갈륨 공급량을 2.8 × 10-4mo1/min, 트리메틸알루미늄 공급량을 8.3 × 10-5mol/min로 하여, Al 조성이 X=0.3인 AlXGa(1-X)As층을 성장시킨 이외에는 실시예 1과 동일하게 하여 결정을 성장시킨다.
상기한 결정을 사용하여 실시예 1과 동일하게 누출 전류 및 내압을 측정한바, 10V 인가시의 누출 전류값은 9.2 × 10-10A 이다. 또한, 1 × 10-6A 인가시의 내압의 값은 57.OV이다. 이로부터 대단히 저항이 높은 양호한 완충층이 형성됨을 알수 있다.
실시예 4
시판되는 트리메틸알루미늄에 등몰량의 디에틸 에테르를 버블링에 의해 부가시켜 액체의 배위 화합물인 트리메틸알루미늄 에테레이트(TMA · Et2O)를 제조한다.
고저항 AlGaAs 층을 제조할 때에, 디노르말헥실에테르를 사용하는 대신에, 위와 같이 제조한 TMA · Et2O(트리메틸알루미늄 에테레이트) 버블러를 35℃의 일정한 온도로 유지시키면서, 캐리어 수소 기체 50sccm로 버블링시켜 산소 도핑을 실시하고, 트리메틸갈륨과 트리메틸알루미늄의 공급량에 대해서는, 실시예 3과 동일하게 하여 Al 조성이 X=0.3인 AlXGa(1-X)As 층을 성장시킨 이외에는, 실시에 1과 동일하게 하여 결정을 성장시킨다.
상기의 결정을 사용하여 실시예 1과 동일하게 하여 리세스 게이트형 FET를 제조하고 정적 특성을 측정한 바, 제8도와 같은 히스테리시스가 적고 킹크가 없는 양호한 정적 특성이 얻어진다. 다음에, 실시예 1과 동일하게 누출 전류 및 내압을 측정한 바, 10V 인가시의 누출 전류값은 2 × 10-8A이다. 또한, 1 × 10-6A 인가시의 내압의 값은 65.OV이다. 이로부터 대단히 저항이 높은 양호한 완충층이 형성되어 있음을 알 수 있다.
다음에, 실시예 1과 동일하게 사이드 게이트 특성을 측정한 바, 제9도와 같이 실시예 1과 동일한 우수한 특성을 얻는다 (파라미터는 실시예 1과 동일하다). 이로부터 당해 시료로 이루어진 완충층은 인접하는 소자간의 분리에 대하에 양호한특성을 가지고 있음을 알수 있다.
비교예 1
에테르 화합물을 사용하지 않고, Al 조성이 X=0.7 대신에 X=0.5인 AlXGa(1-X)As 층을 성장시킨 이외에는, 실시예 1과 동일하게 하여 결정을 성장시킨다.
상기의 결정을 사용하여 실시예 1과 동일하게 하여 리세스 게이트형 FET를 제조하고 정적 특성을 측정한 바, 제10도와 같이 드레인 전압 10V 부근에서 이상하게 드레인 전류가 증가하는 소위 킹크를 수반하는 정적 특성이 얻어진다. 다음에, 실시예 1과 동일하게 누출 전류를 측정한 바, 10V 인가시의 누출 전류값은 1.4 ×10-6A이다, 이로부터 FET용으로서는 완충 저항이 불충분함을 알 수 있다.
다음에, 실시예 1과 동일하게 사이드 게이트 특성을 측정한 바, 사이드 게이트 전압에 따라 드레인 전류가 크게 변화하며 소자간 분리 특성이 악화됨을 알 수 있다. 이상의 결과에서, 고저항 AlGaAs 층을 사용하지 않는 경우, 완충 저항과 FET특성이 불량하고, 동시에 소자간 분리 특성도 불량함을 알 수 있다.
본 발명에 따르면, 산소 농도와 Al 조성을 독립적으로 제어할 수 있는 동시에 안정된 증기압 거동을 나타내는 잔류 효과가 작은 도펀트를 사용함으로써, 우수한 고저항 화합물 반도체 층을 성장시킬 수 있고, 또한 당해 고저항 화합물 반도체층 위에 결정 품질 및 전기적 특성이 우수한 화합물 반도체 층을 성장시킬 수 있기 때문에 공업적 가치가 크다.
제1도는 본 발명을 실시하는 데 사용되는 기상 성장 장치의 한 가지 예를 나타내는 개략도이며,
제2도는 리세스 게이트형 FET(Field Effect Transistor : 전계 효과 트랜지스터)평가용 소자 패턴의 평면도이며,
제3도는 리세스 게이트형 FET 평가용 소자 패턴의 개략적인 단면도이며,
제4도는 실시예 1의 리세스 게이트형 FET의 정적 특성을 도시한 도면이며,
제5도는 실시예 1의 사이드 게이트 전극을 설치한 리세스 게이트형 FET의 드레인 전류의 사이드 게이트 전압 의존성을 도시한 도이며,
제6도는 실시예 2의 리세스 게이트형 FET의 정적 특성을 도시한 도면이며,
제7도는 실시예2의 사이드 게이트 전극을 설치한 리세스 게이트형 FET의 드레인 전류의 사이드 게이트 전압 의존성을 도시한 도면이며,
제8도는 실시예 4의 리세스 게이트형 FET의 정적 특성을 도시한 도면이며,
제9도는 실시예 4의 사이드 게이트 전극을 설치한 리세스 게이트형 FET의 드레인 전류의 사이드 게이트 전압 의존성을 도시한 도면이며,
제10도는 비교실시예 1의 리세스 게이트형 FET의 정적 특성을 도시한 도면이다.

Claims (4)

  1. 원료로서 유기 금속 화합물 또는 수소화물 또는 이들 둘다를 사용하는 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법에 있어서, 산소원자와 탄소원자가 직접 결합된 유기 하합물인 하기 일반식(1)의 직쇄형 에테르류 또는 하기 일반식(2)의 환형 에테르류를도펀트로 사용하여 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들의 이루어진 화합물 반도체 결정층을 성장 시킴을 특징으로 하는, 3 내지 5족 원소들로 이루아진 화합물 반도체 결정의 열분해 기상 성장방법.
    위의 일반식에서,
    R 1 및 R 2 는 각각 독립적으로 탄소수 1 내지 10의 포화 또는 불포화 1가 탄화수소 그룹이고, R 3 은 탄소수 1 내지 10의 2가 탄화수소 그룹이고, n은 1내지 3의 정수이다.
  2. 제1항에 있어서, 적어도 Al을 함유하는 고저항의 3 내지 5족 원소들로 이루어진 화합을 반도체 결정층이 AlXGa(1-X)As(0<X<1) 결정층임을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
  3. 제1항 또는 제2항에 있어서,직쇄형 에테르류를트리알킬알루미늄에 미리 배위시킨 부가 화합물로 하여 사용함을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
  4. 제1항 또는 제2항에 있어서, 환형 에테르류를 트리알킬알루미늄에 미리 배위시킨 부가 화합물로 하여 사용함을 특징으로 하는, 3 내지 5족 원소들로 이루어진 화합물 반도체 결정의 열분해 기상 성장방법.
KR1019950000061A 1994-01-07 1995-01-05 3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법 KR100345583B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP00046194A JP3395318B2 (ja) 1994-01-07 1994-01-07 ３−５族化合物半導体結晶の成長方法
JP94-461 1994-01-07
JP94-000461 1994-01-07

Publications (2)

Publication Number Publication Date
KR950034502A KR950034502A (ko) 1995-12-28
KR100345583B1 true KR100345583B1 (ko) 2002-11-23

Family

ID=11474441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000061A KR100345583B1 (ko) 1994-01-07 1995-01-05 3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법

Country Status (8)

Country Link
US (1) US5603764A (ko)
EP (1) EP0662532B1 (ko)
JP (1) JP3395318B2 (ko)
KR (1) KR100345583B1 (ko)
CA (1) CA2139551C (ko)
DE (1) DE69508801T2 (ko)
SG (1) SG43823A1 (ko)
TW (1) TW257879B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
WO2001093336A1 (en) * 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
WO2007025062A2 (en) * 2005-08-25 2007-03-01 Wakonda Technologies, Inc. Photovoltaic template
WO2009059128A2 (en) * 2007-11-02 2009-05-07 Wakonda Technologies, Inc. Crystalline-thin-film photovoltaic structures and methods for forming the same
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
JP2010251458A (ja) * 2009-04-14 2010-11-04 Sony Corp 半導体層およびその製造方法ならびに半導体レーザおよびその製造方法
JP6055290B2 (ja) * 2012-11-26 2016-12-27 シャープ株式会社 窒化物半導体結晶の製造方法
JP6055325B2 (ja) * 2013-01-30 2016-12-27 シャープ株式会社 窒化物半導体結晶の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322519A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 化合物半導体混晶の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2055774B (en) * 1979-04-09 1983-02-02 Plessey Co Ltd Methods of producing semiconductor materials
EP0106537B1 (en) * 1982-10-19 1989-01-25 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Organometallic chemical vapour deposition of films
US4717597A (en) * 1986-03-21 1988-01-05 Motorola Inc. Method for providing impurities into a carrier gas line
JPH01179411A (ja) * 1988-01-08 1989-07-17 Nec Corp ３−５族化合物半導体気相成長方法
JPH01220432A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 化合物半導体層の製造方法
JPH0243365A (ja) * 1988-08-03 1990-02-13 Nippon Mining Co Ltd 気相成長用有機金属組成物及び気相成長方法
US5098857A (en) * 1989-12-22 1992-03-24 International Business Machines Corp. Method of making semi-insulating gallium arsenide by oxygen doping in metal-organic vapor phase epitaxy
JP3347175B2 (ja) * 1993-03-19 2002-11-20 富士通株式会社 半導体装置とその製造方法
EP0526646B1 (en) * 1991-02-19 1997-04-23 Fujitsu Limited Semiconductor device having an isolation region enriched in oxygen and a fabrication process thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322519A (ja) * 1989-06-20 1991-01-30 Fujitsu Ltd 化合物半導体混晶の製造方法

Also Published As

Publication number Publication date
EP0662532A1 (en) 1995-07-12
DE69508801T2 (de) 1999-08-26
DE69508801D1 (de) 1999-05-12
CA2139551C (en) 2004-12-07
CA2139551A1 (en) 1995-07-08
US5603764A (en) 1997-02-18
KR950034502A (ko) 1995-12-28
JPH07201737A (ja) 1995-08-04
EP0662532B1 (en) 1999-04-07
TW257879B (ko) 1995-09-21
SG43823A1 (en) 1997-11-14
JP3395318B2 (ja) 2003-04-14

Similar Documents

Publication Publication Date Title
KR100345583B1 (ko) 3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법
US5168077A (en) Method of manufacturing a p-type compound semiconductor thin film containing a iii-group element and a v-group element by metal organics chemical vapor deposition
US6261931B1 (en) High quality, semi-insulating gallium nitride and method and system for forming same
EP0523917A2 (en) Atomic layer epitaxy of compound semiconductor
KR20090026144A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
KR20090057117A (ko) 반도체 에피택셜 결정 기판의 제조 방법
Knauf et al. Comparison of ethyldimethylindium (EDMIn) and trimethylindium (TMIn) for GaInAs and InP growth by LP-MOVPE
CA2067578C (en) Epitaxially grown compound-semiconductor crystal
JPH07321041A (ja) Ｉｉｉ−ｖ族化合物半導体結晶成長方法
KR940000387B1 (ko) 반-절연성 반도체층을 갖는 반도체 장치의 제조방법
EP0631298B1 (en) A method for the production of semiconductor epitaxial substrate
KR900006120B1 (ko) 도우펀트 운반 화합물로서 디에틸베릴륨을 사용하는 반도체 재료층의 에피택셜 증착방법
JPS63129609A (ja) ３−５族化合物半導体単結晶薄膜の不純物添加法
JP2725462B2 (ja) 化合物半導体の気相成長法
JPH06208963A (ja) 半導体結晶基板
KR960004904B1 (ko) 다공성 실리콘기판위에 갈륨비소를 성장하는 방법
JP2744782B2 (ja) Ｍｏｃｖｄ法
Alema et al. Metalorganic Chemical Vapor Deposition
JPH06314659A (ja) 窒化ガリウム系化合物半導体膜の結晶成長方法
JPH03232221A (ja) 化合物半導体の気相成長方法
KR100250953B1 (ko) 양자세선 제조방법
Yoshimoto et al. Growth of Luminescent GaAsP on Si Substrate by Metalorganic Molecular Beam Epitaxy Using GaP Buffer Layer
CN118679283A (zh) GaN外延基板
Hu et al. A study of the Zn-doping process in metal-organic chemical vapour deposition GaAs and GaAlAs
JPH04268719A (ja) 化合物半導体の気相成長法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee