KR940000387B1 - 반-절연성 반도체층을 갖는 반도체 장치의 제조방법 - Google Patents

반-절연성 반도체층을 갖는 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR940000387B1
KR940000387B1 KR1019910001349A KR910001349A KR940000387B1 KR 940000387 B1 KR940000387 B1 KR 940000387B1 KR 1019910001349 A KR1019910001349 A KR 1019910001349A KR 910001349 A KR910001349 A KR 910001349A KR 940000387 B1 KR940000387 B1 KR 940000387B1
Authority
KR
South Korea
Prior art keywords
compound semiconductor
arsine
semiconductor device
buffer layer
compound
Prior art date
Application number
KR1019910001349A
Other languages
English (en)
Other versions
KR910015006A (ko
Inventor
마사히꼬 다끼까와
다다오 오까베
도시히데 기까와
Original Assignee
후지쓰 가부시끼가이샤
세끼사와 요시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼사와 요시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910015006A publication Critical patent/KR910015006A/ko
Application granted granted Critical
Publication of KR940000387B1 publication Critical patent/KR940000387B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/7605Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/041Doping control in crystal growth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/11Metal-organic CVD, ruehrwein type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

내용 없음.

Description

반-절연성 반도체층을 갖는 반도체 장치의 제조방법
제1도는 깊은 불순물을 섞는 것에 의해 반도체 물질을 반-절연성이 되게 하는 원리를 설명하기 위한 도.
제2도는 반도체 층을 성장시키기 위해 본 발명에 사용된 장치를 보인 도.
제3도는 본 발명의 원리를 보인 도.
제4도는 본 발명의 원리를 보인 다른 도.
제5도는 본 발명의 원리를 보인 또 다른 도.
제6도는 본 발명의 일실시예에 따라 제조된 화합물 반도체 장치의 구조를 보인 도.
제7도는 제5도의 반도체 장치의 동작 특성을 보인 도.
제8도는 제7도와 유사한 도면으로서, 종래 공정에 따라 제조된 제5도의 반도체 장치의 동작 특성을 보인 도.
제9도는 본 발명에 의해 얻어진 반도체 장치의 동작 특성의 개량된 안정성을 보인 도.
제10도는 제9도와 유사한 도면으로서, 종래의 공정에 따라 제조될 때 제5도의 반도체 장치에 나타나는 사이드 게이트 효과를 보인 도.
제11도는 제5도에 도시한 반도체 장치를 제조하는데 있어서, 반-절연성 화합물 반도체층을 성장시키는데 사용되는 가스 조성비의 최적범위를 보인 도.
제12도는 본 발명에 의해 얻어지는 효과를 보인 또 다른 도.
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히, Ⅲ-Ⅴ족 화합물 반도체로 된 반-절연성 화합물 반도체를 포함하는 반도체 장치의 제조방법에 관한 것이다.
MESFET, HEMT 또는 HBT와 같은 Ⅲ-Ⅴ족 화합물 반도체를 이용한 고속 동작의 화합물 반도체 IC에서는 높은 저항률을 갖는 고순도의 반-절연성 반도체가 소자의 절연을 위해 필요하다. 레이저 다이오드등과 같은 광 반도체 장치에서도 또한 이러한 반-절연성의 높은 저항률을 갖는 반도체가 전류 제한용으로 사용된다.
종래에는, 이러한 반-절연층이 반도체 층의 성장시에 반도체에 깊은 불순물 준위를 형성하는 크롬(Cr) 또는 티타늄(Ti)과 같은 원소들을 도입하는 것에 의해 형성되어 왔다. 특히, 이런 크롬 또는 티타늄을“깊은 억셉터”라고 부르는데, 페르미 레벨을 전도대와 가전자대 중간 지점에 고정시킨다.
제1도의 페르미 레벨을 고정시키는 원리를 보인 도이다. 제1도에서, 좌측에 있는 수직축은 캐리어(p, n)의 농도뿐 아니라 도우너 및 억셉터의 이온화된 상태(
Figure kpo00001
,
Figure kpo00002
)를 포함하는 도우너(Np) 및 억셉터(NA)의 농도를 나타낸다. 한편, 우측에 있는 수직측은 반도체 재료에 대한 저항률을 나타내며 수평축은 에너지를 나타낸다. 여기서, 참조부호 Ev는 가전자대의 에너지, Ec는 전도대의 에너지, EA는 얕은 억셉터 레벨, Ed는 깊은 도우너 레벨, EF는 고정 또는 보상 상태에서의 페르미 레벨, EF는 비보상 상태에서의 페르미 레벨을 각각 나타낸다. 따라서, 본 또는 깊은 도우너를 도우핑하는 것에 의해 얕은 억셉터를 포함하는 반도체 물질에서의 페르미 레벨을 고정하는 것을 나타낸다.
제1도에서, 참조부호 P로 표시된 가는 실선은 열평형 상태에서 가전자대에 형성된 호올(hole)의 농도를 나타내고, 참조부호 P+
Figure kpo00003
는 열평형 상태에서 호올 및 이온화된 도우너와의 농도의 합을 나타낸다. 잘 알려진 바와같이, 호올(P)의 농도 및 이온화된 도우너(
Figure kpo00004
)의 농도는 다음과 같은 열평형 조건에 의해 결정된다.
Figure kpo00005
Figure kpo00006
여기서, Nv는 호올 상태의 유효 밀도, gD는축퇴 인자. k는 볼쯔만 상수를 각각 나타낸다.
따라서, 방정식(1)은 EF의 함수로써 제1도에 참조부호 P로 표시된 홀에 대한 가는 실선을 결정하고, 방정식(1) 및 (2)는 EF의 함수로서 참조부호 P+
Figure kpo00007
로 표시된 굵은 실선을 정의한다.
비슷하게, 전자 n의 농도 레벨 및 이온화된 억셉터
Figure kpo00008
의 농도 레벨은 각각
Figure kpo00009
Figure kpo00010
로 표현된다.
따라서, 방정식(3)은 EF의 함수로써 제1도에서“n”으로 표시된 전자에 대한 가는 실선을 결정하고, 방정식(3) 및 (4)는 EF함수로서“n+
Figure kpo00011
”로 표시된 굵은 실선을 정의한다.
더우기, 다음과 같은 전기적 중성 조건이 유지된다.
Figure kpo00012
따라서, 방정식(1) 내지 (5)를 동시에 푸는 것에 의해, 페르미 레벨(EF) 및 이에 상응하는 캐리어의 농도(p 및 n)가 동시에 결정된다. 이어, 차례로 캐리어의 농도에 의해 반도체 물질의 저항률이 결정된다. 제1도에서, 이렇게 결정된 저항률이 EF의 함수로서 그려진다.
이제, 깊은 도우너가 없는 경우를 고려하면, ND의 양 및
Figure kpo00013
의 양은 모두 0이거나 거의 무시할 수 있는 정도이다. 따라서, 식(5)은 다음과 같이 다시 쓸 수 있다.
Figure kpo00014
이 경우에 있어서, 페르미 레벨 EF는 선“n+
Figure kpo00015
” 및 선“p”가 교차하는 점 A에 일치하여 값 EF를 갖도록 정해진다. 이와같이 페르미 레벨이 주어질 때, 반도체 물질의 저항률은 약 20Ωcm의 저항률을 갖도록 정해진다.
한편, 깊은 도우너가 적당한 농도 레벨을 갖도록 도입될때, 페르미 레벨 EF는 선“P+
Figure kpo00016
”및 선“n+
Figure kpo00017
”이 서로 교차하는 점 B로 주어진다. 이 경우에, 페르미 레벨은 EF는 일반적으로 가전자대 Ev 및 전도대 Ec의 중간지점에 고정되며, 반도체 물질의 저항률은 캐리어의 최소 농도 레벨로 인하여 점 B'에 일치하여 최대로 된다.
동일한 이론이 반도체 물질이 얕은 도우너 및 깊은 억셉터를 포함하는 경우에 있어서도 또한 참이 된다. 따라서, 반도체 물질을 깊은 도우너 또는 깊은 억셉터에 의해 적당히 도우핑함으로써 반도체 물질 특히, 화합물 반도체 물질이 큰 저항률을 갖도록 만들 수 있다. 이러한 반-절연성 반도체 물질은 간편한 산화 절연물을 이용할 수 없는 화합물 반도체 장치의 절연층에 폭 넓게 사용된다. 종래에는 Cr, Ti, Mn, Fe, Co, Ni, Cu등과 같은 원소가 이 목적을 위해 사용된다.
한편, 이와같은 깊은 불순물이 반도체층에 도입될 때, 불순물이 반도체 장치의 활성 영역내로 확산되는 경향이 있어서 반도체 장치의 동작에 여러가지 문제를 야기시킨다. 예를들어, 불순물 원소가 레이저 다이오드의 활성 영역내로 확산될 때, 이러한 불순물은 캐리어를 포획하는 반 발광 중심지로 작용해서 레이저의 발진 효율이 심하게 저하되게 한다. 한편, 불순물 원소가 MESFET 또는 HEMT와 같은 고속 동작 소자의 활성 영역내에 침투될 때, 캐리어의 이동도는 불순물에 의해 야기된 산란에 의해 감소된다.
종래에, GaAs와 같은 화합물 반도체에서 깊은 도우너와 같이 작용하는 EL2라고 알려진 결함의 형태가 존재한다고 알려져 있다. 이러한 EL2 결함은 Ga의 위치를 점유하는 As원자에 의해서 형성되어 GaAs 시스템 또는 그 고용체 시스템에 의래적인 원자를 포함하지 않는다. 따라서, 이러한 EL2가 깊은 도우너용으로 사용될 때, 불순물 원소에 의해 야기된 전술한 문제점은 모두 제거될 것이다.
불행하게도, 종래에는 이러한 EL2가 도우핑을 조절한 결과로 형성되지 않고 성장 공정의 결과로 형성되었기 때문에 EL2의 농도 레벨을 원하는 대로 조절할 수 없었다. 보통의 EL2의 농도는 10+4cm-3정도이고 온도와 같은 성장 조건에 따라 변화되지 않는다. 따라서, 이와같은 낮고 조절되지 않은 농도 레벨을 가지고는 EL2가 페르미 레벨을 밴드 갭의 중심에 고정시키기 위한 깊은 도우너용으로 사용될 수 없다.
따라서, 본 발명의 목적은 전술한 문제점이 제거된 반도체 장치를 제조하기 위한 새롭고도 유용한 방법을 제공하는데 있다.
본 발명의 다른 특정한 목적은 반-절연성 반도체층을 포함하는 반도체 장치의 제조방법을 제공하고자 하는 것으로 여기에서, 반-절연성 반도체층에 불순물 원소를 도우핑하는 것은 제거된다.
본 발명의 또다른 목적은 V족 원소로서 비소를 포함하는 Ⅲ-Ⅴ족 화합물 반도체 물질층을 갖는 화합물 반도체 장치를 제조하는 방법을 제공하고자 하는 것으로, 이 방법은 소스 가스의 금속 유기 기상 성장법(MOCVD)으로 부터 반-절연성 화합물 반도체 물질을 성장시키는 단계로 이루어지는데 여기서, 아르신(arsine) 혼합물 및 비소의 유기 화합물이 반-절연성 화합물 반도체 물질의 성장 단계에서 V족 원소의 소스 가스로서 사용되며 반-절연성 화합물 반도체 물질을 성장시키는 이러한 단계는 불순물 원소를 첨가하지 않고 달성된다. 본 발명에 따르면, 종래의 반-절연성 반도체층내로 도입된 불순물 원소에 의해 반도체 장치의 활성 부분이 오염될 위험성이 없이 반-절연성 반도체중에 반도체 물질에 고유한 결함을 형성함으로써 반-절연성 반도체 물질에 대해서 큰 저항률을 얻을 수 있다.
본 발명의 또 다른 목적은 불순물 원소를 섞지 않고도 정밀하게 조절된 저항률을 갖는 반도체층을 성장시키는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 금속 유기 기상 성장법에 의해 반도체층을 성장시키는 방법을 제공하는데 있는것으로 여기서, 반도체층은 원하는 저항률에 따라 중착온도를 조절하는 동안 아르신 혼합물 및 비소의 유기 화합물로 부터 성장된다.
본 발명의 또 다른 목적은 금속 유기 기상 성장법에 의해 반도체층을 성장시키는 방법을 제공하고자 하는 것으로 여기서, 반도체층은 원하는 저항률에 따라 혼합 비율로 조절하는 동안 아르신 혼합물 및 비소의 유기 화합물로 부터 성장된다.
본 발명의 또 다른 목적 및 특징들은 첨부된 도면에 의거한 이하의 상세한 설명으로 부터 명확해질 것이다.
먼저, 제2도를 참조하여 본 발명의 반도체층을 성장시키는데 사용되는 장치를 설명한다.
제2도에서, 반도체층의 성장은 MOCVD법에 의해 에피택셜(epitaxia)적으로 얻어진다. 따라서, 이러한 장치는 반응실(10), 반응실(10)내에 유지되는 탄소로된 서셉터(susceptor ; 11) 및 반응실(10) 주위를 감고 있는 RF 여기 코일(13)을 포함한다. 탄소 서셉터(11)는 반도체 기판(12)을 지지하며 성장된 반도체층을 형성하는 원소들은 가스의 형태로 밸브들(14-18)을 경유하여 반응실(10)내로 도입된다. 이러한 가스들이 증착되어서 기판(12)상에 반도체층이 성장된다. 본 발명에서, GaAa 또는 GaAs를 기초로한 혼성 결정이 밸브(16) 및 (18)을 경유하여 As 및 Ga의 소스로서 아르신 및 트리메틸갈륨(TMG)을 도입하는 것에 의해 성장된다. 또한, 트리메틸 알루미늄(TMA)이 GaAlAs를 성장시키기 위해 밸브(17)를 경유하여 도입될 수도 있다. 이렇게 도입된 가스들은 밸브(14)를 경유하여 도입되는 수소 캐리어 가스에 의해 반응실(10)내로 운반되는 한편, 반응실은 통상 비워져서 분해된 가스들이 제거된다.
본 발명에서는, 소스 가스의 또 다른 포트인 밸브(15)가 제공되는데 이는 As의 추가 소스로서 테리어리부틸 아르신(약칭하여 tBAs)를 도입하기 위함이다. tBAs는 상온에서 액체이기 때문에, 버블러(bubbler ; 19)가 tBAs의 가스 분자를 발생시키기 위해 사용된다.
이 tBAs는 C4H9AsH2로 표현되는 As 유기 화합물로서 다음과 같은 구조식을 갖는다 ;
Figure kpo00018
이 물질은 아르신 보다 독성이 적어서 최근에는 아르신의 대체물로 사용된다. 불순물 원소들을 포함하지 않는 반-절연성 화합물 반도체 물질에 대한 연구가 진행되는 동안 GaAs에서의 EL2 결함 농도에 대한 조절력이 tBAs를 적당한 비율로 아르신과 혼합할 때 대단히 증가된다는 것을 발견했다. 이와같이 EL2의 농도 레벨을 조절함으로써 회래의 불순물 원소를 결합시키지 않고도 반도체 물질을 제1도에 의거하여 설명한 원리에 기초한 비-전도성으로 형성할 수가 있다. 제3도는 기판(12)상에 성장되는 GaAa 에피택셜 층에서 EL2의 농도를 성장을 위해 사용된 온도의 함수로서 보인 도이다. 성장은 Ga의 소스로서 TMG를, As의 소스로서 아르신이나 tBAs를 공급하여 얻어진다. 제3도에서, 실선은 As의 소스로서 tBAs가 사용되는 경우에 EL2의 농도 레벨을 나타내고 점선은 As의 소스로서 아르신이 사용되는 경우의 EL2의 농도 레벨을 나타낸다. GaAs층의 성장은 600℃-800℃의 온도 범위에서 수행된다. 제3도에서 수평의 점선으로 나타난 바와같이, As의 소스로서 아르신이 사용되는 경우에 EL2의 농도 레벨은 온도에 관계없이 약 1014cm-3이 된다. 한편, As의 소스 가스로 tBAs가 사용되는 경우에는 실선으로 도시된 바와같이 EL2의 농도 레벨이 온도의 변화에 따라 1014-1015cm-3사이에서 변화한다. 이 경우에 EL2의 농도 레벨은 약 600℃의 온도에서 종래의 경우보다 10배 이상 높게 되며 성장 온도의 증가와 더불어 급격하게 감소된다.
제4도는 TMG 및 TMA를 아르신 또는 tBAs과 동시에 공급하는 것에 의해 GaAlAs를 성장시키는 경우에 성장 온도의 함수로서의 EL2 농도 레벨을 보인 도이다. 이렇게 성장된 반도체층은 Al0.28Ga0.72As의 성분을 갖는다. 이 경우에 있어서, 아르신이 As에 대한 소스 가스로 사용될 때 EL2의 농도 레벨은 성장 온도에 관계없이 약 1015cm-3의 상수가 된다. 한편, tBAs가 사용되면, EL2의 농도 레벨은 온도가 증가함에 따라 실선으로 나타낸 바와같이 1016cm-3이상으로 부터 1015cm-3까지 변화된다.
제5도는 630℃에서 성장된 GaAlAs 에피택셜 층에 대한 아르신과 tBAs의 혼합비의 함수로서의 EL2 농도 레벨은 보인 도이다. GaAlAs는 앞에서와 같이 Al0.28Ga0.72As의 성분을 가지며 As에 대한 소스 가스와 Al 및 Ga에 대한 소스 가스는(AsH3+tBAs)/(TMG+TMA)=20이 되도록 혼합된다. 제5도에 도시한 바와같이, EL2의 농도 레벨은 tBAs양의 증가에 따라 1015cm-3으로 부터 1016cm-3까지 변한다. tBAs의 혼합양을 증가시킴에 따라 EL2의 농도 레벨이 증가되는 것은 As의 소스 가스로서 tBAs가 사용될 때 As2H2의 형태로 공급되는 과도 As 원자들에 기인한 것이라고 믿어진다. As2H2분자에는 2개의 As원자가 포함되었다는 사실을 주목할 필요가 있다. 이러한 As의 과도 공급은 GaAs의 화학량론(stoichiometry)에서의 일탈 및 EL2의 형성을 차례로 일으키게 된다. As2H2분자는 화학적인 해리때문에 높은 온도에서는 분해되는데, 이것으로 온도가 증가함에 따라 EL2의 농도 레벨이 감소되는 현상이 설명된다.
다음에는, 본 발명에 따라 형성된 반-절연성 화합물 반도체층을 포함하는 반도체 장치의 제조에 관하여 본 발명의 일실시예를 보인 제6도에 의거하여 설명한다. 에피택셜 층의 성장은 도우펀트(dopant)로 실란(SiH4)을 도입하기 위한 추가포트가 제공되는 것을 제외하면 제2도에 도시한 MOCVD와 유사한 장치에서 수행된다.
제6도에서, 종래의 공정에 의해 성장된 반-절연성 기판(21)은 제2도에 도시된 MOCVD 장치내에 놓이며, 반-절연성 GaAlAs 버퍼층(22)은 제5도의 경우와 비슷하게 TMA, TMG, 아르신 및 tBAs를 공급하는 동안 630℃의 온도에서 약 4000Å의 두께로 기판(21)상에 성장된다. 이렇게 하여 버퍼층(22)이 Al0.28Ga0.72As의 성분을 갖도록 성장된다.
GaAs 버퍼층(22)을 비-전도성 또는 반-절연성이 되도록 하기 위해 사용되는 tBAs의 혼합 비율은 이 버퍼층(22)의 성장을 위해 사용되는 아르신의 순도에 의해 결정된다. GaAlAs 버퍼층(22)에 결합되는 얕은 억셉터가 없는 이상적인 경우에서는 페르미 레벨을 고정시키기 위한 EL2 결함을 형성시킬 필요가 물론 없다. 이러한 소스 가스로 부터 성장된 반도체층들은 본래부터 높은 저항률을 갖는다. 실제의 경우에 있어서는 즉, 현재 이용가능한 아르신 가스를 사용하는 경우에는 1014cm-3정도의 불순물 농도 레벨은 불가피하게 된다. 이러한 정도의 불순물 농도 레벨은 아르신 가스의 몫에 의해 몫을 변화시킨다. 또한, 성장된 버퍼층(22)내로 침투한 불순물의 레벨은 에피택셜 층을 성장시키기 위해 사용되는 장치내에서 발생되는 누설에 의해 변할 수도 있다. 따라서, 이렇게 형성된 얕은 억셉터의 보상이 없다면 버퍼층이 낮고 불안정한 저항율을 가지게 되는 것을 피할 수가 없다.
EL2의 깊은 도우너 레벨에 따른 불순물에 의해 형성된 얕은 억셉터 레벨을 보상함으로써 GaAlAs 버퍼층(22)에서 원하는 고저항률을 얻기 위해서, 본 발명에서는 버퍼층(22)에서 얕은 억셉터 농도 레벨 보다 약간 크게 설정된 EL2의 농도 레벨을 이용한다. 더 구체적으로는 본 실시예에서의 EL2 결함이 농도가 버퍼층(22)에서의 약 3× 1015cm-3의 불순물 농도 레벨보다 약 1.1배 정도 큰 약 3.3×1015cm-3, 가스 혼합 비율로 표현하면 아르신+tBAs에 대한 tBAs의 비(tBAs+아르신)는 몰분율로 0.26이 되도록 설정한다. 이미 밝혔듯이, 이 비율은 다른 몫 또는 순도의 소스 가스가 사용된다면 변할 수도 있다. 또한, (tBAs+아르신)/(TMG+TMA)의 몰비는 20이 되도록 설정한다.
EL2의 농도 레벨이 과도하게 혼입하게 되면 전자의 포획 현상을 일으키거나 또는 반-발광성의 중심지를 형성하는 것에 의해 소자의 동작 특성의 저하라는 원치않는 결과가 초래한다. EL2에 대한 최적량을 결정하는 것은 후에 상술한다.
버퍼층(22)상에, GaAs 활성층(23)이 통상의 방법과 같이 TMG에 대한 아르신의 몰비를 60으로 설정하여 아르신과 TMG를 동시에 공급하는 것에 의해 성장된다. 성장은 630℃에서 층(23)의 두께가 4000Å이 될 때까지 계속된다. 또한, 활성층에 전자를 공급하기 위해 사용되는 GaAlAs층(24)은 아르신/(TMG+TMA)의 비가 몰분율로 60이 되도록 설정한 아르신, TMG 및 TMA의 혼합 가스를 공급하는 것에 의해 층(23)위에 성장된다. 또한, 층(23)이 성장되는 동안에 Si가 소스 가스내에 실란을 혼합하는 것에 의해 1.4×1018cm-3의 농도 레벨을 갖는 도우펀트로써 도입된다. 이 층(24)은 약 400Å의 두께로 성장된다. 기판(21), 버퍼층(22), 활성층(23) 및 도우핑층(24)으로 이루어진 몸체의 형성이 완료된 후에, 산소 이온 빔 주입을 통해 반도체 장치들(장치 1, 장치 2)을 전기적으로 분리시키기 위하여 그 경계 영역에 비활성화된 절연영역을 형성시킨다. 또한, 도체층이 층(24)의 표면상에 증착되고, 이어서 그위에 반도체 장치들(장치 1, 장치 2)를 형성하기 위해 패터닝되는데 여기에서, 장치 1은 소스 및 드레인 전극(25a 및 25 b) 및 그 사이에 개재된 게이트 전극(25c)를 가지며, 장치 2는 소스 및 드레인 전극(26a 및 26b) 및 그 사이에 개재된 게이트 전극(26c)을 갖는다. 게이트 전극들(25c 및 26c)은 예를들어, 1㎛의 길이와 150㎛의 폭을 가질수 있다. 이렇게 하여, 장치 1 및 장치 2가 공지의 HEMT 구조를 형성한다.
제7도는 본 발명에 따라 상기와 같이 제조된 HEMT의 동작 특성의 안정성 효과를 보인 도로 여기에서, 수직축은 인접한 장치 2에 인가된 게이트 전압에 대응되는 장치 1의 문턱전압의 변화를 나타냈다.
제7도에 명확하게 나타난 바와같이, 장치 1의 문턱 전압은 장치 2의 게이트 전압이 약 -10V를 초과하지 않은 한 변하지 않는다. 한편, 제8도는 GaAlAs 버퍼층(22)이 tBAs의 혼합없이 성장된 것을 제외하고는 제6도의 장치와 동일한 구조를 가지는 HEMT에 대한 측면 게이트 효과를 보인 도이다. 이 경우에, 게이트 전압이 장치 2에 인가될 때마다 장치 1에서는 가시적인 문턱 전압의 변화가 일어난다. 즉, 본 발명에 의해 제조되는 HEMT 장치에서는 실질적으로 측면 게이트 효과가 나타나지 않는다. 이 효과는 버퍼층(22)의 고저항률에 의해 얻어진다.
지금부터는, 버퍼층(22)의 EL2의 최적 농도 레벨의 결정에 대해 설명한다. 제9도는 제6도의 HEMT의 정적 특성을 보인 도이고, 제10도도 As의 소스 가스로 tBAs만을 사용하여 성장시킨 것을 제외하고는 제6도의 HEMT와 동일 구조를 갖는 HEMT의 정적 특성을 보인 도이다. 본 도면들에서 명백하게 알 수 있는 바와같이, As의 소스 가스로 단지 tBAs만을 사용할 때는 그 특성에 있어서 히스테리시스 루프(hysteresis loop)가 나타나지만 제6도의 장치에는 이러한 히스테리시스 루프가 보이지 않는다. 이러한 히스테리시스 루프가 버퍼층(22)에서 전자를 포획하는 과도한 양의 EL2 결함에 의해 형성되는 것은 명백하다.
제11도는 As의 소스 가스에서 tBAs의 혼합 비율의 최적 범위를 보인 도이다. 제11도에서, 수직축은 최대 드레인-소스 전류(IDSS)에 대하여 규준화된 루프(L)의 크기를 나타낸다. 한편, 수평축은 몰분률로 표현된 As(tBAs/(아르신+tBAs))의 혼합 소스 가스에 함유된 tBAs의 양을 나타낸다. 예시된 데이타는 2V의 구동전압을 제6도의 HEMT의 드레인 및 소스양단에 인가하는 경우에 대한 것이다.
제11도로 부터 명백히 알 수 있는 바와 같이, tBAs의 양이 As의 혼합 가스의 약 30% 정도에 도달할 때 히스테리시스 루프가 나타난다. 이 값을 초과하면 루프의 크기가 전형적으로 증가한다. 이렇게 하여 제6도에 도시된 본 실시예에서는 버퍼층(22)이 전술한 바와같이 아르신 및 tBAs의 혼합가스 1몰에 대해 0.26의 몰분률을 가지는 tBAs를 혼합하는 것에 의해 성장된다. 제5도로 부터, 이와같이 tBAs 농도 레벨에 상응하는 EL2의 농도 레벨이 대략 3.3×1015cm-3이 된다는 것을 알 수 있다. 이와같은 EL2 레벨은 제5도에서 수평의 점선으로 도시된 얕은 불순물이 농도 레벨보다 약간 큰 것인데, 대략 3×1015cm-3이 된다. 특성 루프의 발생을 억제하고 동시에 -10V 정도의 측면 게이트 전압으로 부터의 효과를 차단하기 위해 EL2 결함과 얕은 억셉터에 있어서의 농도의 차는 다음의 관계식을 만족시켜야 한다.
Figure kpo00019
또한, (1)의 관계식인
Figure kpo00020
일때 양호한 혼합 비율이 된다.
최종적으로, 제12도는 제6도의 실시예의 경우에서 인접한 HEMT 장치에서 측면 게이트 효과를 발생시키지 않으면서 이용될 수 있는 측면 게이트 효과의 범위를 보인 도이다. 도시된 바와같이, 측면 게이트 효과는 tBAs의 양이 버퍼층(22)의 성장시에 증가될 때 실질적으로 완전히 제거될 수 있다. 물론, 전술한 바와같은 이유로 인하여 tBAs의 양을 증가시키는데는 한계가 있다.
본 발명에서 사용될 수 있는 유기 규소 화합물은 tBAs로 제한되지 않으며, 트리메틸 아르신, 트리에틸 아르신과 같은 다른 화합물이 사용될 수도 있다.
또한, 본 발명은 지금까지 설명한 실시예에 한정되지는 않으며, 본 발명의 범위를 벋어나지 않는 한도내에서 다양하게 변화되거나 수정될 수 있다.

Claims (8)

  1. As를 V족 원소로서 함유하는 Ⅲ-Ⅴ족 화합물 반도체 물질로 된 반-절연성 층을 갖는 화합물 반도체 장치의 제조방법에 있어서, 아르신 및 유기 규소 화합물을 포함하는 Ⅴ족 원소로 이루어진 소스 가스로 부터 기판(21)상에 반-절연성층(21)을 성장시키는 단계로 이루어지며, 반-절연성 층에서 원하는 고저항률을 얻기 위해 상기 아르신 및 상기 유기 규소 화합물을 소정의 비율로 혼합하여 동시에 사용하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 유기 규소 화합물은 테티어리 부틸 아르신을 포함하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 아르신 및 상기 유기 규소 화합물은 반-절연성 층을 형성하는 Ⅲ-Ⅴ족 화합물 반도체 물질에서 규소 원자의 결함을 형성시키기 위해 소정의 비율로 혼합되며, 상기 결함은 Ⅲ-Ⅴ족 화합물 반도체 물질에서 깊은 도우너 레벨을 형성하고 또 상기 결함은 Ⅲ-Ⅴ족 화합물 반도체 물질에 함유된 불순물의 농도 레벨과 거의 같거나 약간 큰 농도 레벨로 형성되고 그 안에 얕은 억셉터 레벨을 형성하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 발-절연성 층은 600℃-690℃의 온도에서 성장되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  5. 복수의 반도체 장치로 형성되는 반도체 집적회로의 제조방법에 있어서, Ⅲ족 원소 및 규소로 이루어진 반-절연성 Ⅲ-Ⅴ족 화합물 반도체 물질로된 버퍼층(22)을 소스 가스로 부터 반도체 기판(21)상에 축을 따라서(epitaxially) 성장시키는 단계, (여기서 상기 소스 가스는 아르신 및 유기 규소 화합물로 이루어지고 버퍼층의 성장 동안 규소를 내놓으며, 상기 아르신 및 유기 규소 화합물은 반-절연성층에서 원하는 고저항률을 얻도록 소정의 혼합 비율로 설정되어 동시에 사용된다) ; 상기 아르신 및 유기 규소 화합물은 버퍼층에 깊은 도우너 레벨을 형성하는 버퍼층에서의 규소 원자의 결함을 형성하도록 혼합하는 단계, (여기에서, 상기 혼합 비율은 결함이 버퍼층에 포함된 불순물의 농도 레벨을 최소한 초과하고 얕은 억셉터 레벨을 형성하도록 결정되며, 상기 혼합 비율은 또한 반도체 집적회로가 상기 결함에 의해 영향받는 동작 특성을 보이는 결함의 농도 레벨을 초과하지 않도록 결정된다) ; 상기 버퍼층위에 반도체 집적회로의 동작부(22-23, 25a-25c, 26a-26c)를 형성하는 단계 및 복수개의 능동 장치(장치 1, 장치 2)내의 동작부를 절연시키는 단계로 이루어진 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  6. 제5항에 있어서, 상기 유기 규소 화합물은 결함의 농도 레벨이 불순물의 농도 레벨을 3×1014cm-3과 같거나 또는 3×1014cm-3보다 크고 6×1014cm-3보다 작은 농도차만큼 초과하는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  7. 제5항에 있어서, 상기 버퍼층은 630℃의 온도에서 성장되며, 상기 버퍼층은 Al0.28Ga0.72As로 설정된 성분을 가지며, 상기 유기 규소 화합물의 혼합비는
    Figure kpo00021
    이 되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
  8. 제5항에 있어서, 상기 유기 규소 화합물은 결함의 농도 레벨이 약 1.1배 만큼 불순물의 농도 레벨을 초과하도록 결정된 혼합 비율로 버퍼층을 성장시키는 단계에서 소스 가스에 혼합되는 것을 특징으로 하는 화합물 반도체 장치의 제조방법.
KR1019910001349A 1990-01-26 1991-01-26 반-절연성 반도체층을 갖는 반도체 장치의 제조방법 KR940000387B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-17002 1990-01-26
JP2017002A JP2533212B2 (ja) 1990-01-26 1990-01-26 半導体装置の製造方法
JP90-17002 1990-01-26

Publications (2)

Publication Number Publication Date
KR910015006A KR910015006A (ko) 1991-08-31
KR940000387B1 true KR940000387B1 (ko) 1994-01-19

Family

ID=11931801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001349A KR940000387B1 (ko) 1990-01-26 1991-01-26 반-절연성 반도체층을 갖는 반도체 장치의 제조방법

Country Status (5)

Country Link
US (1) US5128275A (ko)
EP (1) EP0439195B1 (ko)
JP (1) JP2533212B2 (ko)
KR (1) KR940000387B1 (ko)
DE (1) DE69130491T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147426A (ja) * 1993-11-24 1995-06-06 Nec Corp 半導体装置
US5679603A (en) * 1994-02-07 1997-10-21 Mitsubishi Denki Kabushiki Kaisha Method of making semiconductor device including high resistivity layer
US5599735A (en) * 1994-08-01 1997-02-04 Texas Instruments Incorporated Method for doped shallow junction formation using direct gas-phase doping
US5489550A (en) * 1994-08-09 1996-02-06 Texas Instruments Incorporated Gas-phase doping method using germanium-containing additive
US5641707A (en) * 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
JP3424378B2 (ja) * 1995-03-30 2003-07-07 ソニー株式会社 化合物半導体レーザの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368098A (en) * 1969-10-01 1983-01-11 Rockwell International Corporation Epitaxial composite and method of making
GB1600286A (en) * 1977-07-19 1981-10-14 Secr Defence Doping of group iii-v semiconductor materials
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
US4689094A (en) * 1985-12-24 1987-08-25 Raytheon Company Compensation doping of group III-V materials
US4952527A (en) * 1988-02-19 1990-08-28 Massachusetts Institute Of Technology Method of making buffer layers for III-V devices using solid phase epitaxy
JPH01220432A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 化合物半導体層の製造方法
JPH01259524A (ja) * 1988-04-08 1989-10-17 Sumitomo Chem Co Ltd 化合物半導体の気相成長方法
JPH02102522A (ja) * 1988-10-12 1990-04-16 Ube Ind Ltd ヒ素含有結晶薄膜の製造法
US4935381A (en) * 1988-12-09 1990-06-19 The Aerospace Corporation Process for growing GaAs epitaxial layers

Also Published As

Publication number Publication date
DE69130491T2 (de) 1999-05-20
EP0439195A2 (en) 1991-07-31
EP0439195B1 (en) 1998-11-18
JP2533212B2 (ja) 1996-09-11
KR910015006A (ko) 1991-08-31
JPH03222323A (ja) 1991-10-01
EP0439195A3 (en) 1996-07-31
DE69130491D1 (de) 1998-12-24
US5128275A (en) 1992-07-07

Similar Documents

Publication Publication Date Title
US4632710A (en) Vapor phase epitaxial growth of carbon doped layers of Group III-V materials
KR100345583B1 (ko) 3내지5족원소들로이루어진화합물반도체결정의열분해기상성장방법
US6261931B1 (en) High quality, semi-insulating gallium nitride and method and system for forming same
US20230167585A1 (en) Group iii nitride stack
US7935984B2 (en) Compound semiconductor epitaxial substrate and method for producing the same
KR20090122214A (ko) 전계 효과 트랜지스터용 에피택셜 기판
KR20010014924A (ko) 반도체 장치 및 그 제조 방법
US5856209A (en) Method of making compound semiconductor device having a reduced resistance
US5332451A (en) Epitaxially grown compound-semiconductor crystal
KR940000387B1 (ko) 반-절연성 반도체층을 갖는 반도체 장치의 제조방법
US4689094A (en) Compensation doping of group III-V materials
US5837056A (en) Method for growing III-V group compound semiconductor crystal
US4745448A (en) Semiconductor devices having compensated buffer layers
KR100281939B1 (ko) 반도체 에피택셜 기판
KR20050100672A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JPH09246527A (ja) 半導体装置
JP2501627B2 (ja) 化合物半導体の構造体及びその形成方法
US5215938A (en) Process to obtain semi-insulating single crystalline epitaxial layers of arsenides and phosphides of metals of the group III of the periodic table useful to make electronic devices
US20240112909A1 (en) Nitride semiconductor epitaxial substrate, method for producing same, and nitride semiconductor device
EP0631298A2 (en) Semiconductor epitaxial substrate and process for its production
JP3104280B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JPH02260433A (ja) 化合物半導体装置製造方法
Sundaram et al. High Performance 0.5 and 0.25 fum Gate GaAs Mesfet Grown by MOCVD Using Tertiarybutylarsine
JPH01241817A (ja) 高抵抗AlInAs結晶膜及びトランジスタ
JPH02232938A (ja) 電界効果トランジスター用エピタキシャル結晶

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060110

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee