KR20050100672A - 화합물 반도체 에피택셜 기판 및 그 제조 방법 - Google Patents
화합물 반도체 에피택셜 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050100672A KR20050100672A KR1020057014757A KR20057014757A KR20050100672A KR 20050100672 A KR20050100672 A KR 20050100672A KR 1020057014757 A KR1020057014757 A KR 1020057014757A KR 20057014757 A KR20057014757 A KR 20057014757A KR 20050100672 A KR20050100672 A KR 20050100672A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electron
- epitaxial substrate
- compound semiconductor
- ingaas
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 150000001875 compounds Chemical class 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 28
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 21
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 description 33
- 230000005533 two-dimensional electron gas Effects 0.000 description 33
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 31
- 239000013078 crystal Substances 0.000 description 22
- 239000002994 raw material Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000203 mixture Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000002484 cyclic voltammetry Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 125000000217 alkyl group Chemical group 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- -1 alkyl arsine Chemical compound 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Abstract
InGaAs 층이 변형 채널층으로서 기능하고 n형 불순물을 함유하는 AlGaAs 층이 프런트측 전자 공급층으로서 기능하는, 부정형 고전자 이동도 전계 효과 트랜지스터 구조를 갖는 화합물 반도체 에피택셜 기판이 개시되어 있다. 화합물 반도체 에피택셜 기판은 변형 채널층으로 기능하는 InGaAs 층 보다 프런트 표면에 더 근접하게 배열되는 질서화된 상태의 InGaP 층을 포함한다.
Description
기술 분야
본 발명은 Ⅲ-Ⅴ족 화합물 반도체를 포함하는 부정형 고전자 이동도 트랜지스터용의 화합물 반도체 에피택셜 기판 및 그 제조 방법에 관한 것이다.
배경기술
고전자 이동도 전계 효과 트랜지스터 (이하, HEMT) 가 무선 주파수 통신 기기의 중요한 구성부품으로서 사용되고 있다. HEMT는 전자 공급층 (도핑 층) 및 전자가 이동하는 채널층에 대해 상이한 재료로 이루어지는 선택적으로 도핑된 헤테로 구조를 갖는다는 것을 특징으로 한다. 이러한 헤테로 구조에서, 전자 공급층내의 n-형 불순물로부터 공급된 전자는 헤테로 접합을 구성하는 재료의 전자 친화도 차이로 인해 헤테로 접합 계면의 채널측에 형성된 퍼텐셜 우물에서 수집되고, 이것은 2차원 전자 가스를 형성한다. 따라서, 전자를 공급하는 n-형 불순물이 전자 공급층내에 존재하고 이 층으로부터 공급된 전자가 고순도 채널을 통해 이동할 때, 전자로부터 이온화 불순물을 공간적으로 분리하기 때문에, 채널 내의 2차원 전자 가스는 이온화 불순물에 의해 산란되지 않고, 고전자 이동도를 갖는다.
통상적으로, HEMT가 소정의 구조를 갖도록 GaAs 단결정 기판상에 소정의 전자 특성을 갖는 박막 결정층을 적층하는 에피택셜 기판을 사용하여 제조되더라도, 채널이 고전자 이동도를 가질 수 있도록 단원자층의 오더로 HEMT 구조를 형성하는 박막 결정층을 제어하는 것이 요구된다. 따라서, HEMT 구조를 갖는 에피택셜 기판을 제조하기 위해, 종래에는 분자빔 에피택시 (이하, MBE 방법이라 칭함) 방법 또는 유기금속 화학적 기상 증착 (이하, MOCVD 방법이라 칭함) 방법 이 사용되었다.
이들 방법중에서, 특히, 원료로서 에피택셜 층을 구성하는 원자 종 (species) 의 수소화물 또는 유기금속 화합물을 사용하는 것과, 열분해를 통해 기판상에 결정을 성장하는 것을 수반하는 MOCVD 방법이, 결정 조성 및 막 두께의 정밀한 제어에 대한 광범위한 적용가능성 범위 및 적합성으로 인해 최근에 널리 사용되고 있다.
이들 에피택셜 기판에 널리 사용되는 Ⅲ-Ⅴ족 화합물 반도체 재료는 GaAs 및 AlGaAs를 포함하고, 그 이유는 이들이 소정의 조성을 가지고 격자 상수를 정합시키고 양호한 결정성을 유지하면서 다양한 형태의 헤테로접합이 가능하기 때문이다. 그러나, HEMT의 성능을 향상시키기 위해 채널층의 전자 이동도를 증가시킬 필요가 있기 때문에, 최근에는 전자 전송 특성이 우수할 뿐만 아니라 In 조성에 따라 에너지 갭을 상당하게 변화시킬 수 있고 2차원 전자를 효과적으로 포함할 수 있기 때문에 GaAs 대신에 InGaAs가 채널층에 대한 재료로서 사용되고 있다. 또한, AlGaAs 또는 GaAs는 InGaAs와 조합되는 재료로서 사용될 수 있다.
GaAs에 대한 격자 정합이 불가능하기 때문에, 이전에는 InGaAs는 충분한 물리적 특성을 갖는 에피택셜 기판을 얻기 위해 사용될 수 없었다. 그러나, 부정합이 탄성 변형의 임계값 내에 있는 경우에 전위 (轉位) 와 같은 결정성의 감소를 초래하지 않는 격자 부정합 시스템의 경우에도 신뢰가능한 헤테로 접합이 가능하다는 것을 발견하였기 때문에, 실용화를 향한 노력이 이루어졌다.
이러한 격자 부정합 시스템에서의 변형된 결정층의 막 두께의 임계값이 결정층 조성의 함수로서 제공되고, GaAs 층에 대한 InGaAs 층의 경우에, 예를 들어, Mathews의 이론식이 J. Crystal Growth, 27 (1974), p.118 및 J. Crystal Growth, 32 (1974), p.265에 개시되어 있다. 이들 이론식은 실험을 통해 거의 정확한 것으로 발견되었다.
또한, JP-A-6-21106 호는 소정의 관계식을 사용하여 p-HEMT 구조의 채널층에 사용된 InGaAs 층의 막 두께 및 InGaAs 변형층의 In 조성을 최적화함으로써 전자 이동도를 향상시키는 기술을 개시하고 있다. 실제로, 0.20의 In 조성 및 약 13nm의 막 두께를 갖는 InGaAs 층이 결정성을 감소시키지 않고 에피택셜 성장을 허용하는 InGaAs 변형 채널층으로서 실용화되었다.
2차원 전자가 흐르는 종래의 HEMT의 채널층 부분에 이러한 InGaAs 층을 사용하도록 구성된 에피택셜 성장 기판을 사용함으로써, 종래의 전자 장치와 비교하여 높은 이동도 및 우수한 잡음 특성을 갖는 전자 장치가 제조되었다. 2차원 전자가 흐르는 채널층에 대해 InGaAs 층을 사용하는 HEMT를 부정형 고전자 이동도 트랜지스터 (이하, 부정형-HEMT 또는 p-HEMT) 라 칭한다.
p-HEMT에서, 통상적으로, 스페이스 층이라 불리는 층이 채널층내에 흐르는 전자에 대한 프런트측 (front side) 전자-공급층으로 인한 불순물 산란의 영향을 감소시키기 위한 층으로서 변형 채널층, InGaAs 층, 및 프런트측 전자-공급층 사이에 형성된다. 또한, 일반적으로 게이트층 또는 쇼트키층이라 칭하는 트랜지스터의 게이트 전극을 설치하기 위한 층이 프런트측 전자-공급층의 표면측상에 형성된다. 이들 스페이스 층 및 게이트 층에 대해, 종래에는 GaAs 층 또는 AlGaAs 층이 사용되었다.
또한, p-HEMT에서, 통상적으로, GaAs 또는 AlGaAs 층이 전자-공급층으로서 형성된다. 그러나, 격자 정합 방식으로 GaAs 또는 AlGaAs 층에 접합된 InGaP 층이 또한 사용되고 있다.
그러나, 스페이스 또는 게이트 층에 대해 GaAs 또는 AlGaAs 층을 사용하는 것은 문제가 있고, 즉, GaAs 층은 트랜지스터 게이트에 대한 게이트 내압을 허용하기에는 밴드 갭이 너무 작고, AlGaAs는 불순물의 혼합이 결정성 및 표면 준위 안정화의 손실을 발생시킨다는 문제점을 갖는다.
또한, 종래의 p-HEMT 구조는 트랜지스터의 전류값을 향상시키도록 채널층에 요구되는 2차원 전자 가스의 양을 달성하기 위해 전자-공급층으로서 다량의 도펀트를 함유하는 층을 요구한다. 그러나, 전술한 이유로 인해, 과도한 도펀트로 인해 전자-공급층의 결정성이 저하되고 게이트의 내압이 저하되기 때문에, 트랜지스터 성능을 더욱 향상시키는 것은 어렵다.
이들 문제점을 해결하기 위한 수단으로서, 프런트측 전자-공급층의 도펀트 농도를 저하시키고 그것의 막 두께를 두껍게 하도록 설계된 구성, 또는 이중 헤테로 구조의 경우에는, 프런트측 전자-공급층의 도펀트 농도를 저하시키고 백측 (back side) 의 도펀트 농도를 증가시키도록 설계된 구성이 제안되었다.
그러나, 상기 제안된 구성이 p-HEMT 구조의 에피택셜 기판에 채용되는 경우에도, GaAs 또는 AlGaAs가 게이트 층에 사용되는 경우에 핀치 오프 특성과 같은 양호한 트랜지스터 특성을 갖는 p-HEMT 구조의 에피택셜 기판을 얻는 것과 높은 2차원 전자 가스 농도를 달성하기 위해 낮은 도펀트 농도를 갖는 전자-공급층을 채용하는 것은 어렵다.
이러한 관점에서, 휴대 전화와 같은 다양한 이동 장비에 사용되는 p-HEMT에 대해, 게이트 내압 및 핀치 오프 특성을 향상시키는 것이 요구되며, 2차원 전자 가스 농도를 증가시키기 위해 낮은 도펀트 농도를 갖는 전자-공급층을 사용하여 전자 디바이스의 특성을 향상시킬 필요가 있다. 그러나, 전술한 종래의 기술은 이들 필요를 충분히 충족시키지 못한다.
발명의 개시
본 발명의 목적은 종래의 기술이 갖는 전술한 문제점을 해결할 수 있는 화합물 반도체 에피택셜 기판, 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 게이트 내압 및 핀치 오프 특성을 향상시키도록 설계된 p-HEMT 구조를 갖는 화합물 반도체 에피택셜 기판, 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 높은 2차원 전자 가스 농도를 달성하기 위해 낮은 도펀트 농도를 갖고 높은 전자 이동도를 갖는 전자-공급층을 채용하는 p-HEMT 구조를 갖는 화합물 반도체 에피택셜 기판, 및 그 제조 방법을 제공하는 것이다.
전술한 문제점들을 해결하기 위해, 본 발명의 일 양태에서, p-HEMT의 변형 채널층인 InGaAs 층의 프런트측 (기판의 대향측) 상에 질서화된 InGaP 층이 설치되고, InGaP 층의 계면 준위가 낮고 계면 전하가 발생되기 때문에, 낮은 도펀트 농도를 갖는 전자-공급층이 높은 2차원 전자 가스 농도 및 높은 전자 이동도를 갖는 HEMT 구조를 갖는 에피택셜 기판을 제조하는데 사용된다. p-HEMT의 프런트측 전자-공급층이 낮은 도펀트 농도에서 성장될 수 있는 경우에, 게이트 전극과 채널 사이의 전계 강도가 감소되기 때문에 게이트 내압이 향상될 수 있다.
여기서, 질서화된 상태의 InGaP 층은 InGaP에 대한 밴드 갭 값에 의해 정의될 수도 있다. InGaP의 밴드 갭은 InGaP 층을 성장할 때의 성장 온도에 따라 변화하고, InGaP 층은 밴드 갭이 최소일 때 질서화된 상태에 있다. 질서화된 상태의 InGaP에 대한 밴드 갭 값은 1.84 eV 내지 1.85 eV이다. 밴드 갭 값이 이 보다 더 큰 준질서화된 상태에서, 계면 전하의 발생이 계속되기 때문에, 도펀트 효율의 증가에 대한 계면 전하의 효과가 작지만 관찰되었다.
본 발명의 제 1 양태에서, 변형 채널층으로서의 InGaAs 층과 프런트측 전자-공급층으로서의 n형 불순물을 함유하는 AlGaAs 층을 포함하는 고전자 이동도 트랜지스터 구조를 갖는 부정형 화합물 반도체 에피택셜 기판이 제안되고, 상기 기판은 변형 채널층인 전술한 InGaAs 층의 프런트측상에 질서화된 상태의 InGaP 층을 포함한다.
본 발명의 제 2 양태에서, 변형 채널층으로서의 InGaAs 층과 프런트측 전자-공급층으로서의 n형 불순물을 함유하는 InGaP 층을 포함하는 부정형 고전자 이동도 트랜지스터 구조를 갖는 화합물 반도체 에피택셜 기판이 제안되고, 상기 기판은 변형 채널층인 전술한 InGaAs 층의 프런트측상에 질서화된 상태의 InGaP 층을 포함한다.
본 발명의 제 3 양태에서, 전술한 제 1 또는 제 2 양태의 화합물 반도체 에피택셜 기판을 제조하는 방법이 제안되고, 상기 방법은 금속-유기 화학적 기상 증착 (MOCVD) 방법을 사용하여 각 화합물 반도체 층을 에피택셜 성장하는 것을 포함한다.
도면의 간단한 설명
도 1은 본 발명에 따른 에피택셜 기판의 실시형태를 도시하는 층 구조도이다.
도 2는 본 발명에 따른 에피택셜 기판의 제 1 실시예를 도시하는 층 구조도이다.
도 3은 본 발명에 따른 에피택셜 기판의 제 2 실시예를 도시하는 층 구조도이다.
도 4는 본 발명에 따른 에피택셜 기판의 제 3 실시예를 도시하는 층 구조도이다.
발명을 실시하는
최상의 형태
이하, 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
도 1은 본 발명에 따른 p-HEMT 구조의 에피택셜 기판의 실시형태를 도시하는 층 구조도이다. 도 1에서, 참조 번호 1은 GaAs 단결정 기판을 나타내고, 참조 번호 2는 GaAs 단결정 기판 (1) 상에 형성된 버퍼층을 나타낸다. 참조 번호 3은 n-AlGaAs 층으로서 형성되는 n형 불순물로 도핑된 백측 전자-공급층을 나타내고, 백측 스페이스 층 (i-AlGaAs 층 : 4) 이 백측 전자-공급층 (3) 상에 형성된다. 참조 번호 5는 2차원 전자 가스를 형성하기 위해 2차원 전자가 흐르는 채널층을 나타내고, i-InGaAs 층으로서 형성된 변형 채널층을 나타낸다.
채널층 (5) 상에는 i-AlGaAs 층으로 이루어진 프런트측 스페이스 층 (6) 및 n-AlGaAs 층으로서 형성된 프런트측 전자-공급층 (7) 이 형성되고, 질서화된 상태의 i-InGaP 층으로 이루어진 게이트 층 (8) 이 프런트측 전자-공급층 (7) 의 (GaAs 단결정 기판 (1) 의 대향하는 측상의) 상부에 형성된다.
질서화된 상태의 i-InGaP 층이 도 1에 게이트 층으로서 형성되지만, i-InGaP 층은 변형 채널층인 i-InGaAs 층의 프런트측상에 있으면, 스페이스 층으로서 설치될 수도 있거나 게이트 층의 프런트측상의 층으로서 더 설치될 수도 있다. 또한, 도 1에 i 형인 것으로 도시되어 있는 i-InGAP 층 (8), i-AlGaAs 층 (6), i-InGaAs 층 (5) 및 i-AlGaAs 층 (4) 모두는 n 또는 p 형일 수도 있다.
도 1의 에피택셜 기판이 전술한 바와 같이 형성되기 때문에, 전자는 백측 스페이스 층 (4) 을 통해 백측 전자-공급층 (3) 으로부터 뿐만 아니라 프런트측 스페이스 층 (6) 을 통해 프런트측 전자-공급층 (7) 으로부터 채널층 (5) 으로 공급된다. 그 결과, 고밀도 2차원 전자 가스가 채널층 (5) 에 형성된다. 프런트측 전자-공급층 (7) 상에 게이트 층 (8) 으로서 질서화 상태의 i-InGaP 층이 형성되어 계면 준위가 낮고, 계면 전하의 효과로 인해, 채널층 (5) 에서의 2차원 전자 가스 농도는 전자-공급층의 도펀트 농도가 낮은 경우에도 높은 레벨로 유지될 수 있다. 따라서, 낮은 도펀트 농도를 사용할 수 있고 게이트 전극과 채널 사이의 전계 강도를 저하시킬 수 있기 때문에, 게이트 내압을 향상시킬 수 있다. 또한, 큰 밴드 갭을 갖는 i-InGaP 층이 게이트 층 (8) 으로서 형성되기 때문에, GaAs 또는 AlGaAs를 사용하는 게이트 층과 비교하여 게이트 내압에서의 향상을 기대할 수 있다. 또한, 증가된 농도를 갖는 2차원 전자 가스가 종래와 동일한 양의 도펀트를 사용하여 달성되기 때문에, 본 발명은 높은 구동 전류값으로 사용되는 p-HEMT에서의 사용에 유리하다.
도 1의 실시형태는 n형 불순물을 함유하는 AlGaAs 층이 프런트측 전자-공급층 (7) 으로서 사용되는 경우를 도시한다. 그러나, 프런트측 전자-공급층 (7) 은 이러한 구성에 한정되지 않고, 전술한 AlGaAs 층은 도 1에 도시한 구성과 유사한 효과를 갖는 것으로 기대되는 n형 불순물을 함유하는 InGaP 층으로 대체될 수도 있다. InGaP 층이 전자-공급층에 사용되는 경우에, AlGaAs 층에 비교하여 트랜지스터의 온도 특성에 영향을 미칠 수도 있는 DX 센터는 형성되지 않고, 고농도의 도펀트를 갖는 도핑이 가능하다.
또한, n-InGaP 층이 프런트측 전자-공급층 (7) 으로서 사용될 때, AlGaAs 층은 프런트측 스페이스 층 (6) 에 대해 i-InGaP 층으로 대체될 수도 있다. 따라서, i-InGaP 층이 스페이스 층에 대해 사용되는 경우에, i-AlGaAs 층이 사용될 때 보다, C 및 O 와 같은 불순물을 적게 혼합한 양호한 결정성을 갖는 스페이스 층이 형성될 수 있다.
명백하게, 도 1에 도시한 구성과 동일한 효과가 백측 전자-공급층 (3) 및 백측 스페이스 층 (4) 이 없는 단일 헤테로구조의 p-HEMT에 제공된다.
채널층이 InGaAs 층인 구조를 설명하였지만, GaAs 층, AlGaAs 층 및 InGaP 층과 같은 Ⅲ-Ⅴ족 화합물 반도체 층이 채널층으로서 사용될 때에도 유사한 효과가 제공된다는 것이 명백하다.
이하, 도 1에 도시한 층 구조의 에피택셜 기판을 제조하는 방법의 일례를 설명한다. 먼저, GaAs 단결정 기판 (1) 을 준비한다. GaAs 단결정 기판 (1) 은 고저항 반-절연 GaAs 단결정 기판이고 바람직한 제조 방법으로는 LEC (Liquid Encapsulated Czochralski) 방법, VB (Vertical Bridgeman) 방법 및 VGF (Vertical Gradient Freezing) 방법을 포함한다. 어느 방법이 사용되더라도, 하나의 결정학적 면 방향으로부터 약 0.05°내지 10°의 경사를 갖는 기판을 준비한다.
전술한 바와 같이 준비한 GaAs 단결정 기판 (1) 의 표면을 탈지/세정, 에칭, 세척 및 건조시킨 후, 기판을 결정 성장 노 (furnace) 의 가열 테이블상에 배치한다. 노의 내부를 고순도 수소로 충분히 치환한 후 가열을 시작한다. 안정한 적정 온도에 도달한 이후에 노의 내부에 비소 원료를 도입한다. 그 후, GaAs 층을 생성할 때 갈륨 원료를 도입한다. AlGaAs 층을 생성할 때 비소 원료에 추가하여 갈륨 및 알루미늄 원료를 도입한다. InGaAs 층을 생성할 때 비소 원료에 추가하여 갈륨 및 인듐 원료를 도입한다. 각 원료의 공급율 및 시간을 제어함으로써 소망하는 적층 구조를 성장시킨다. 마지막으로, 각 원료의 공급을 정지하여 결정 성장을 정지시키고, 냉각 후에, 도 1에 도시한 바와 같은 적층 에피택셜 기판을 노에서 꺼내어 결정 성장을 완료한다. 결정 성장 동안의 기판 온도는 통상적으로 약 500℃ 내지 800℃이다.
도 1에 도시한 층 구조의 에피택셜 기판을 MOCVD 방법에 의해 제조할 수 있다. MOCVD 방법을 사용하는 이점은, 에피택셜 층을 구성하는 원자종의 유기금속 화합물 또는 수소화물을 원료로서 사용할 수 있다는 것이다.
실제로, 에피택셜 성장을 위해 비소 원료로서 비소 3수소화물 (아르신) 을 통상적으로 사용하지만, 아르신의 수소 원자를 1 내지 4의 탄소 원자를 갖는 알킬기로 치환한 알킬 아르신을 사용할 수 있다. 갈륨, 알루미늄 및 인듐에 대한 원료로서, 1 내지 3의 탄소 원자를 갖는 알킬기 또는 수소 원자가 결합된 각각의 금속 원자의 트리알킬 또는 3수소화물이 일반적으로 사용된다.
n-형 도펀트로서, 규소, 게르마늄, 주석, 황, 셀렌 등의 수소화물 또는 1 내지 3의 탄소 원자를 갖는 알킬기를 갖는 알킬 화합물을 사용할 수 있다.
이하의 실시예 및 비교예는 본 발명을 상세히 설명하지만 본 발명의 범위를 제한하는 것은 아니다. 또한, 실시예에 도시한 에피택셜 기판의 층 구조는 에피택셜 기판의 특성을 측정하기 위한 것이고, p-HEMT용의 실제 에피택셜 기판은 n-GaAs 및 n-AlGaAs와 같은 추가 층을 갖도록 구성된다. 그러나, p-HEMT용의 이러한 실제 에피택셜 기판이 이하 설명하는 실시예의 특성과 유사한 특성을 갖는다는 것이 명백하다.
실시예
1
도 2에 도시한 층 구조를 진공 배럴형 MOCVD 노를 사용하여 MOCVD 방법에 의한 에피택셜 성장을 통해, VGF 방법으로 준비한 반절연 GaAs 단결정 기판상에 생성하였다.
도 2에서, 참조 번호 21은 GaAs 단결정 기판을 나타내고, 참조 번호 22 내지 25는 GaAs 단결정 기판 (21) 상에 형성된 버퍼층을 나타낸다. 여기서, 버퍼층 (22 내지 25) 은 각각 200nm 두께 i-GaAs 층, 250nm 두께 i-A0.25Ga0 .75As 층, 250nm 두께 i-GaAs 층 및 200nm 두께 i-A0.24Ga0 .76As 층으로서 형성하였다.
참조 번호 26은 4nm 두께 n-A0.24Ga0 .76As 층으로서 형성된 4×1018/cm3에서 n형 불순물로 도핑된 백측 전자-공급층을 나타내고, 백측 스페이스 층 (27 및 28) 이 백측 전자-공급층 (26) 상에 이러한 순서로 형성되어 있다. 여기서, 백측 스페이스 층 (27) 은 3nm 두께 i-A0.24Ga0 .76As 층이고 백측 스페이스 층 (28) 은 5nm 두께 i-GaAs 층이다. 참조 번호 29는 2차원 전자 가스를 형성하기 위해 2차원 전자가 흐르는 채널층이고, 7.5nm 두께 i-In0 .30Ga0 .70As 층으로 이루어진 변형 채널층을 나타낸다.
참조 번호 30 및 31은 프런트측 스페이스 층을 나타낸다. 여기서, 프런트측 스페이스 층 (30) 은 5nm 두께 i-GaAs 층이고 프런트측 스페이스 층 (31) 은 3nm 두께 i-A0.24Ga0 .76As 층이다.
참조 번호 32는 4×1018/cm3에서 n형 불순물로 도핑된 10nm 두께 n-A0.24Ga0.76As 층으로 이루어진 프런트측 전자-공급층을 나타낸다. 질서화된 상태의 28nm 두께 i-In0 .483Ga0 .517P 층이 게이트 층 (33) 으로서 프런트측 전자-공급층 (32) 상에 프런트측 전자-공급층과 밀접하여 형성되어 있다.
Ⅲ 족 원소의 원료는 트리메틸갈륨, 트리메틸알루미늄 및 트리메틸인듐을 포함하고, Ⅴ 족 원소의 원료로서, 아르신 및 포스핀을 사용하였다. n-형 도펀트로서, 수소에서 0.005%로 희석한 실란을 사용하였다. 고순도 수소를 원료에 대한 캐리어 가스로서 사용하고, 0.1atm의 리액터 압력, 650℃의 성장 온도 및 3 ~ 1㎛/hr의 성장속도의 조건하에서 에피택셜 성장하였다. GaAs 및 AlGaAs 층에 대한 격자 정합에 바람직한 조건인 0.483의 In 조성을 게이트 층 (33) 에 대해 사용하였다. 이와 같이, 질서화된 상태의 InGaP 층을 생성하였다.
도 2에 도시한 층 구조를 갖도록 전술한 바와 같이 준비한 화합물 반도체 에피택셜 기판을 Van der Pauw 방법에 의해 홀 측정을 하였다. 그 결과, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.85×1012/cm2, 실온 (300K) 에서의 전자 이동도는 7830cm2/Vㆍs, 77K에서의 2차원 전자 가스 농도는 2.85×1012/cm2, 및 77K에서의 전자 이동도는 27400cm2/Vㆍs를 나타내었다. 제조하는 동안 프런트측 전자-공급층 (32) 에 공급된 도펀트의 양은 51.9cc와 같이 작았다. 또한, Al 쇼트키 전극을 사용한 CV 측정을 이 구조에 수행하였고, 1×1015/cm3의 잔류 캐리어 밀도에서의 핀치 오프 전압은 -2.91V이었다.
비교예
1
도 2에 도시한 실시예 1의 층 구조의 게이트 층 (33) 을 구성하는 질서화된 상태의 i-In0 .483Ga0 .517P 층을 28nm 두께 i-Al0 .24Ga0 .76As 층으로 대체하고, 전자-공급층 (26 및 32) 의 n형 불순물 농도를 4.5×1018/cm3으로 특정하고, 다른 층들은 실시예 1에서와 같이 하여, 실시예 1과 동일한 방식으로 MOCVD 방법으로 에피택셜 기판을 준비하였다.
종래의 p-HEMT 구조인 비교예 1의 층 구조에 대해 Van der Pauw 방법에 의한 홀 측정을 수행하였다. 그 결과, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.84×1012/cm2, 실온 (300K) 에서의 전자 이동도는 7940cm2/Vㆍs, 77K에서의 2차원 전자 가스 농도는 2.89×1012/cm2, 및 77K에서의 전자 이동도는 27800cm2/Vㆍs를 나타내었고, 프런트측 전자-공급층 (32) 에 공급된 도펀트의 양은 58.9cc이었다. 또한, Al 쇼트키 전극을 사용한 CV 측정을 이 구조에 수행하였고, 1×1015/cm3의 잔류 캐리어 밀도에서의 핀치 오프 전압은 -2.52V이었다.
프런트측 전자-공급층 (32) 에 공급된 도펀트의 양이 실시예 1과 동일한 양인 51.9cc로 감소될 때, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.28×1012/cm2이었고, 이것은 실시예 1과 비교하여 실온 (300K) 에서의 2차원 전자 가스 농도를 0.57×1012/cm2 저하시켰다.
본 발명에 따른 실시예 1에서, 2차원 전자 가스 농도 및 전자 이동도에 대한 값은 종래의 실시예인 비교예 1에 대한 값과 거의 동일하지만, 프런트측 전자-공급층 (32) 에 공급된 도펀트의 양은 비교예 1 보다 10% 이상 작았다. 이와 같이, 실시예 1의 구성을 사용하여, 더 적은 양의 도펀트가 공급될 때에도, 종래의 p-HEMT에 대한 값과 동등한 2차원 전자 가스 농도 및 전자 이동도에 대한 값을 얻을 수 있다. 동등한 2차원 전자 가스 농도 및 전자 이동도가 더 적은 도펀트 공급에 의해 이와 같이 달성되기 때문에, 트랜지스터의 구동 전류값을 저하시키지 않고 게이트 내압을 향상시킬 수 있다.
실시예
2
도 3에 도시한 층 구조의 에피택셜 기판을 실시예 2와 동일한 방식으로 MOCVD 방법에 의해 준비하였다. 도 3에 도시한 실시예 2의 층 구조는 프런트측 전자-공급층 (32B) 이 n형 불순물을 함유하는 4×1018/cm3 의 캐리어 밀도를 갖는 10nm 두께 질서화된 상태의 n-In0 .483Ga0 .517P 층으로 이루어진다는 점에서 실시예 1과는 다르다. 따라서, 도 2의 대응하는 층의 부호와 동일한 부호를 도 3의 다른 층에 할당하며, 여기서 설명하지 않는다.
실시예 2의 층 구조에 대해 Van der Pauw 방법에 의한 홀 측정을 수행한 결과, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.87×1012/cm2, 실온 (300K) 에서의 전자 이동도는 7840cm2/Vㆍs, 77K에서의 2차원 전자 가스 농도는 2.85×1012/cm2, 및 77K에서의 전자 이동도는 29100cm2/Vㆍs를 나타내었고, 제조하는 동안 프런트측 전자-공급층 (32) 에 공급된 도펀트의 양은 78.5cc이었다. 또한, Al 쇼트키 전극을 사용한 CV 측정을 이 구조에 수행하였고, 1×1015/cm3의 잔류 캐리어 밀도에서의 핀치 오프 전압은 -3.07V이었다.
비교예
2
28nm 두께 i-Al0 .24Ga0 .76As 층이 도 3에 도시한 실시예 2의 게이트 층 (33) 에 대해 대체되고 전자-공급층 (26 및 32B) 의 n형 불순물 농도가 4.5×1018/cm3로 특정된다는 것을 제외하고는 도 3에 도시한 실시예 2와 동일한 층 구조를 갖는 비교예 2를 MOCVD 방법으로 제조하였다. 이 비교예 2의 층 구조는 종래의 p-HEMT 구조이다.
비교예 2의 층 구조에 대해 Van der Pauw 방법에 의한 홀 측정을 수행한 결과, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.88×1012/cm2, 실온 (300K) 에서의 전자 이동도는 7860cm2/Vㆍs, 77K에서의 2차원 전자 가스 농도는 2.86×1012/cm2, 및 77K에서의 전자 이동도는 30100cm2/Vㆍs를 나타내었고, 제조하는 동안 프런트측 전자-공급층에 공급된 도펀트의 양은 87.3cc이었다. 또한, Al 쇼트키 전극을 사용한 CV 측정을 이 구조에 수행하였고, 1×1015/cm3의 잔류 캐리어 밀도에서의 핀치 오프 전압은 -2.63V이었다.
프런트측 전자-공급층 (32B) 에 공급된 도펀트의 양이 실시예 2와 동일한 양인 78.5cc로 감소될 때, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.30×1012/cm2이었고, 이것은 실시예 2와 비교하여 실온 (300K) 에서의 2차원 전자 가스 농도를 0.55×1012/cm2 저하시켰다.
본 발명에 따른 실시예 2에서, 2차원 전자 가스 농도 및 전자 이동도에 대한 값은 종래의 실시예인 비교예 2에 대한 값과 거의 동일하지만, 프런트측 전자-공급층 (32) 에 공급된 도펀트의 양은 비교예 2 보다 10% 이상 작았다. 이와 같이, 실시예 2의 구성을 사용하여, 더 적은 양의 도펀트가 공급될 때에도, 종래의 p-HEMT에 대한 값과 동등한 2차원 전자 가스 농도 및 전자 이동도에 대한 값을 얻을 수 있다. 동등한 2차원 전자 가스 농도 및 전자 이동도가 더 적은 도펀트 공급에 의해 이와 같이 달성되기 때문에, 트랜지스터의 구동 전류값을 저하시키지 않고 게이트 내압을 향상시킬 수 있다.
실시예
3
도 4에 도시한 층 구조의 에피택셜 기판을 실시예 1과 동일한 방식으로 MOCVD 방법에 의해 준비하였다. 도 4에 도시한 실시예 3의 층 구조는 질서화된 상태의 3nm 두께 i-In0 .483Ga0 .517P 층이 프런트측 스페이스층 (31B) 의 i-AlGaAs 층에 대해 대체되고, 게이트 층 (33A) 이 28nm 두께 i-Al0 .24Ga0 .76As 층으로 이루어지고, 전자-공급층 (26 및 32B) 의 n형 불순물 농도가 4×1018/cm3 로 특정된다는 점에서 실시예 2와는 다르다. 따라서, 도 3의 대응하는 층의 부호와 동일한 부호를 도 4의 다른 층에 할당하며, 여기서 설명하지 않는다.
실시예 3의 층 구조에 대해 Van der Pauw 방법에 의한 홀 측정을 수행한 결과, 실온 (300K) 에서의 채널층 (29) 의 2차원 전자 가스 농도는 2.89×1012/cm2, 실온 (300K) 에서의 전자 이동도는 7890cm2/Vㆍs, 77K에서의 2차원 전자 가스 농도는 2.83×1012/cm2, 및 77K에서의 전자 이동도는 31200cm2/Vㆍs를 나타내었고, 프런트측 전자-공급층에 공급된 도펀트의 양은 84.7cc이었다. 또한, Al 쇼트키 전극을 사용한 CV 측정을 이 구조에 수행하였고, 1×1015/cm3의 잔류 캐리어 밀도에서의 핀치 오프 전압은 -2.80V이었다.
본 발명에 따른 실시예 3에서, 2차원 전자 가스 농도 및 전자 이동도에 대한 값은 종래의 실시예인 비교예 2에 대한 값과 거의 동일하지만, 프런트측 전자-공급층 (32B) 에 공급된 도펀트의 양은 비교예 2 보다 3% 이상 작았다. 이와 같이, 실시예 3의 구성을 사용하여, 더 적은 양의 도펀트가 공급될 때에도, 종래의 p-HEMT에 대한 값과 동등한 2차원 전자 가스 농도 및 전자 이동도에 대한 값을 얻을 수 있다. 동등한 2차원 전자 가스 농도 및 전자 이동도가 더 적은 도펀트 공급에 의해 이와 같이 달성되기 때문에, 트랜지스터의 구동 전류값을 저하시키지 않고 게이트 내압을 향상시킬 수 있다.
산업상 이용가능성
본 발명은 전자 디바이스의 제조시에 결정 순도 및 온도 특성이 뛰어난 InGaP 재료를 사용하여 언제나 가능한 최상의 특성을 갖는 p-HEMT 구조의 에피택셜 기판을 제공한다.
Claims (3)
- 변형 채널층으로서의 InGaAs 층과 프런트측 전자-공급층으로서의 n형 불순물을 함유하는 AlGaAs 층을 포함하는 부정형 (pseudomorphic) 고전자 이동도 전계 효과 트랜지스터 구조를 갖는 화합물 반도체 에피택셜 기판으로서,상기 기판은 상기 변형 채널층으로서의 InGaAs 층의 프런트측상에 질서화된 상태의 InGaP 층을 포함하는, 화합물 반도체 에피택셜 기판.
- 변형 채널층으로서의 InGaAs 층과 프런트측 전자-공급층으로서의 n형 불순물을 함유하는 InGaP 층을 포함하는 부정형 고전자 이동도 전계 효과 트랜지스터 구조를 갖는 화합물 반도체 에피택셜 기판으로서,상기 기판은 상기 변형 채널층으로서의 InGaAs 층의 프런트측상에 질서화된 상태의 InGaP 층을 포함하는, 화합물 반도체 에피택셜 기판.
- 제 1 항 또는 제 2 항에 기재된 화합물 반도체 에피택셜 기판의 제조 방법으로서,금속-유기 화학적 기상 증착 (MOCVD) 방법을 사용하여 각 화합물 반도체의 층을 에피택셜 성장시키는 단계를 포함하는, 화합물 반도체 에피택셜 기판의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033466A JP4610858B2 (ja) | 2003-02-12 | 2003-02-12 | 化合物半導体エピタキシャル基板 |
| JPJP-P-2003-00033466 | 2003-02-12 | ||
| PCT/JP2004/001117 WO2004073070A1 (ja) | 2003-02-12 | 2004-02-04 | 化合物半導体エピタキシャル基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050100672A true KR20050100672A (ko) | 2005-10-19 |
| KR101083612B1 KR101083612B1 (ko) | 2011-11-16 |
Family
ID=32866226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020057014757A KR101083612B1 (ko) | 2003-02-12 | 2004-02-04 | 화합물 반도체 에피택셜 기판 및 그 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8022440B2 (ko) |
| JP (1) | JP4610858B2 (ko) |
| KR (1) | KR101083612B1 (ko) |
| TW (1) | TWI362111B (ko) |
| WO (1) | WO2004073070A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273500A (ja) * | 2003-03-05 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR20110102893A (ko) * | 2009-01-28 | 2011-09-19 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판의 제조 방법 및 반도체 기판 |
| KR20120004409A (ko) * | 2009-04-06 | 2012-01-12 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 반도체 기판의 제조 방법, 반도체 기판의 판정 방법 및 전자 디바이스 |
| JP5925410B2 (ja) * | 2010-03-19 | 2016-05-25 | 富士通株式会社 | 半導体装置 |
| JP5875296B2 (ja) * | 2010-08-31 | 2016-03-02 | 住友化学株式会社 | 半導体基板および絶縁ゲート型電界効果トランジスタ |
| KR20130092548A (ko) | 2010-08-31 | 2013-08-20 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 절연 게이트형 전계 효과 트랜지스터 및 반도체 기판의 제조 방법 |
| CN103390591B (zh) * | 2013-07-22 | 2015-11-25 | 中国科学院半导体研究所 | 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3086748B2 (ja) * | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
| JPH0621106A (ja) | 1992-07-02 | 1994-01-28 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
| US5762706A (en) * | 1993-11-09 | 1998-06-09 | Fujitsu Limited | Method of forming compound semiconductor device |
| JP3376078B2 (ja) * | 1994-03-18 | 2003-02-10 | 富士通株式会社 | 高電子移動度トランジスタ |
| JPH08306703A (ja) * | 1995-04-28 | 1996-11-22 | Fujitsu Ltd | 化合物半導体結晶装置とその製造方法 |
| JP2685032B2 (ja) | 1995-06-09 | 1997-12-03 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JPH09246529A (ja) | 1996-03-11 | 1997-09-19 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JPH1056168A (ja) * | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP3588988B2 (ja) * | 1997-09-18 | 2004-11-17 | 三菱電機株式会社 | 半導体装置 |
| JP3792390B2 (ja) * | 1998-02-24 | 2006-07-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2000021897A (ja) * | 1998-06-29 | 2000-01-21 | Toshiba Corp | 電界効果トランジスタおよびその製造方法 |
| JP3107051B2 (ja) * | 1998-07-10 | 2000-11-06 | 日本電気株式会社 | 電界効果トランジスタ、及びその製造方法 |
| JP2000357791A (ja) | 1999-06-15 | 2000-12-26 | Nec Corp | 半導体装置 |
| JP2001177089A (ja) * | 1999-12-20 | 2001-06-29 | Nec Corp | 電界効果トランジスタ |
| JP3716906B2 (ja) | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2004241711A (ja) * | 2003-02-07 | 2004-08-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2003
- 2003-02-12 JP JP2003033466A patent/JP4610858B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-13 TW TW093100830A patent/TWI362111B/zh not_active IP Right Cessation
- 2004-02-04 WO PCT/JP2004/001117 patent/WO2004073070A1/ja active Application Filing
- 2004-02-04 US US10/545,295 patent/US8022440B2/en not_active Expired - Fee Related
- 2004-02-04 KR KR1020057014757A patent/KR101083612B1/ko not_active IP Right Cessation
-
2011
- 2011-06-07 US US13/154,624 patent/US8395187B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8022440B2 (en) | 2011-09-20 |
| JP2004265925A (ja) | 2004-09-24 |
| WO2004073070A1 (ja) | 2004-08-26 |
| TWI362111B (en) | 2012-04-11 |
| US8395187B2 (en) | 2013-03-12 |
| KR101083612B1 (ko) | 2011-11-16 |
| US20060192228A1 (en) | 2006-08-31 |
| TW200501423A (en) | 2005-01-01 |
| US20110233614A1 (en) | 2011-09-29 |
| JP4610858B2 (ja) | 2011-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5073968B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
| US8395187B2 (en) | Compound semiconductor epitaxial substrate and manufacturing method thereof | |
| KR101069571B1 (ko) | 고전자 이동도 에피택셜 기판 | |
| KR101032010B1 (ko) | 화합물 반도체 에피택셜 기판 및 그 제조 방법 | |
| JP5875296B2 (ja) | 半導体基板および絶縁ゲート型電界効果トランジスタ | |
| JP4717318B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP5301507B2 (ja) | 化合物半導体エピタキシャル基板 | |
| JP4770130B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2006216876A (ja) | 化合物半導体エピタキシャル基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |