TWI362111B - Compound semiconductor epitaxial substrate and production process thereof - Google Patents

Compound semiconductor epitaxial substrate and production process thereof Download PDF

Info

Publication number
TWI362111B
TWI362111B TW093100830A TW93100830A TWI362111B TW I362111 B TWI362111 B TW I362111B TW 093100830 A TW093100830 A TW 093100830A TW 93100830 A TW93100830 A TW 93100830A TW I362111 B TWI362111 B TW I362111B
Authority
TW
Taiwan
Prior art keywords
layer
alo
gaas
24gao
gallium arsenide
Prior art date
Application number
TW093100830A
Other languages
English (en)
Other versions
TW200501423A (en
Inventor
Tsuyoshi Nakano
Masahiko Hata
Original Assignee
Sumitomo Chemical Co
Sumika Epi Solution Company Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co, Sumika Epi Solution Company Ltd filed Critical Sumitomo Chemical Co
Publication of TW200501423A publication Critical patent/TW200501423A/zh
Application granted granted Critical
Publication of TWI362111B publication Critical patent/TWI362111B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

1362111 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種由週期表第三族至第五族化合物 半導體所形成之假晶高電子移動率電晶體之化合物半導體 磊晶基板及其製造方法。 【先前技術】 高電子移動率電場效果型電晶體(HEMT ) —般被使 用在高週波通信機器之重要的構成零組件。HEMT所具有 的一大特徵,係將供給電子之電子供給層(摻雜(dope ) 層)及供電子移動的通路層,爲使用相異材料構成摻雜料 異質選擇構造所構成。.在此異質構造(hepero )上,由電 子供給層內之N型雜物供給之電子,因爲異質接合所構 成材料在電子親和力之差別,會在異質接合介面的通路層 所形成的潛在井戶滯留,而形成二維電子雲。因此,位在 電子供給層中供給電子的N型雜質,所供給的電子會想 在高純度的通路中進行移動,由於離子化雜質與電子有一 定空間的分離,所以在通路內的二維電子雲並不受到離子 化雜質(ion contaminant)所造成的散亂的影響,而顯示 了高電子移動率。 HEMT,通常由具有各種電子特性的薄膜結晶層構造 的砷化鎵單結晶基板上層基成長的磊晶基板所製成,但是 爲了使通路層具有高電子移動率’因此必須以單原子層等 級精密地控制形成Η Ε Μ T構造的薄膜結晶層。從而’過往 至今具有HEMT構造的磊晶基板製造方法,有分子數磊晶 (2) (2)1362111 法(MBE法),還有有機金屬氣相磊晶法(MOCVD法) 等方法。 這些磊晶基板的成長方法當中,特別是使用有機金屬 化合物或氫化合物做爲原料所構成之磊晶層原子種,並在 基板上進行熱分解使其成長結晶的MOCVD法,因爲可適 用的物質範圍很廣,而且適合做結晶的組成,膜厚之精密 控制’成爲近年廣泛使用的方法。 而且,砷化鎵、鋁砷化鎵等材料作爲使用在磊晶基板 第三至第五族化合物半導體材料,在任意組成時亦得保有 一致的單位晶格定數,並保持良好的結晶性,均可和各種 異質接合,因此被廣泛地使用著。然而,爲了使HEMT提 高性能,有提高通路層的電子移動率之必要,基於在最近 發現的相應於銦組成所具有的優異電子輸送特性,並能大 幅改變能帶間隙,並得有效地封閉二維電子等理由,因此 砷化銦鎵取代砷化鎵成爲通路層的材料。另外,配合砷化 銦鎵的材料有砷化鋁鎵或砷化鎵。 相對於砷化鎵,砷化銦鎵因爲不具有晶格平整度,在 以前使用砷化銦鎵並無法獲得足夠物性的磊晶基板》然而 ,其後縱使晶格不平整之體系還在彈性變形的限度內,也 未造成轉位等不良結晶性的情形,我們知道已有可信任的 異質接合技術,使得砷化銦鎵具有實用性。 此等晶格不平整的體系之假晶層膜厚之界限値,可由 假晶層之組成函數得知,例如在相對於砷化鎵層之砷化銦 鎵層的情形,於 Crystal Groeth,27 (1974) ρ·118 及 J_ Crystal Growth,32 (]974) p. 265 所揭示之 Mathews 公式 -6 - (3) (3)1362111 可得知,此些公式在實驗上我們知道大體上是正確的。 另外,在特開平6-21 106號公報,揭示著有關p-HEMT構造之通路層的砷化銦鎵應變層的銦組成及砷化銦 鎵層膜厚,在一定的關係式下,最適化之情形下,改善電 子移動率的技術。實際上’在不引起結晶性低下的情形下 磊晶成長可能的砷化銦鎵假通路層,銦組成0 · 2 0、膜厚 ]3 nm程度的砷化銦鎵層已經實用化。 將此種砷化銦鎵層,利用過往至今用於流動HEMT二 維電子的通路層之此一部分構造的磊晶成長基板,做成比 過往至今HEMT構造具有更高移動率、較低雜訊特性的電 子1C。使用砷化銦鎵層作爲流動二維電子的通路層之 HEMT,被稱做砷化鎵假晶高電子移動電晶體(p-HEMT) 〇 在p-HEMT假通路層之砷化銦鎵層與前側的電子供給 層之間,作爲相對於流動電子通路層之爲了減輕基於前側 電子供給層所造成之雜質散亂的影響,通常會形成稱做間 隔層之層。再者,在前.側電子供給層的表面側,設有電晶 體的閘電極之層,通常由稱做閘層或Schottky層所形成 。此類的間隔層及閘層,過去係由砷化鎵層.或砷化鋁鎵層 所形成。 另外,在P-HEMT,電子供給層通常由砷化鎵層或砷 化鋁鎵層所形成,但是在此,改爲採用將砷化鎵層或砷化 鋁鎵層予以晶格平整接合,而形成之磷化銦鎵層。 然而,依據由砷化鎵層或砷化鋁鎵層所構成的間隔層 或閘_層,因爲砷化鎵之能帶隙(b a n d g a p )較小,所以要 (4) (4)1362111 取得較大的電晶體的閘耐電壓特性是困難的,而且因爲砷 化鋁鎵混雜著雜質,因此會損壞其結晶性及表面準位安定 性的材質,如此會引起特性上的問題。 另外,依據過去的P-HEMT構造,爲了達成在通路層 有必要數量之二維電子雲,以提升電晶體特性的電流値, 電子供給層有使用強制含有多量摻雜物之層的必要。然而 ’基於上述理由,因爲含有過剩摻雜物,所以會引起電子 供給層的結晶性低下及閘耐電壓低下的問題,使得想要達 成電晶體進一步的高性能化極其困難。 爲解決此問題,過去是將前側電子供給層的摻雜物濃 度降低,並增加其膜厚之想法,或是在雙重異質構造的情 形’降低前側電子供幾層的摻雜物濃度,並提高後側的摻 雜物濃度等意見被提出。 然而’在P-HEMT構造的磊晶基板上,縱使採用上述 意見’在閘層使用砷化鎵或砷化銘鎵的情形中,也很難在 低濃度的摻雜物電子供給層,於達成高濃度二維電子雲之 同時’取得具有夾止特性等良好電晶體特性之p_HEMT構 造晶晶基板。 從此一觀點在使用在行動電話等各種攜帶型機器的 p-HEMT,是期待進—步改善其閘耐電壓及夾止(pinch-off ) 特性 ,在 低濃度 的摻雜 物電子 供給層 ,提高 二維電 子雲之濃度’而改善電子IC的特性是有其必要的。然而 ’無論任何一個前述之以前的技術,均尙未能滿足此類條 件之要求。 (5) 1362111 【發明內容】 發明的揭示 本發明的目的,是爲了解決之前所述的過去技 題點’而提供化合物半導體磊晶基板及其製造方法 本發明之另一目的,是期待可以提昇閘耐電壓 特性’而提供具有P_HEMT構造之化合物半導體磊 〇 本發明的其他目的是在使用低摻雜物濃度的電 層’同時達成高的二維電子雲濃度,而提供一具有 移動特性及P-HEMT構造之化合物半導體磊晶基板 爲解決上述課題,本發明在作爲p-HEMT應變 的砷化銦鎵層的前側(基板及對應側)設有秩序化 磷化銦鎵層,因爲該磷化銦鎵層的介面準位較低及 電荷的發生效果’在使用低摻雜物濃度的電子供給 可實現同時具有局二維電子雲濃度及高電子移動名 HEMT構造之磊晶基板。 在此所謂的秩序化狀態之磷化銦鎵層,得依據 鎵之帶隙(ban d gap )的値加以定義。在磷化銦鎵 之際,依其成長溫度,磷化銦鎵的帶隙會隨之變化 帶隙是在極小的範圍內,因此磷化銦鎵層會形成秩 +態。在形成秩序化狀態時,具體的磷化銦鎵之 1.84eV〜1 .8 5eV。再者,縱使帶隙之値與上述情形 的稍大,因而成爲半秩序化狀態,因爲介面電荷的 果並不會不見,由介面電荷提升摻雜物效率之效果 小,但仍然還是看得見。 術之問 〇 及夾止 晶基板 子供給 高電子 〇 通路層 狀態的 其介面 層時, 择的P- 磷化銦 層成長 ,但此 序化狀 帶隙爲 相較變 發生效 雖會變 -9- (6) (6)1362111 依據本發明之第一態樣,爲一將砷化銦鎵層作爲應變 通路層’以及將含有η型雜質之砷化鋁鎵層作爲前側的電 子供給層,而含有假晶高電子移動率電晶體構造之化合物 半導體嘉晶基板,在作爲該假通路層之砷化銦鎵層的表面 側’含有秩序化狀態的磷化銦鎵層之上述化合物半導體磊 晶基板。 依據本發明之第二態樣,爲一將砷化銦鎵層作爲應變 €路層’以及將含有η型雜質之磷化銦鎵層作爲前側的電 子供給層,而含有假晶高電子移動率電晶體構造之化合物 體磊晶基板,在作爲該假通路層之砷化銦鎵層的表面 @ ’含有秩序化狀態的磷化銦鎵層之上述化合物半導體磊 晶基板。 依據本發明之第三態樣,爲一在各化合物半導體層, @用有機金屬熱分解法(MOCVD法)促使磊晶成長的上 $〜或第二態樣的化合物半導體磊晶基板。 c寶施方式】 〔賓施例〕 &下參照圖面逐一地詳細說明本發明的實施態樣。 Λ _ 1是依據本發明實施的Ρ-ΗΕΜΤ構造磊晶基板態樣 的侈[1 > j力餍構造圖。在圖]中,第1層是砷化鎵單結晶基板 5 % » 2層是砷化鎵單結晶基板1上形成的緩衝層。第3層 n '砷化鋁鎵層所形成並摻雜有η型雜物之後側電子 〜層’在後側電子供給層3之上,形成後側空白間隔層 4(. 層)。5是形成流動二維電子的二維電子雲 -10- (7) (7)1362111 之通路層,由i-InGaAs層所形成的應變通路層。 在通路層之上,形成有i-AIGaAs層的前側間隔層6 ,及由n- AlGaAs層所形成的前側電子供給層7,在前側 電子供給層的上面(GaAs單結晶基板1的相對側)形成 有秩序化狀態的i-InGaP層的閘層8。 在圖1,閘層由秩序化狀態的i-InGaP層所形成,但 是存在於相較作爲應變通路層之i-InGaAs層前側的間隔 層也好,或者存在於相較閘層更前側之層也好。另外在圖 ],有關 i-InGaP 層 8,i-A】GaAs 層 6,i-InGaAs 層 5,以 及卜AlGaAs層4,均以i-型表示,但這些無論用η-型' Ρ-型均可。 圖1所示的磊晶基板是由上述所形成,由後側電子供 給層3經過後側間隔層4供給電子到通路層之同時,由前 側電子供給層7也經由前側間隔層6供給電子到通路層。 由此結果可在通路層裡形成高濃度的二維電子雲。因爲在 前側電子供給層7之上,閘層由秩序化狀態的i-InGaP層 所形成,介面準位較低,也有發生介面電荷的效果,縱使 該電子供給層的摻雜物濃度較低,有關通路層5的二維電 子雲濃度也可提高。從而,在具有使用低摻雜物濃度優點 之同時,也可降低閘電層及通路層間的電界強度,也可提 高閘耐電壓。進一步因爲閘層8由帶隙較大之i-InGaP層 所形成,與使用砷化鋁鎵或砷化鎵的閘層相較,應可期待 改善閘耐電壓特性。另一方面,在與過往至今的技術使用 相同的摻雜物數量時,因爲可以較過往至今技術獲得較.高 之二維電子雲濃度,本發明在高驅動電流値情形下使用 -11 - (8) (8)1362111 p-HEMT的用途上是有利的。 圖1的實施型態,是表示由含有η型雜物的砷化鋁鎵 層,作爲前側電子供給層7的情形。然而,前側電子供給 層7之構成並不以此爲限。縱使是以含有η型雜質的磷化 銦鎵層,取代上述的砷化鋁鎵層,在此情形亦具有如圖1 所述構成之同樣作用效果。使用磷化銦鎵層做爲電子供給 層的情形,與砷化鋁鎵層相較,不會形成會影響電晶體之 溫度特性之DX中心,也能高濃度摻雜摻雜物。 再者,以η · I n G a Ρ層作爲前側電子供給層7之情形, 以i -1 n G a P層取代砷化鋁鎵層作爲前側間隔層6亦可。如 此情形間隔層使用i-InGaP層的情形,與i-AiGaAs層作 爲間隔層的情形相較,得以碳及氧的雜質混雜情形較少的 良好結晶形成間隔層。 在此’縱使於沒有後側電子供給層3及後側間隔層4 的單一異質構造的p_HEMT,亦可淸楚得知具有圖1之構 造的同樣效果。 以上說明係針對通路層砷化銦鎵層的構造,但即使通 路層使用砷化鎵層、砷化鋁鎵層 '磷化銦鎵層等三至五族 的化合物半導體層,亦可得到同樣的效果。 圖1所表不層構造的晶晶基板之製造方法,以下舉例 說明之。 首先’準備砷化鎵單結晶基板]。砷化鎵單結晶基板 I是具有高電阻的半絕緣性砷化鎵單結晶基板,以Lec法 (Liquid Encapsual ted Czozhral ski )、 VR 达 r ” J a m v Vertical
Bridgem an ) 、VGF 法(Vertical Gradient Freezing)等方 -12- (9) (9)1362111 法所製造的砷化鎵基板爲佳,無論是以哪任何一種方法所 製造的,都必須準備一個結晶學的面方位傾斜度在〇.〇5。 〜1 範圍之基板。 如上所述準備的砷化鎵單結晶基板1的表面上,在進 行拖只洗淨、蝕刻 '水洗、乾燥處理後,置於結晶成長爐 的加熱台上。在爐內以高純度的氫充分置換後,開始加熱 。在穩定的適溫時’在爐內導入砷原料。在促使砷化鎵層 成長的情形中’繼續導入鎵原料。另外,在促使砷化鋁鎵 層成長的情形中,在導入砷原料後,接著導入鎵及鋁原料 。在砷化銦鎵層成長的情形中,在導入砷原料後,接著導 入鎵及銦原料。依據各原料供給量及供給時間的控制,促 使所需的基層構造加以成長。最後,停止各原料的供給以 停止結晶成長’冷卻後’從爐內取出如圖]所示的基層磊 晶基板’完成結晶之成長。結晶成長時的基板溫度,通常 大約5 00°C ~8 00 °C之間。 如圖1所示之層構造的磊晶基板,可利用Μ Ο C V D法 加以製造。利用Μ 0 C V D法的優點,是可以以構成磊晶層 的原子種之有機金屬化合物或者氫化物做爲原料。 實際上’在磊晶成長時的砷原料,一般是使用三氫化 砷(arsine )居多,但是可使用將三氫化砷的氫以碳數爲 】〜4的烷基取代的烷基三氫化砷。鎵、鋁以及銦之原料, —般是使用各金屬原子的碳數在1〜3的烷基或氫鍵結之三 烷基化物或三氫化物。 η型雜質可用矽、鍺、錫、硫磺、硒等氫化物,或者 具有碳數]〜3之烷基的烷基化物。 -13- (10) (10)1362111 以下就本發明的實施例及比較例爲基礎加以詳細說明 ’但是本發明並不以此些實施例爲限。另外,在此實施例 所表示的磊晶基板之層構造,是爲了測定磊晶基板特性之 構造’但實際上的P-HEMT用之磊晶基板的層構造,是由 η-GaAs層、n-A1GaAs層等層更加層積的構造。然而,縱 使此類實際上的p-HEMT用之磊晶基板的情形,與下述說 明的實施例亦具有相同的特性。 實施例1 使用減壓筒(barre])型的MOCVD爐,將圖2所述 的層積構造’在NGF法半絕緣性砷化鎵單結晶基板上, 以MOCVD法使磊晶成長。 圖2之單結晶基板21是砷化鎵單結晶基板,無論 22-25任一層均爲砷化鎵單結晶基板2 1上所形成之緩衝 層。在此之第22-25之緩衝層,分別爲200n m厚之i-GaAs 層、250nm 厚之 i-Ao.25 Ga0.75 As 層、250nm 厚之 i-GaAs 層及 200nm 厚之 i-A〇.24 GaG.76 As 層所構成.。 第26層由4nm厚之n-A0.24 Ga〇.76 As層構成,並摻 雜有4 x 1 0 18/cm3之η型雜質的後側電子供應層,並在第 26層之上依序的形成第27、28的後側供給層。此處第27 的後側供給層爲3nm厚之i-AG.24 Ga〇.76 As層,第28層 的後側供給層爲5 n m厚之i - G a A s層。第2 9層爲因爲流動 著二維電子而形成二維電子雲的通路層,爲7.5 nm厚之^ In〇.3〇 Ga〇.7〇 As層所構成之假通路層。第30及第31各爲 前側之間隔層。在此之前側間隔層第30爲5nm厚之i- -14- (11) (11)1362111
GaAs層,前側間隔層第3i爲3nm厚之i A〇 24 Ga〇 76 As 層。 第32層爲前側電子供應層,爲ι〇ηπι厚之n-A()24 Ga0.76 As層構成’並摻雜有4xl〇i8/cm3之η型雜物。在 第32層之前側電子供應層上,接合著28nm厚度之秩序 化狀態之i-ln().4 8 3 Ga〇.517 P層所形成之閘層第33。 原子週期第3族的原料,爲使用三甲基鎵( trimethylgallium) '三甲基鋁及三甲基銦,原子週期第5 族的原料,爲使用胂(砒化氫)及磷化氫。η型雜質,使 用以氫稀釋成0.005 %的矽烷。原料之載持氣體使用高純 度的氫,反應爐內的壓力爲0.1 atm,成長溫度爲650 °C, 成長速度爲3 -1 // m/hr的成長條件,進行磊晶的成長。在 閘層第3 3層的銦組成爲在砷化鎵層及砷化鋁鎵層的晶格 整合條件的〇,4 83。在此秩序化狀態之磷化銦鎵層使其成 長。 有關圖2所示如上述製造方法製成之化合物磊晶基板 ,依據Van der Pauw法進行電洞(HOLE)測定之結果, 在通路層第29層,室溫(300K )下的二維電子雲濃度爲 2·85 X l〇12/cm2,室溫 (3 00K ) 下的電子移動率 7 83 0cm2/V . s,77K下的二維電子雲濃度爲 2.85 X l〇12/cm2,77K下的電子移動率 27400cm2/V. s,在製造 時到前側電子供給層第32層的摻雜物供給量爲5 1 .9cc之 少量供給量。再者,此時之構造使用鋁schottky電極進行 CV測定之結果,殘留的載持氣體濃度爲1 X 1015/cm3時的 夾止(pinch off )電壓電壓爲- 2.91 V。 -15 - (12) 1362111 比較例] 將圖2所示的層積構造中,秩序化狀態之j -1
GaQ5I7 P層構成之閘層第33層,改爲28nm厚度
Al〇.24 Ga〇.76 As層,電子供給層第26及32層的η型 物均各爲4_5 X ]0I8/cm3,其他各層之情形均依據實 的磊晶基板之同樣情形,並依實施例1的Μ 0 C V D法 〇 此比較例1的積層構造係過往至今的ρ-ΗΕΜΤ構 依據 Van der Pauw法進行電洞測定,結果爲在通路 29層,室溫(3 00K )下的二維電子雲濃度爲 2 l〇n/cm2,室溫( 3 00K)下的電子移動率7940cm2/V 77K下的二維電子雲濃度爲2.89xl012/cm2,77K下 子移動率27?00cm2/V · s。在製造時到前側電子供給 3 2層的摻雜物供給量爲5 8.9 c c。再者,此時之構造 鋁schottky電極進行CV測定之結果,殘留的載持氣 度爲lxl015/cm3時的夾止電壓爲-2.52V。 另外,減少到前側電子供給層第32層的摻雜物 量,而以與實施例1同樣的5 1.9 c c的情形時,通路 29層在室溫(300K )下的二維電子雲濃度變成2 1 〇l2/cm2,與實施例1相較,室溫(3 00K )下的二維 雲濃度低了 〇.57xlO】2/cm2 。 本發明的實施例〗,與作爲過往至今例子的比較 相較,二維電子雲濃度及電子移動率的數値幾乎相同 到前側電子供給層第3 2層的摻雜物供給量卻與比較 η 〇.4 8 3 之i-摻雜 i例1 製作 造, 層第 .84 X • s, 的電 層第 使用 體濃 供給 層第 • 28 X 電子 例1 ,但 例1 -16- (13) (13)1362111 情形相較少了 I 〇%以上。如此,依據實施例1的構成,縱 使與過往至今相較減少摻雜物供給量,我們可確認二維電 子雲濃度及電子移動率的數値,仍能達到與過往至今P-HEMT構造的相同數値。從而,在少量摻雜物供給量的情 形,因爲仍可達到等値的二維電子雲濃度及電子移動率, 並不會造成電晶體的驅動電流値降低,卻得使閘耐電壓提 升。 實施例2 圖3所示層積構造的的磊晶基板,係與實施例1同樣 依據MOCVD法製作而成。圖3所示的實施例2之層積構 造,其前側電子供給層第32B層爲lOnm厚度,含有載持 氣體濃度爲4xlOI8/cm3的η型雜物之秩序化狀態的卜 I η 〇. .4 8 3 G a 〇. 517 Ρ層,僅此點與實施例1相異。從而,圖3 的其他各層可參照使用相同代號的圖2相對應的各層而在 此省略說明。 依據Van der Pauw法,就實施例2的積層構造進"ίΐ 電洞測定,結果在通路層第29層,室溫(300Κ)下的二 維電子雲濃度爲2.87xl0”/cm2,室溫( 300Κ)下的電子 移動率7M0cm2/V· s,77K下的二維電子雲濃度爲2·85χ 1012/cm2,77Κ下的電子移動率29100cm2/V. s’在製造 時到前側電子供給層第32層的摻雜物供給量爲78.5cc。 再者’此時之構造使用鋁schott ky電極進行CV測定之結 果’當殘留載持氣體濃度爲】><1〇15/cm3時的夾止電壓爲-3.07V。 -17 - (14) (14)1362111 比較例2 將圖3所示的實施例2之閘層第33層改爲i· Al0.24Ga〇.76AS層,電子供給層第26及32層的n型雜質 均各爲4.5 X 1 01 8/cm3以外,比較例2與圖3的實施例2 之層積構造完全相同,依據實施例2之的晶晶基板之同樣 情形,並與實施例2依據的MOCVD法製作。此比較例2 的層積構造係過往至今的P-HEMT構造。 依據Van der Pauv/法對比較例2的層積構造進行電 涧(HOLE )測定,結果爲在通路層第29層,室溫(3 00K )下的二維電子雲濃度爲2.88 X 1 0]2/cm2 ’室溫(300K) 下的電子移動率7860cm2/V· s,77K下的二維電子雲濃度 爲 2.86xl012/cm2,77K 下的電子移動率 30100cm2/V.s ’在製造時到前側電子供給層第3 2層的摻雜物供給量爲 87.3cc。再者,就此時之構造使用鋁schottky電極進行 CV測定之結果,殘留的載持氣體濃度爲1 X ]0I5/cm3時的 夾止電壓爲-2.63V。 另外,減少到前側電子供給層第3 2層的摻雜物供給 量,而以與實施例2同樣的78.5cc的情形時,通路層第 29層在室溫(30 0K)下的二維電子雲濃度變成2·30χ 1012/cm2,與實施例2相較,室溫(3 00K)下的二維電子 雲濃度低了 0.55x1 012/cm2 。 本發明的實施例2,與作爲過往至今例子的比較例2 相較,二維電子雲濃度及電子移動率的數値幾乎相同,但 到前側電子供給層第3 2層的摻雜物供給量卻與比較例2 情形相較少了〗0 °/。以上。如此,依據實施例2的構成,縱 -18- (15) (15)rI362111 使與過往至今相較減少摻雜物供給量,我們可確認二維電 子雲濃度及電子移動率的數値,仍能達到與過往至今卜 HEMT構造的相同數値。從而,在少量摻雜物供給量的情 形’因爲仍可達到等値的二維電子雲濃度及電子移動率, 並不會造成電晶體的·驅動電流値降低,卻得使閘耐電壓提 升0 實施例3 圖4所示層積構造的的磊晶基板,係與實施例1同樣 依據MOCVD法製作而成。圖4所示的實施例3之層積構 造’前側電子間隔層第3 1 B層,以爲3 n m厚度的秩序化 狀態之i -1 η 〇 . 4 8 3 G a。. 51 7 P層,取代i - A 1 G a A s層,閘層第 33A層爲28nm厚度之i-AlG.24 GaG76 As層,電子供給層 第26、32B層之η型雜質濃度爲4.3xlOl8/cm3,僅此些 點與實施例2的層積構造相異。從而,圖4的其他各層可 參照使用相同代號的圖3相對應的各層而在此省略說明。 依據Van der Pauw法,就實施例3的積層構造進行 電洞測定,結果在通路層第29層,室溫(30〇κ)下的二 維電子雲濃度爲2.89xl012/cm2,室溫( 3 00K)下的電子 移動率7 8 9 0cm2/V. s,77K下的二維電子雲濃度爲2.83X 10]2/cm2,77K下的電子移動率31200cm2/V. s,在製造 時到前側電子供給層第32層的摻雜物供給量爲84.7cc。 再者,此時之構造使用鋁schottky電極進行CV測定之結 果,當殘留載持氣體濃度爲]x1〇M/cm3時的夾止電壓爲-2.80V。 -19- (16) 1362111
本發明的實施例3,與作爲過往至今例子的比較例2 相較,二維電子雲濃度及電子移動率的數値幾乎相同,但 到前側電子供給層第32B層的摻雜物供給量卻與比較例2 情形相較少了 3 %以上。如此,依據實施例3的構成,縱 使與過往至今情形相較在少量摻雜物供給量之情形,我們 可確認二維電子雲濃度及電子移動率的數値,仍能達到與 過往至今Ρ-ΗΕΜΤ構造的相同數値。從而,在少量摻雜物 供給量的情形,因爲仍可達到等値的二維電子雲濃度及電 子移動率,並不會造成電晶體的驅動電流値降低,卻得使 閘耐電壓提升。 〔產業上利用性〕 依據本發明’可提供一種具有前所未見良好特性的 ρ · HE Μ Τ構造磊晶基板’其係使用優異結晶純度,及優異 電子1C製作時之溫度特性之磷化銦鎵材料所製成。 【圖式簡單說明】 圖1是依本發明實施的磊晶基板型態的例示層構造圖 e 圖2是依本發明實施的磊晶基板的第1實施例的層構 造圖。 圖3是依本發明實施的磊晶基板的第2實施例的層構 造圖。 圖4是依本發明實施的磊晶基板的第3實施例的層構 造圖 -20-

Claims (1)

1362111
第093100830號專利申請案中文申請專利範圍修正本 民國101年1月17曰修正 拾、申請專利範圍 1. 一種化合物半導體磊晶基板,係爲具備有砷化鎵單 結晶基板,並具有將砷化銦鎵層作爲應變通路層且將含n 型雜質之砷化鋁鎵層作爲前側電子供給層的形態來包含之 假晶高電子移動率場效型電晶體構造的化合物半導體磊晶 基板,其特徵爲: 在較該身爲應變通路層之砷化銦鎵層而更表面側,含 有身爲前側電子供給層之含η型雜質的砷化鋁鎵層,並進 而在較前側電子供給層而更表面側,含有身爲閘層且帶隙 爲1.84eV〜1.85eV之秩序化狀態的磷化銦鎵層。 2. —種化合物半導體磊晶基板,係爲具備有砷化鎵單 結晶基板,並具有將砷化銦鎵層作爲應變通路層且將含η 型雜質之磷化銦鎵層作爲前側電子供給層的形態來包含之 假晶高電子移動率場效型電晶體構造的化合物半導體磊晶 基板,其特徵爲: 在較該身爲應變通路層之砷化銦鎵層而更表面側,含 有身爲前側電子供給層之含η型雜質的磷化銦鎵層,並進 而在較前側電子供給層而更表面側,含有身爲閘層且帶隙 爲1.84eV〜1.85eV之秩序化狀態的磷化銦鎵層。
1362111 第093100830號專利申請案 中文圖式修正頁 民國1〇1年1月17日修正 751444 1 月%修(更)正替換頁 閘層(i-InGaP層) 前側電子供給層(n-AIGaAs層) 前側間隔層(i-AIGaAs層) 通路層(i-InGaAs層) 後側間隔層(i-AIGaAs層) 後側電子供給層(n-AIGaAs層) ^8 η '6 -5 4 3 緩衝層 砷化鎵單結晶基板 2 1362111 實施例1 i-lno.483Gao.517P 28nm n-Alo.24Gao.76As 10nm 4E18/cm3 i-Alo.24Gao.76As 3nm i-GaAs 5nm i-ln0.30Ga0.70As 7.5nm •GaAs 5nm i-Alo.24Gao.76As 3nm n-Alo.24Gao.76As 4nm 4E18/cm3 一 i-Alo.24Gao.76As 200nm ι-GaAs 250nm i-Alo.25Gao.75As 250nm GaAs 200nm GaAs基板 '33 ,32 31 30 •29 .28 ,27 26 25 24 23 22 21 m 1362111
實施例2 i-lno.483Gao.517P 28nm 33 n-lno.483Gao.517P 10nrn 4E18/cm3 -^32B i-Alo.24Gao.76As 3nm ,〜-31 i-GaAs 5nm .-^30 i-lno.30Gao.70As 7.5nm j-GaAs 5nm .-^28 i-Alo.24Gao.76As 3nm n-Alo.24Gao.76As 4nm 4E18/cm3 -〜26 i-Alo.24Gao.76As 200nm i-GaAs 250nm i-Alo.25Gao.75As 250nm ^23 i-GaAs 200nm 〜^· G a As基板 21 1362111
實施例3 i-Alo.24Gao.76As 28nm n-lno.483Gao.517P 10nm4.3E18/cm3 i-lno.483Gao.517P 3nm i-GaAs 5nm i-lno.30Gao.70As 7.5nm i-GaAs 5nm i-Alo.24Gao.76As 3nm n-Alo.24Gao.76As4nm4.3E18/cm3 i-Alo.24Gao.76As 200nm i-GaAs 250nm i-Alo.25Gao.75As 250nm i-GaAs 200nm 33A 32B 31B 30 29 28 27 26 25 24 23 22 GaAs基板 21
TW093100830A 2003-02-12 2004-01-13 Compound semiconductor epitaxial substrate and production process thereof TWI362111B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003033466A JP4610858B2 (ja) 2003-02-12 2003-02-12 化合物半導体エピタキシャル基板

Publications (2)

Publication Number Publication Date
TW200501423A TW200501423A (en) 2005-01-01
TWI362111B true TWI362111B (en) 2012-04-11

Family

ID=32866226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100830A TWI362111B (en) 2003-02-12 2004-01-13 Compound semiconductor epitaxial substrate and production process thereof

Country Status (5)

Country Link
US (2) US8022440B2 (zh)
JP (1) JP4610858B2 (zh)
KR (1) KR101083612B1 (zh)
TW (1) TWI362111B (zh)
WO (1) WO2004073070A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273500A (ja) * 2003-03-05 2004-09-30 Matsushita Electric Ind Co Ltd 半導体装置
CN102301452A (zh) 2009-01-28 2011-12-28 住友化学株式会社 半导体基板的制造方法及半导体基板
WO2010116699A1 (ja) * 2009-04-06 2010-10-14 住友化学株式会社 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス
JP5925410B2 (ja) * 2010-03-19 2016-05-25 富士通株式会社 半導体装置
JP5875296B2 (ja) * 2010-08-31 2016-03-02 住友化学株式会社 半導体基板および絶縁ゲート型電界効果トランジスタ
KR20130092548A (ko) 2010-08-31 2013-08-20 스미또모 가가꾸 가부시키가이샤 반도체 기판, 절연 게이트형 전계 효과 트랜지스터 및 반도체 기판의 제조 방법
CN103390591B (zh) * 2013-07-22 2015-11-25 中国科学院半导体研究所 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3086748B2 (ja) * 1991-07-26 2000-09-11 株式会社東芝 高電子移動度トランジスタ
JPH0621106A (ja) 1992-07-02 1994-01-28 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハ
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
JP3376078B2 (ja) * 1994-03-18 2003-02-10 富士通株式会社 高電子移動度トランジスタ
JPH08306703A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd 化合物半導体結晶装置とその製造方法
JP2685032B2 (ja) 1995-06-09 1997-12-03 日本電気株式会社 電界効果トランジスタ及びその製造方法
JPH09246529A (ja) 1996-03-11 1997-09-19 Toshiba Corp 電界効果トランジスタ及びその製造方法
JPH1056168A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
JP3588988B2 (ja) * 1997-09-18 2004-11-17 三菱電機株式会社 半導体装置
JP3792390B2 (ja) * 1998-02-24 2006-07-05 富士通株式会社 半導体装置及びその製造方法
JP2000021897A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 電界効果トランジスタおよびその製造方法
JP3107051B2 (ja) * 1998-07-10 2000-11-06 日本電気株式会社 電界効果トランジスタ、及びその製造方法
JP2000357791A (ja) 1999-06-15 2000-12-26 Nec Corp 半導体装置
JP2001177089A (ja) * 1999-12-20 2001-06-29 Nec Corp 電界効果トランジスタ
JP3716906B2 (ja) 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
JP2004241711A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2004073070A1 (ja) 2004-08-26
US20060192228A1 (en) 2006-08-31
KR101083612B1 (ko) 2011-11-16
US8022440B2 (en) 2011-09-20
JP4610858B2 (ja) 2011-01-12
JP2004265925A (ja) 2004-09-24
KR20050100672A (ko) 2005-10-19
TW200501423A (en) 2005-01-01
US8395187B2 (en) 2013-03-12
US20110233614A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5073968B2 (ja) 化合物半導体エピタキシャル基板およびその製造方法
CN110085658B (zh) 氧化镓半导体及其制备方法
JP2010225870A (ja) 半導体素子
TWI362111B (en) Compound semiconductor epitaxial substrate and production process thereof
TWI498942B (zh) 半導體基板的製造方法及半導體基板
CN109065682B (zh) 一种发光二极管外延片及其制造方法
Ferro Growth and doping of silicon carbide with germanium: a review
TWI336523B (en) High electron mobility epitaxial substrate
US20140291810A1 (en) Methods for growing iii-v materials on a non iii-v material substrate
US20080217652A1 (en) Growth of AsSb-Based Semiconductor Structures on InP Substrates Using Sb-Containing Buffer Layers
KR20050086945A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
CN107611221A (zh) 提高锑化物基ⅱ类超晶格材料质量的方法
TWI316755B (en) Compound semiconductor epitaxial substrate and method for production thereof
Heidelberger et al. Heavy p-type carbon doping of MOCVD GaAsP using CBrCl3
JP6130774B2 (ja) 半導体素子とその作製方法
JP7487726B2 (ja) 窒化物半導体基板及びその製造方法
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
TW201709339A (zh) 半導體基板、半導體基板的製造方法及異質接合雙極電晶體
JPH0714785A (ja) 半導体エピタキシャル基板およびその製造方法
JP2017005223A (ja) 光電変換装置
JP2015192093A (ja) 化合物半導体基板の製造方法および化合物半導体基板
JP2004241676A (ja) 化合物半導体の製造方法及び半導体材料並びに半導体素子
JP2006216876A (ja) 化合物半導体エピタキシャル基板及びその製造方法
JPH03241731A (ja) 化合物半導体結晶の気相成長法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees