JP5925410B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5925410B2
JP5925410B2 JP2010064890A JP2010064890A JP5925410B2 JP 5925410 B2 JP5925410 B2 JP 5925410B2 JP 2010064890 A JP2010064890 A JP 2010064890A JP 2010064890 A JP2010064890 A JP 2010064890A JP 5925410 B2 JP5925410 B2 JP 5925410B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
electron supply
energy level
conduction band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010064890A
Other languages
English (en)
Other versions
JP2011199051A (ja
Inventor
高橋 剛
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010064890A priority Critical patent/JP5925410B2/ja
Publication of JP2011199051A publication Critical patent/JP2011199051A/ja
Application granted granted Critical
Publication of JP5925410B2 publication Critical patent/JP5925410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置に関する。
従来、高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)が用いられている。
HEMTは、例えばInP材料等の化合物半導体を用いて形成される電界効果型の半導体装置であり、優れた高速特性及び優れた低雑音特性を有する。
高速特性を有するHEMTは、例えば光通信システムの信号処理回路、又はその他の高速デジタル回路に応用されている。また、低雑音特性を有するHEMTは、マイクロ波やミリ波帯での増幅器への応用も期待されている。
このように高速で回路を動作させるために、HEMTの増幅率に関連するパラメータである相互インダクタンスgmをより大きくすることが求められている。
また、相互インダクタンスgmの値をより大きくすることにより、HEMTの電流利得に関する増幅動作の周波数の上限である遮断周波数fTの値、及びHEMTの低雑音特性を向上させることもできる。
相互インダクタンスgmの値は、一般にゲート電極とチャネル層との間の距離を短くすることにより大きくすることができる。ゲート電極とチャネル層との間には、例えばチャネル層側から、スペーサ層と電子供給層とバリア層とが順番に積層される。しかし、バリア層の厚さを薄くしてゲート電極とチャネル層との間の距離を短くすると、電子供給層からバリア層を超えて、ゲート電極へ移動する電子数が増加するので、チャネル層へ供給される電子数が低減する問題が生じる。また、バリア層を薄くすることは、ゲート耐圧を低減させる。また、スペーサ層の厚さの下限には、限度がある。
特開2000−323704号公報 特開2009−60043号公報 特開2005−5646号公報 特開平9−55494号公報 特開2006−80152号公報
本明細書は、ゲート耐圧を確保しつつ、増幅率を増加する半導体装置を提供することを目的とする。
上記課題を解決するために、本明細書で開示する半導体装置の一形態によれば、チャネル層と、チャネル層上に配置されるスペーサ層と、スペーサ層上に配置される電子供給層と、電子供給層上に配置されるバリア層と、バリア層上に配置されるゲート電極と、を備え、スペーサ層の伝導帯の下端のエネルギー準位は、電子供給層の伝導帯の下端のエネルギー準位よりも低く、バリア層の伝導帯の下端のエネルギー準位は、電子供給層の伝導帯の下端のエネルギー準位よりも高い。
上述した本明細書で開示する半導体装置の一形態によれば、ゲート耐圧を確保しつつ、増幅率を増加できる。
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、クレームされている本発明を制限するものではない。
本明細書に開示する半導体装置の実施例1を示す断面図である。 図1の半導体装置のエネルギーバンド図である。 図1の半導体装置のエネルギーバンドの要部を示す図である。 バリア層が配置されていない半導体装置のエネルギーバンド図である。 図1の半導体装置のI−V曲線を示す図である。 実施例1の半導体装置の変形例1のエネルギーバンド図である。 実施例1の半導体装置の変形例2のエネルギーバンド図である。 実施例1の半導体装置の変形例3のエネルギーバンド図である。 実施例1の半導体装置の製造工程を示す図(その1)である。 実施例1の半導体装置の製造工程を示す図(その2)である。 実施例1の半導体装置の製造工程を示す図(その3)である。 実施例1の半導体装置の製造工程を示す図(その4)である。 本明細書に開示する半導体装置の実施例2を示す断面図である。 図13の半導体装置のエネルギーバンドの要部を示す図である。 本明細書に開示する半導体装置の実施例3を示す断面図である。 図15の半導体装置のエネルギーバンドの要部を示す図である。 本明細書に開示する実施例1〜3の半導体装置の変形例を示す図である。 本明細書に開示する実施例1〜3の半導体装置の他の変形例を示す図である。 本明細書に開示する半導体装置の実施例4のエネルギーバンド図である。 図19の半導体装置のエネルギーバンドの要部を示す図である。 実施例4の半導体装置の変形例1のエネルギーバンドの要部を示す図である。 実施例4の半導体装置の変形例2のエネルギーバンドの要部を示す図である。 本明細書に開示する半導体装置の実施例5のエネルギーバンド図である。 図23の半導体装置のエネルギーバンドの要部を示す図である。
以下、本明細書で開示する半導体装置の好ましい実施例を、図面を参照して説明する。但し、本発明の技術範囲はそれらの実施例に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
図1は、本明細書に開示する半導体装置の実施例1を示す断面図である。
以下、半導体装置10を、電界効果型トランジスタであるInPーHEMTに適用した場合を例として説明する。
本実施例の半導体装置10は、図1に示すように、基板11上に、バッファ層12が配置され、バッファ層12上にチャネル層13が配置される。また、チャネル層13上にスペーサ層14が配置され、スペーサ層14上に電子供給層15が配置され、電子供給層15上にバリア層16が配置される。
バリア層16上には、キャップ層17a、17bが離間して配置されると共に、キャップ層17a及びキャップ層17bの間にリセス21が形成される。
キャップ層17a上には、ドレイン電極20が配置され、キャップ層17b上にはソース電極19が配置される。また、リセス21には、ゲート電極18がバリア層16上に配置される。
基板11は、半絶縁性の化合物半導体基板であり、半導体装置10では、S.I.−InP(SemiInsulation−InP)を用いる。
バッファ層12は、基板11とチャネル層13との間の格子不整合を緩和する機能を有する。半導体装置10では、バッファ層12の形成材料として、i−InAlAsを用いる。
チャネル層13は、電子供給層15から電子が供給され、スペーサ層14との界面近傍に2次元電子ガス層が形成され、電子走行層として働く。半導体装置10では、チャネル層13の形成材料として、i−InGaAsを用いる。
スペーサ層14は、電子供給層15内に添加されたドーパントがチャネル層13へ拡散することを防止する。半導体装置10では、スペーサ層14の形成材料として、i−InAlAsを用いる。
電子供給層15は、n型のドーパントが均一に添加されており、スペーサ層14を介して、電子をチャネル層13に供給する。n型のドーパントとしては、例えばSiを用いることができる。半導体装置10では、電子供給層15の形成材料として、i−InAlxPを用いる。i−InAlPは、Al組成xが大きくなる程、エネルギーギャップが増大するが、i−InAlPの格子定数は、基板を形成するi−InPの格子定数から離れていく。そこで、i−InAlPの厚さには、基板に対する格子整合の観点から、Al組成xに上限が設けられることが好ましい。具体的には、半導体装置10では、電子供給層15の形成材料として、i−InAl0.3Pを用いる。
バリア層16は、ゲート電極18とショットキー接合している。バリア層16は、電子供給層15の電子が、ゲート電極18へ移動することを防止する。
キャップ層17a、17bは、ソース電極19又はドレイン電極20とバリア層16との間の電気抵抗を低減する。半導体装置10では、キャップ層17a、17bの形成材料として、n−InGaAsを用いる。キャップ層17a、17bは、ソース電極19又はドレイン電極20とオーミック接触している。
図2は、図1の半導体装置の熱平衡状態におけるエネルギーバンド図である。図2では、バッファ層12の一部と、チャネル層13と、スペーサ層14と、電子供給層15と、バリア層16と、ゲート電極19の一部分が示されている。EFはフェルミ準位である。
また、図3は、図1の半導体装置のエネルギーバンドの要部を示す図である。図3では、チャネル層13と、スペーサ層14と、電子供給層15と、バリア層16とが示されている。ここで、図3は、各層における電子等のキャリアが他の層に移動する前の状態における価電子帯の上端及び伝導帯の下端のエネルギー準位を示しており、伝導帯の下端のエネルギー準位の差を示すために、各層のバンドのエネルギー準位を相対的に並べたものである。図3に示す各層のエネルギー準位は、いわば、各層が空間的に離間している状態のものに相当する。図3中のEiは、価電子帯の上端及び伝導帯の下端の間のエネルギーギャップの中間の準位を示す。
図2及び図3に示すように、スペーサ層14の伝導帯の下端のエネルギー準位Ec1は、電子供給層15の伝導帯の下端のエネルギー準位Ec2よりも低く、バリア層16の伝導帯の下端のエネルギー準位Ec3は、電子供給層15の伝導帯の下端のエネルギー準位Ec2よりも高い。また、スペーサ層14の伝導帯の下端のエネルギー準位Ec1は、チャネル層13の伝導帯の下端のエネルギー準位Ec4よりも高い。
スペーサ層14の伝導帯の下端のエネルギー準位Ec1と、電子供給層15の伝導帯の下端のエネルギー準位Ec2とは、不連続につながっている。具体的には、電子供給層15の伝導帯の下端のエネルギー準位Ec2とスペーサ層14の伝導帯の下端のエネルギー準位Ec1との差ΔEc12は0.06eVである。
また、バリア層16の伝導帯の下端のエネルギー準位Ec3と、電子供給層15の伝導帯の下端のエネルギー準位Ec2とは、不連続につながっている。具体的には、バリア層16の伝導帯の下端のエネルギー準位Ec3と電子供給層15の伝導帯の下端のエネルギー準位Ec2との差ΔEc23は0.11eVである。
更に、スペーサ層14の伝導帯の下端のエネルギー準位Ec1と、チャネル層13の伝導帯の下端のエネルギー準位Ec4とは、不連続につながっている。具体的には、スペーサ層14の伝導帯の下端のエネルギー準位Ec1とチャネル層13の伝導帯の下端のエネルギー準位Ec4との差ΔEc14は0.52eVである。
即ち、図2及び図3に示すように、各層の伝導帯の下端のエネルギー準位は、チャネル層13側からバリア層16側に向かって段階的に増加する。
また、スペーサ層14の価電子帯の上端のエネルギー準位Ev1は、電子供給層15の価電子帯の上端のエネルギー準位Ev2よりも高く、バリア層16の価電子帯の上端のエネルギー準位Ev3は、電子供給層15の価電子帯の上端のエネルギー準位Ev2よりも低い。また、スペーサ層14の価電子帯の上端のエネルギー準位Ev1は、チャネル層13の価電子帯の上端のエネルギー準位Ev4よりも低い。
従って、電子供給層15の伝導帯と価電子帯との間のエネルギーギャップEg2は、スペーサ層14の伝導帯と価電子帯との間のエネルギーギャップEg1よりも大きい。また、電子供給層15の伝導帯と価電子帯との間のエネルギーギャップEg2は、バリア層16の伝導帯と価電子帯との間のエネルギーギャップEg3よりも小さい。即ち、Eg3>Eg2>Eg1の関係にある。また、スペーサ層14の伝導帯と価電子帯との間のエネルギーギャップEg1は、チャネル層13の伝導帯と価電子帯との間のエネルギーギャップEg4よりも大きい。
また、スペーサ層14の価電子帯の上端のエネルギー準位Ev1と、電子供給層15の価電子帯の上端のエネルギー準位Ev2とは、不連続につながっており、バリア層16の価電子帯の上端のエネルギー準位Ev3と、電子供給層15の価電子帯の上端のエネルギー準位Ev2とは、不連続につながっている。また、スペーサ層14の価電子帯の上端のエネルギー準位Ev1と、チャネル層13の価電子帯の上端のエネルギー準位Ev4とは不連続につながっている。
即ち、図2及び図3に示すように、各層の価電子帯の上端のエネルギー準位は、バリア層16側からチャネル層13側に向かって段階的に増加する。
図2では、電子供給層15及びバリア層16の伝導帯の下端のエネルギー準位が、スペーサ層14の伝導帯の下端のエネルギー準位と同じであった場合の準位が、鎖線で示されている。同様に、電子供給層15及びバリア層16の価電子帯の上端のエネルギー準位が、スペーサ層14の価電子帯の上端のエネルギー準位と同じであった場合の準位が、鎖線で示されている。後述する他のバンドエネルギーの図面についても、同様に鎖線が示されている。
このようなバンドエネルギー構造を有する半導体装置10は、図2に示すように、電子供給層15で発生した電子eは、スペーサ層14の伝導帯へ容易に移動することができる。そして、スペーサ層14へ移動した電子eは、更に、チャネル層13に容易に移動し、スペーサ層14との界面近傍に2次元電子ガス層を形成する。
また、半導体装置10では、電子供給層15のエネルギーギャップEg2を、スペーサ層14のエネルギーギャップEg1よりも大きくすることにより、電子供給層15で発生した電子が容易にゲート電極19の方向へ移動することを低減している。
また、電子供給層15で発生した電子eは、バリア層16のエネルギー障壁を容易に乗り越えることができないので、バリア層15を超えてゲート電極19へ移動することは困難である。
従って、半導体装置10では、電子供給層15で発生した電子eは、チャネル層13の方向へのみ容易に移動できるので、チャネル層13内の2次元電子ガス層におけるシート電子濃度NSが向上する。また、半導体装置10は、高いゲート耐圧を有する。
スペーサ層14の伝導帯の下端のエネルギー準位Ec1と、電子供給層15の伝導帯の下端のエネルギー準位Ec2との差は、室温での熱エネルギーよりも大きいことが、電子が、スペーサ層14の伝導帯から電子供給層15へ移動することを防止する上で好ましい。例えば、室温が300ケルビン(27℃)である場合には、室温での熱エネルギーは、kT=4.14E−21J=0.026eVとなる。一方、図3に示すように、半導体装置10では、ΔEc12=0.06eVであり、ΔEc12は室温での熱エネルギーよりも大きい。
また、スペーサ層14の伝導帯の下端のエネルギー準位Ec1と、電子供給層15の伝導帯の下端のエネルギー準位Ec2との差は、半導体装置10の動作温度での熱エネルギーよりも大きいことが、同様の観点から好ましい。
次に、半導体装置10は、ゲート耐圧を低減することなく、チャネル層13とゲート電極19との間の距離を短くすることによって、増幅率に関連するパラメータである相互インダクタンスgmを増加できることについて、以下に説明する。
まず、半導体装置10の内部から観測される真性相互インダクタンスgm intは、式(1)で表される。
m int=εSgνS/d (1)
ここで、εSはゲート電極19とチャネル層13との間の部分の誘電率であり、Wgはゲート幅であり、νSは電子の飽和速度であり、dはゲート電極19とチャネル層13との間の距離である。従って、式(1)より、距離dを小さくすることにより、gm intを増加できることが分かる。
また、半導体装置10の外部から観測される外部相互インダクタンスgm extは、式(2)で表される。
m ext=gm int/(1+RS・gm int) (2)
ここで、RSはソース抵抗である。このソース抵抗RSは、シート電子濃度NSの逆数に比例する。
半導体装置10では、図2に示すように、ゲート電極19とチャネル層13との間に、厚さt1のスペーサ層14と、厚さt2の電子供給層15と、厚さt3のバリア層16とが配置される。従って、ゲート電極19とチャネル層13との間の距離dを低減するためには、各層の厚さを小さくすれば良いことが分かる。
ここで、スペーサ層14の厚さt1は、電子供給層15内のドーパントがチャネル層13へ拡散することを防止する厚さ以上であることが好ましい。また、スペーサ層14の厚さt1は、電子供給層15内の電子が、トンネル効果によって、スペーサ層14を介してチャネル層13へ移動し得る厚さでもあることが好ましい。このような観点から、スペーサ層14の厚さt1は、その下限値が決定され得る。そして、半導体装置10では、スペーサ層14の厚さt1は、この下限値に設定されている。
一方、バリア層16の厚さt3は、電子供給層15内の電子が、トンネル効果によって、バリア層16を介してゲート電極19へ移動することを防止する厚さ以上であることが、ゲート耐圧を確保する上で好ましい。このような観点から、厚さt3は、通常、少なくとも厚さt1程度になる。
上述した観点から、スペーサ層14の厚さt1と、電子供給層15の厚さt2と、バリア層16の厚さt3とが、式(3)の関係を満たすことが、ゲート耐圧を確保すると共にゲート電極19とチャネル層13との間の距離dを小さくする上で好ましい。
t1≦t2+t3≦2×t1 (3)
半導体装置10では、各層の厚さが、式(3)の関係を満たすことにより、距離dを小さくして、真性相互インダクタンスgm intを増加させることができる。
また、半導体装置10では、距離dを小さくしても、上述したように、電子供給層15の電子がバリア層16を介してゲート電極19へ移動することが防止されるので、ゲート耐圧が確保されるのと共にシート電子濃度NSが低下しない。そのため、シート電子濃度NSの逆数に比例するソース抵抗RSが増加しないので、外部相互インダクタンスgm extも、gm intの増加と共に増加する。
また、半導体装置10は、真性相互インダクタンスgm intが増加するので、式(4)で表される遮断周波数fTも増加する。
T=gm int/2π(Cgs+Cgd) (4)
ここで、Cgsはゲート電極・ソース電極間の静電容量であり、Cgdはゲート電極・ドレイン電極間の静電容量である。
更に、半導体装置10は、真性相互インダクタンスgm int及び遮断周波数fTが増加するので、式(5)で表されるノイズF0が低減する。
0=1+Kf・(f/fT)・(gm int・(RS+Rg))1/2 (5)
ここで、Kfはフィッティングパラメータであり、Rgはゲート抵抗である。
次に、図2に示す半導体装置10において、バリア層が配置されていない場合を、図面を参照して以下に述べることにより、本実施例の半導体装置10のバリア層16の役割について更に説明する。
図4は、バリア層が配置されていない半導体装置の熱平衡状態におけるエネルギーバンド図である。
図4に示す半導体装置100は、バリア層が配置されていない点を除いては、図2に示す半導体装置と同様の構造を有している。半導体装置100は、電子供給層15が、ゲート電極19とショットキー接合している。
半導体装置100では、ゲート電極19とチャネル層13との間の距離dを低減して増幅率を向上させるために、スペーサ層14の厚さt1と電子供給層15の厚さt2とを同じにしている。
半導体装置100では、電子供給層15のエネルギーギャップEg2を、スペーサ層14のエネルギーギャップEg1よりも大きくすることにより、電子供給層15で発生した電子がゲート電極19へ容易に移動することを低減している。しかし、電子供給層15のエネルギーギャップEg2を大きくすると、電子供給層15に添加し得るドーパント濃度の上限値が低下する。このため、電子供給層15のエネルギーギャップEg2を大きくすると、添加し得るドーパント濃度が減少するので、チャネル層13のシート電子濃度NSが低減する。
また、半導体装置100では、電子供給層15の厚さt2が薄いので、障壁の高さが低いため、電子供給層15で発生した電子が、ゲート電極19へ移動することを十分に防止することはできない。
更に、半導体装置100では、バリア層が配置されていないので、電子供給層15で発生した電子が、ゲート電極19へ移動することを十分に防止することはできない。
従って、半導体装置100では、ゲート耐圧が低下する。また、電子供給層15で発生した電子がゲート電極19へ容易に移動することにより、チャネル層13のシート電子濃度NSが低減する。
このように、バリア層が配置されていない半導体装置100は、シート電子濃度Nsが低下すると、ソース抵抗RSが増加するので、式(2)に示す外部相互インダクタンスgm extが低下することになる。即ち、半導体装置100では、ゲート耐圧を確保しつつ、ゲート電極19とチャネル層13との間の距離dを低減して増幅率を向上させることが困難である。
一方、図2に示す本実施例の半導体装置10は、電子供給層15よりもエネルギーギャップが大きいバリア層16が配置されるので、電子供給層15のエネルギーギャップEg2の大きさを半導体装置100程には大きくしなくても良い。そのため、半導体装置10では、十分なドーパント濃度を電子供給層15に添加することができるので、シート電子濃度Nsの低減を防止できる。また、半導体装置10は、バリア層16が配置されるので、電子供給層15で発生した電子が、ゲート電極19へ移動することを十分に防止することできる。
即ち、半導体装置10では、ゲート耐圧を確保しつつ、ゲート電極19とチャネル層13との間の距離dを低減して増幅率を向上させることができる。
図5は、図1の半導体装置のI−V曲線を示す図である。
図5では、本実施例の半導体装置10のI−V曲線が実線で示されており、図4に示す半導体装置100のI−V曲線が鎖線で示されている。半導体装置10は、半導体装置100と比べて、ゲート耐圧が上昇するのと共に、順方向電圧Vfも上昇する。また、半導体装置10は、半導体装置100と比べて、増幅率も増加する。
次に、上述した実施例1の変形例を、図面を参照して、以下に説明する。
図6は、実施例1の半導体装置の変形例1の熱平衡状態におけるエネルギーバンド図である。
変形例1の半導体装置10aは、電子供給層15へのn型ドーパントの添加が、δドープ(プレーナドープともいう)されている。電子供給層15は、n型ドーパントが、厚さ方向の中央部分のみに面状に添加されている。
図6に示すように、半導体装置10aの電子供給層15は、エネルギーバンド構造において、δドープされている部分を中心に下側に湾曲する。
図7は、実施例1の半導体装置の変形例2の熱平衡状態におけるエネルギーバンド図である。
変形例2の半導体装置10bでは、バリア層16が、2つの層16a、16bから形成されており、バリア層16を形成する各層16a、16bの伝導帯の下端のエネルギー準位は、電子供給層15側からゲート電極19側に向かって、段階的に増加する。
このようにして、半導体装置10bは、ゲート耐圧をより高めている。
図8は、実施例1の半導体装置の変形例3の熱平衡状態におけるエネルギーバンド図である。
変形例3の半導体装置10cでは、スペーサ層14が、2つの層14a、14bから形成されており、スペーサ層14を形成する各層14a、14bの伝導帯の下端のエネルギー準位は、チャネル層13側から電子供給層15側に向かって、段階的に増加する。半導体装置10cのその他の構造は、上述した変形例2と同様である。
次に、上述した実施例1の半導体装置10の好ましい製造方法の一実施例を、図面を参照して、以下に説明する。
まず、図9に示すように、半絶縁性の基板(S.I.−InP)11上に、バッファ層(i−InAlAs)12が形成される。また、バッファ層12上に、チャネル層(i−InGaAs)13が形成される。チャネル層13上には、スペーサ層(i−InAlAs)14が形成される。スペーサ層14上には、電子供給層(n−InAl0.3P)15が形成される。電子供給層15上には、バリア層(i−InAl0.4P)16が形成される。バリア層16上には、キャップ膜(n−InGaAs)17が形成される。各層の形成方法としては、例えば、有機金属化学気相成長法(MOCVD法)を用いることができる。電子供給層15には、n型ドーパントが例えば濃度1×1019cm-3で添加される。キャップ膜17には、n型ドーパントが例えば濃度1×1019cm-3で添加される。
バッファ層12の厚さは、例えば300nmとする。チャネル層13の厚さは、例えば15nmとする。スペーサ層14の厚さは、例えば3nmとする。電子供給層15の厚さは、例えば1nmとする。バリア層16の厚さは、例えば3nmとする。キャップ膜17の厚さは、例えば50nmとする。
そして、キャップ膜17上に第1マスク層30が形成される。
次に、第1マスク層30が、フォトリソグラフィ技術を用いて、素子動作領域を規定するようにパターニングされる。そして、パターニングされた第1マスク層30をマスクとして、キャップ膜17が、バリア層16が露出するまで選択的にウエットエッチングされる。エッチング溶液としては、例えばリン酸と過酸化水素と水との混合溶液を用いることができる。
そして、パターニングされた第1マスク層30及びキャップ膜17をマスクとして、バリア層16及び電子供給層15が、スペーサ層14が露出するまで選択的にウエットエッチングされる。エッチング溶液としては、例えば塩酸を用いることができる。
そして、パターニングされた第1マスク層30から電子供給層15をマスクとして、スペーサ層14及びチャネル層13及びバッファ層12が、基板11が露出するまで選択的にウエットエッチングされる。エッチング溶液としては、例えばリン酸と過酸化水素と水との混合溶液を用いることができる。その後、第1マスク層30が除去されて、図10に示すように、素子動作領域にメサ構造が形成される。
次に、図11に示すように、フォトリソグラフィ技術を用いて、キャップ膜17上に、ソース電極19及びドレイン電極20が形成される。具体的には、まず、キャップ膜17上に、ソース電極19及びドレイン電極20を規定するマスクパターンが形成される。次に、このマスクパターン上にTi(厚さ10nm),Pt(厚さ30nm),Au(厚さ200nm)が順に堆積される。次に、このマスクパターンと共にマスクパターン上に堆積したTi/Pt/Auが除去されることによって(即ち、リフトオフ法によって)、Ti/Pt/Auの3層構造のソース電極19及びドレイン電極20が、キャップ膜17上に形成される。
次に、図12に示すように、リセス21と共にキャップ層17a、17bが形成される。具体的には、フォトリソグラフィ技術又は電子ビーム露光法を用いて、リセス21を規定する開口部を有する第2マスク層31が、キャップ膜17及びキャップ膜17上のソース電極19及びドレイン電極20を埋め込むように形成される。そして、リセス21を規定する開口部に露出したキャップ膜17の部分が、バリア層16が露出するまで選択的にウエットエッチングされて、リセス21と共にキャップ層17a、17bが形成される。その後、第2マスク層31が除去される。エッチング溶液としては、例えばクエン酸と、過酸化水素と、水との混合溶液を用いることができる。
次に、図1に示すように、フォトリソグラフィ技術又は電子ビーム露光法を用いて、バリア層16のリセス21に露出した部分の上に、ゲート電極19が形成される。具体的には、まず、バリア層16のリセス21に露出した部分の上に、ゲート電極19を規定するマスクパターンが形成される。次に、このマスクパターン上にTi(厚さ10nm),Pt(厚さ30nm),Au(厚さ500nm)が順に堆積される。次に、このマスクパターンと共にマスクパターン上に堆積したTi/Pt/Auが除去されることによって(即ち、リフトオフ法によって)、Ti/Pt/Auの3層構造のゲート電極19がバリア層16のリセス21に露出した部分の上に形成される。
上述した本実施例の半導体装置10によれば、ゲート耐圧を確保しつつ、増幅率を増加できる。
具体的には、半導体装置10は、ゲート耐圧を確保しつつ、チャネル層13のシート電子濃度Nsを保った状態で、ゲート電極19とチャネル層13との間の距離dを小さくできる。従って、半導体装置10は、真性相互インダクタンスgm int及び外部相互インダクタンスgm extが向上する。
また、半導体装置10は、増幅率が向上するのと共に、ノイズ特性も向上する。
上述した本実施例の半導体装置10は、例えば、モノリシックマイクロ波集積回路(Monolithic Microwave IC:MMIC)に応用することができる。
次に、本明細書に開示する実施例2及び実施例3の半導体装置を、図面を参照しながら以下に説明する。実施例2及び実施例3について特に説明しない点については、上述の実施例1に関して詳述した説明が適宜適用される。また、図13〜図16において、図1〜図3と同じ形成要素に同じ符号を付してある。
図13は、本明細書に開示する半導体装置の実施例2を示す断面図である。図14は、図13の半導体装置のエネルギーバンドの要部を示す図である。
実施例2の半導体装置40は、バリア層16の形成材料として、実施例1のバリア層を形成するi−InAl0.4Pよりもエネルギーギャップが大きいi−GaPを用いる点が、実施例1とは異なっている。
図14に示すように、バリア層16を形成するi−GaPのエネルギーギャップEg3は、直接遷移の場合には2.78eVである。また、バリア層16の伝導帯の下端のエネルギー準位Ec3と電子供給層15の伝導帯の下端のエネルギー準位Ec2との差ΔEc23は1.08eVである。なお、バリア層16を形成するi−GaPのエネルギーギャップEg3は、間接遷移の場合には2.24eVとなる。
ここで、図14は、各層における電子等のキャリアが他の層に移動する前の状態における価電子帯の上端及び伝導帯の下端のエネルギー準位を示しており、伝導帯の下端のエネルギー準位の差を示すために、各層のバンドのエネルギー準位を相対的に並べたものである。図3に示す各層のエネルギー準位は、いわば、各層が空間的に離間している状態のものに相当する。
バッファ層12の厚さは、例えば300nmとする。チャネル層13の厚さは、例えば15nmとする。スペーサ層14の厚さは、例えば3nmとする。電子供給層15の厚さは、例えば1nmとする。バリア層16の厚さは、例えば2nmとする。キャップ層17a、17bの厚さは、例えば50nmとする。
電子供給層15には、n型ドーパントが例えば濃度1×1019cm-3で添加される。キャップ層17a、17bには、n型ドーパントが例えば濃度1×1019cm-3で添加される。
実施例2の半導体装置40では、バリア層16の価電子帯の上端のエネルギー準位Ev3は、電子供給層15の価電子帯の上端のエネルギー準位Ev2よりも高くなっている。
半導体装置40のその他の構造は、上述した実施例1と同様である。また、半導体装置40は、上述した実施例1と同様に形成することができる。
また、実施例2の半導体装置40では、バリア層16の形成材料として、i−AlPを用いても良い。
図15は、本明細書に開示する半導体装置の実施例3を示す断面図である。図16は、図15の半導体装置のエネルギーバンドの要部を示す図である。
実施例3の半導体装置50は、スペーサ層14及び電子供給層15及びバリア層16の形成材料が、上述した実施例1とは異なっている。
半導体装置50では、スペーサ層14及び電子供給層15及びバリア層16の形成材料すべてが、Al組成の割合が異なるものの、化合物半導体のInAlAsによって形成される。具体的には、スペーサ層14はi−InAl0.48Asにより形成され、電子供給層15はn−InAl0.6Asにより形成され、バリア層16はi−InAl0.8Asにより形成される。
InAlAsは、Al組成が0.48で、基板11の形成材料であるInPと格子整合するので、スペーサ層のAl組成を0.48とした。
図16に示すように、InAlAsのエネルギーギャップは、Al組成の割合が増加するのと共に増加する。具体的には、スペーサ層14のエネルギーギャップEg1は、1.46eVであり、電子供給層15のエネルギーギャップEg2は、1.78eVであり、バリア層16のエネルギーギャップEg3は、2.37eVである。
図16では、チャネル層13と、スペーサ層14と、電子供給層15と、バリア層16とが示されている。ここで、図16は、各層における電子等のキャリアが他の層に移動する前の状態における価電子帯の上端及び伝導帯の下端のエネルギー準位を示しており、伝導帯の下端のエネルギー準位の差を示すために、各層のバンドのエネルギー準位を相対的に並べたものである。図16に示す各層のエネルギー準位は、いわば、各層が空間的に離間している状態のものに相当する。図16中のEiは、価電子帯の上端及び伝導帯の下端の間のエネルギーギャップの中間の準位を示す。
電子供給層15の伝導帯の下端のエネルギー準位Ec2とスペーサ層14の伝導帯の下端のエネルギー準位Ec1との差ΔEc12は0.23eVである。バリア層16の伝導帯の下端のエネルギー準位Ec3と電子供給層15の伝導帯の下端のエネルギー準位Ec2との差ΔEc23は0.42eVである。
このように、実施例3では、電子供給層15とスペーサ層14間の伝導帯の下端のエネルギー準位の差、及びバリア層16と電子供給層15間の伝導帯の下端のエネルギー準位の差が、実施例1よりも拡大している。
バッファ層12の厚さは、例えば300nmとする。チャネル層13の厚さは、例えば15nmとする。スペーサ層14の厚さは、例えば3nmとする。電子供給層15の厚さは、例えば2nmとする。バリア層16の厚さは、例えば2nmとする。キャップ層17a、17bの厚さは、例えば50nmとする。
電子供給層15には、n型ドーパントが例えば濃度5×1018cm-3で添加される。キャップ層17a、17bには、n型ドーパントが例えば濃度1×1019cm-3で添加される。
半導体装置50のその他の構造は、上述した実施例1と同様である。また、半導体装置50は、上述した実施例1と同様に形成することができる。
次に、上述した実施例1〜3の半導体装置の変形例を、図面を参照して、以下に説明する。
図17は、本明細書に開示する実施例1〜3の半導体装置の変形例を示す図である。
図17には、上述した実施例1〜3におけるバリア層及び電子供給層及びスペーサ層について、置換され得る形成材料の組み合わせが示されている。図17に示す組み合わせを用いれば、スペーサ層の伝導帯の下端のエネルギー準位は、電子供給層の伝導帯の下端のエネルギー準位よりも低く、バリア層の伝導帯の下端のエネルギー準位は、電子供給層の伝導帯の下端のエネルギー準位よりも高くなる。
図18は、本明細書に開示する実施例1〜3の半導体装置の他の変形例を示す図である。
図18に示す変形例の半導体装置10dは、ゲート電極19とバリア層16との間にエッチング停止層22を備えている。エッチング停止22は、例えば、InPを用いて形成される。エッチング停止層22は、キャップ層17a、17bをエッチングにより形成する際に、エッチング停止の働きを有する。また、エッチング停止層22は、ゲート電極19におけるしきい値電圧を精度良く調整する働きを有する。更に、エッチング停止層22は、表面保護層としても働く。
図19は、本明細書に開示する半導体装置の実施例4の熱平衡状態におけるエネルギーバンド図である。
図20は、図19の半導体装置のエネルギーバンドの要部を示す図である。図20では、スペーサ層14と、電子供給層15と、バリア層16とが示されている。ここで、図20は、各層における電子等のキャリアが他の層に移動する前の状態における伝導帯の下端のエネルギー準位を示している。図20に示す各層のエネルギー準位は、いわば、各層が空間的に離間している状態のものに相当する。図20中のEiは、価電子帯の上端及び伝導帯の下端の間のエネルギーギャップの中間の準位を示す。図20に関する上述した説明は、後述する図21、図22及び図24にも適用される。
実施例4の半導体装置60は、スペーサ層14及び電子供給層15及びバリア層16におけるエネルギーバンド構造が、上述した実施例1とは異なる。
具体的には、半導体装置60は、スペーサ層14の伝導帯の下端のエネルギー準位と、電子供給層15の伝導帯の下端のエネルギー準位とは、連続してつながっており、バリア層16の伝導帯の下端のエネルギー準位と、電子供給層15の伝導帯の下端のエネルギー準位とは、連続してつながっている。
また、半導体装置60では、スペーサ層14の伝導帯の下端のエネルギー準位は、電子供給層15側からチャネル層13側に向かって、漸減している。
また、半導体装置60では、電子供給層15の伝導帯の下端のエネルギー準位は、スペーサ層14側からバリア層16側に向かって漸増している。
更に、バリア層16の伝導帯の下端のエネルギー準位は、電子供給層15側からゲート電極19側に向かって、漸増している。
具体的には、図20に示すように、スペーサ層14及び電子供給層15及びバリア層16の伝導帯の下端のエネルギー準位は、チャネル層13側からゲート電極19側に向かって、直線的に増加している。
また、図19に示すように、スペーサ層14の価電子帯の上端のエネルギー準位と、電子供給層15の価電子帯の上端のエネルギー準位とは、連続してつながっており、バリア層16の価電子帯の上端のエネルギー準位と、電子供給層15の価電子帯の上端のエネルギー準位とは、連続してつながっている。
次に、半導体装置60におけるスペーサ層14及び電子供給層15及びバリア層16の形成材料について、以下に説明する。
スペーサ層14及び電子供給層15及びバリア層16は、すべて、化合物半導体のInAlAsにより形成されており、Al組成が、チャネル層13側からゲート電極19側に向かって、連続的に増加している。InAlAsの伝導帯の下端のエネルギー準位は、Al組成の増加と共に増加する。同様に、InAlAsのエネルギーギャップも、Al組成の増加と共に増加する。
図20に示すように、スペーサ層14及び電子供給層15及びバリア層16におけるAl組成は、チャネル層13側からゲート電極19側に向かって、直線的に増加している。図20に示す例では、スペーサ層14におけるチャネル層13側の端部では、Al組成が0.48であり、バリア層16におけるゲート電極19側の端部では、Al組成が0.8となっている。
また、電子供給層15は、n型のドーパントが添加されている、即ちn−InAlAsである(図20中のn層)。スペーサ層14及びバリア層16は、ドーパントは添加されていない、即ちi−InAlAsである(図20中のi層)。
実施例4の半導体装置60は、スペーサ層14及び電子供給層15及びバリア層16におけるエネルギーバンド構造以外の点については、上述した実施例1と同様である。
半導体装置60は、上述した実施例1と同様に形成することができる。この場合、スペーサ層14及び電子供給層15及びバリア層16を形成する際には、Al濃度を連続的に増加させながら各層が堆積される。
上述した本実施例の半導体装置60によれば、実施例1と同様の効果が得られる。
次に、上述した実施例4の半導体装置の変形例を、図面を参照して、以下に説明する。
図21は、実施例4の半導体装置の変形例1のエネルギーバンドの要部を示す図である。
図21に示す変形例1の半導体装置は、スペーサ層14及び電子供給層15及びバリア層16の形成材料が実施例4とは異なっている。変形例1では、スペーサ層14及び電子供給層15及びバリア層16は、すべて、InAlPにより形成されており、Al組成が、チャネル層13側からゲート電極19側に向かって、連続的に増加している。InAlPの伝導帯の下端のエネルギー準位は、Al組成の増加と共に増加する。同様に、InAlPのエネルギーギャップも、Al組成の増加と共に増加する。
具体的には、スペーサ層14におけるチャネル層13側の端部では、Al組成が0.2であり、バリア層16におけるゲート電極19側の端部では。Al組成が0.4となっている。スペーサ層14及び電子供給層15及びバリア層16におけるAl組成は、チャネル層13側からゲート電極19側に向かって、直線的に増加している。変形例1のその他の構造は、実施例4と同様である。
図22は、実施例4の半導体装置の変形例2のエネルギーバンドの要部を示す図である。
図22に示す変形例2の半導体装置は、スペーサ層14及び電子供給層15及びバリア層16の形成材料が実施例4とは異なっている。変形例2では、スペーサ層14及び電子供給層15及びバリア層16は、すべて、InGaPにより形成されており、Ga組成が、チャネル層13側からゲート電極19側に向かって、連続的に増加している。InGaPの伝導帯の下端のエネルギー準位は、Ga組成の増加と共に増加する。同様に、InGaPのエネルギーギャップは、Ga組成の増加と共に増加する。
具体的には、スペーサ層14におけるチャネル層13側の端部では、Ga組成が0.2であり、バリア層16におけるゲート電極19側の端部では。Ga組成が0.4となっている。スペーサ層14及び電子供給層15及びバリア層16におけるGa組成は、チャネル層13側からゲート電極19側に向かって、直線的に増加している。変形例2のその他の構造は、実施例4と同様である。
図23は、本明細書に開示する半導体装置の実施例5の熱平衡状態におけるエネルギーバンド図である。図24は、図23の半導体装置のエネルギーバンドの要部を示す図である。
実施例5の半導体装置70は、電子供給層15の伝導帯の下端のエネルギー準位が、一定である点が、上述した実施例4とは異なっている。
図24に示すように、半導体装置70では、スペーサ層14の伝導帯の下端のエネルギー準位は、チャネル層13側から電子供給層15側に向かって、直線的に漸増している。そして、電子供給層15では、伝導帯の下端のエネルギー準位が一定となる。そして、バリア層16の伝導帯の下端のエネルギー準位は、電子供給層15側からゲート電極19側に向かって、直線的に漸増している。
半導体装置70では、スペーサ層14及び電子供給層15及びバリア層16は、すべて、InAlAsにより形成されている点では、上述した実施例4と同様である。しかし、電子供給層15におけるAl組成が一定である点が、実施例4とは異なる。
図24に示すように、スペーサ層14におけるチャネル層13側の端部では、Al組成が0.48であり、スペーサ層14におけるAl組成は、チャネル層13側から電子供給層15側に向かって直線的に漸増する。そして、電子供給層15では、Al組成は一定となる。バリア層16におけるAl組成は、電子供給層15側からゲート電極19側に向かって直線的に漸増し、バリア層16におけるゲート電極19側の端部ではAl組成が0.8となっている。
半導体装置70のその他の構造は、上述した実施例4と同様である。
半導体装置70は、上述した実施例4と同様に形成することができる。この場合、スペーサ層14及びバリア層16を形成する際には、Al濃度を連続的に増加させながら各層が堆積され、電子供給層15を形成する際には、Al濃度が一定で層が堆積される。
上述した本実施例の半導体装置70によれば、実施例1と同様の効果が得られる。
本発明では、上述した実施例の半導体装置は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また上述した一の実施例または変形例における要件は、適宜、実施例および変形例間で相互に置換可能である。
例えば、上述した実施例では、多数キャリアが電子であるn型の半導体である電子供給層を用いて説明を行ったが、電子供給層は、多数キャリアがホールであるp型の半導体であっても良い。具体的には、実施例1又は実施例3又は実施例4又は実施例5において、スペーサ層の価電子帯の上端のエネルギー準位が、電子供給層の価電子帯の上端のエネルギー準位よりも高く、バリア層の価電子帯の上端のエネルギー準位が、電子供給層の価電子帯の上端のエネルギー準位よりも低いことが、ゲート耐圧且つ増幅率を向上させる上で好ましい。
また、上述した各実施例では、バリア層は、ドーパントが添加されていない真性半導体であったが、バリア層は、n型のドーパントが添加された半導体であっても良い。
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
以上の上述した各実施例に関し、更に以下の付記を開示する。
(付記1)
チャネル層と、
前記チャネル層上に配置されるスペーサ層と、
前記スペーサ層上に配置される電子供給層と、
前記電子供給層上に配置されるバリア層と、
前記バリア層上に配置されるゲート電極と、
を備え、
前記スペーサ層の伝導帯の下端のエネルギー準位は、前記電子供給層の伝導帯の下端のエネルギー準位よりも低く、
前記バリア層の伝導帯の下端のエネルギー準位は、前記電子供給層の伝導帯の下端のエネルギー準位よりも高い、半導体装置。
(付記2)
前記スペーサ層の厚さt1と、前記電子供給層の厚さt2と、前記バリア層の厚さt3とは、t1≦t2+t3≦2×t1の関係を満たす付記1に記載の半導体装置。
(付記3)
前記スペーサ層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位とは、不連続につながっており、
前記バリア層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位とは、不連続につながっている付記1又は2に記載の半導体装置。
(付記4)
前記スペーサ層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位との差は、室温での熱エネルギーよりも大きい付記3に記載の半導体装置。
(付記5)
前記バリア層は、複数の層から形成されており、
前記バリア層を形成する各層の伝導帯の下端のエネルギー準位は、前記電子供給層側から前記ゲート電極側に向かって、段階的に増加する付記3又は4に記載の半導体装置。
(付記6)
前記スペーサ層は、複数の層から形成されており、
前記スペーサ層を形成する各層の伝導帯の下端のエネルギー準位は、前記チャネル層側から前記電子供給層側に向かって、段階的に増加する付記3から5の何れか一項に記載の半導体装置。
(付記7)
前記スペーサ層の価電子帯の上端のエネルギー準位と、前記電子供給層の価電子帯の上端のエネルギー準位とは、不連続につながっており、
前記バリア層の価電子帯の上端のエネルギー準位と、前記電子供給層の価電子帯の上端のエネルギー準位とは、不連続につながっている付記3から6の何れか一項に記載の半導体装置。
(付記8)
前記スペーサ層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位とは、連続してつながっており、
前記バリア層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位とは、連続してつながっている付記1又は2に記載の半導体装置。
(付記9)
前記スペーサ層の伝導帯の下端のエネルギー準位は、前記電子供給層側から前記チャネル層側に向かって、漸減しており、
前記バリア層の伝導帯の下端のエネルギー準位は、前記電子供給層側から前記ゲート電極側に向かって、漸増している付記8に記載の半導体装置。
(付記10)
前記電子供給層の伝導帯の下端のエネルギー準位は、前記スペーサ層側から前記バリア層側に向かって漸増している付記8又は9に記載の半導体装置。
(付記11)
前記電子供給層の伝導帯の下端のエネルギー準位は、一定である付記8又は9に記載の半導体装置。
(付記12)
前記スペーサ層の価電子帯の上端のエネルギー準位と、前記電子供給層の価電子帯の上端のエネルギー準位とは、連続してつながっており、
前記バリア層の価電子帯の上端のエネルギー準位と、前記電子供給層の価電子帯の上端のエネルギー準位とは、連続してつながっている付記8から11の何れか一項に記載の半導体装置。
(付記13)
前記スペーサ層の価電子帯の上端のエネルギー準位は、前記電子供給層の価電子帯の上端のエネルギー準位よりも高く、
前記バリア層の価電子帯の上端のエネルギー準位は、前記電子供給層の価電子帯の上端のエネルギー準位よりも低い付記1から12の何れか一項に記載の半導体装置。
(付記14)
前記電子供給層の伝導帯と価電子帯との間のエネルギーギャップは、前記スペーサ層の伝導帯と価電子帯との間のエネルギーギャップよりも大きく、
前記電子供給層の伝導帯と価電子帯との間のエネルギーギャップは、前記バリア層の伝導帯と価電子帯との間のエネルギーギャップよりも小さい付記1から13の何れか一項に記載の半導体装置。
10 半導体装置
11 基板
12 バッファ層
13 チャネル層
14、14a、14b スペーサ層
15 電子供給層
16、16a、16b バリア層
17a、17b キャップ層
18 ゲート電極
19 ソース電極
20 ドレイン電極
21 リセス
22 エッチング停止層
30 第1マスク層
31 第2マスク層
Ec1 スペーサ層の伝導帯の下端のエネルギー準位
Ec2 電子供給層の伝導帯の下端のエネルギー準位
Ec3 バリア層の伝導帯の下端のエネルギー準位
Ev1 スペーサ層の価電子帯の上端のエネルギー準位
Ev2 電子供給層の価電子帯の上端のエネルギー準位
Ev3 バリア層の価電子帯の上端のエネルギー準位

Claims (2)

  1. チャネル層と、
    前記チャネル層上に配置されるスペーサ層と、
    前記スペーサ層上に配置される電子供給層と、
    前記電子供給層上に配置されるバリア層と、
    前記バリア層上に配置されるゲート電極と、
    を備え、
    前記スペーサ層の伝導帯の下端のエネルギー準位は、前記電子供給層の伝導帯の下端のエネルギー準位よりも低く、
    前記バリア層の伝導帯の下端のエネルギー準位は、前記電子供給層の伝導帯の下端のエネルギー準位よりも高く、
    前記バリア層は、複数の層から形成されており、
    前記バリア層を形成する各層の伝導帯の下端のエネルギー準位は、前記電子供給層側から前記ゲート電極側に向かって、段階的に増加しており、
    前記スペーサ層は、複数の層から形成されており、
    前記スペーサ層を形成する各層の伝導帯の下端のエネルギー準位は、前記チャネル層側から前記電子供給層側に向かって、段階的に増加する半導体装置。
  2. 前記スペーサ層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位とは、不連続につながっており、
    前記バリア層の伝導帯の下端のエネルギー準位と、前記電子供給層の伝導帯の下端のエネルギー準位とは、不連続につながっている請求項に記載の半導体装置。
JP2010064890A 2010-03-19 2010-03-19 半導体装置 Active JP5925410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010064890A JP5925410B2 (ja) 2010-03-19 2010-03-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010064890A JP5925410B2 (ja) 2010-03-19 2010-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2011199051A JP2011199051A (ja) 2011-10-06
JP5925410B2 true JP5925410B2 (ja) 2016-05-25

Family

ID=44876887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010064890A Active JP5925410B2 (ja) 2010-03-19 2010-03-19 半導体装置

Country Status (1)

Country Link
JP (1) JP5925410B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222220B2 (ja) * 2013-03-18 2017-11-01 富士通株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084140B2 (ja) * 1987-08-07 1996-01-17 日本電気株式会社 電界効果トランジスタ
JP2629647B2 (ja) * 1995-04-14 1997-07-09 日本電気株式会社 ヘテロ接合電界効果トランジスタ
EP0803912A4 (en) * 1995-11-09 1999-11-24 Matsushita Electronics Corp FIELD EFFECT TRANSISTOR
JP4182718B2 (ja) * 2002-10-16 2008-11-19 ソニー株式会社 高電子移動度トランジスタ
JP2004221363A (ja) * 2003-01-16 2004-08-05 Hitachi Cable Ltd 高速電子移動度トランジスタ用エピタキシャルウェハ
JP4610858B2 (ja) * 2003-02-12 2011-01-12 住友化学株式会社 化合物半導体エピタキシャル基板
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子

Also Published As

Publication number Publication date
JP2011199051A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
US8445941B2 (en) Asymmetrically recessed high-power and high-gain ultra-short gate HEMT device
US10418474B2 (en) High electron mobility transistor with varying semiconductor layer
JP4284254B2 (ja) 電界効果型半導体装置
US9117839B2 (en) Method and system for planar regrowth in GAN electronic devices
JP2023001273A (ja) 窒化物半導体装置
US20180047822A1 (en) Semiconductor device
JP6233090B2 (ja) 半導体装置
JP5991000B2 (ja) 半導体装置およびその製造方法
JP5487590B2 (ja) 半導体装置及びその製造方法
JP5993632B2 (ja) GaN系半導体装置
JP5680223B2 (ja) ノーマリオフ型ヘテロ接合電界効果トランジスタ
JP5925410B2 (ja) 半導体装置
US20160163845A1 (en) Field-effect compound semiconductor device
US9269793B2 (en) Method and system for a gallium nitride self-aligned vertical MESFET
JP6222220B2 (ja) 半導体装置
JP5666992B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2012248563A (ja) 電界効果型トランジスタ
JP2014060427A (ja) 半導体装置及びその製造方法
JP2014175339A (ja) 半導体素子および電子機器
JP6269315B2 (ja) 半導体装置
JP2014157908A (ja) 電界効果トランジスタ
TWI399799B (zh) 半導體元件之閘極結構的製造方法以及半導體元件
JP2009105120A (ja) 半導体装置及びその製造方法
JP6589291B2 (ja) 化合物半導体装置及びその製造方法
JP5991201B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150313

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160420

R150 Certificate of patent or registration of utility model

Ref document number: 5925410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150