JP2014157908A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2014157908A JP2014157908A JP2013027489A JP2013027489A JP2014157908A JP 2014157908 A JP2014157908 A JP 2014157908A JP 2013027489 A JP2013027489 A JP 2013027489A JP 2013027489 A JP2013027489 A JP 2013027489A JP 2014157908 A JP2014157908 A JP 2014157908A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- channel
- substrate
- band gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】HEMTにおける耐圧の制限および動作速度の低下が抑制できるようにする。
【解決手段】チャネル領域102を、第1チャネル層121,第2チャネル層122,および第3チャネル層123を積層した構成としている。これらは、化合物半導体から構成され、第2チャネル層122は、第1チャネル層121よりバンドギャップエネルギーが小さく、第3チャネル層123は、第2チャネル層122よりバンドギャップエネルギーが小さい。
【選択図】 図1
【解決手段】チャネル領域102を、第1チャネル層121,第2チャネル層122,および第3チャネル層123を積層した構成としている。これらは、化合物半導体から構成され、第2チャネル層122は、第1チャネル層121よりバンドギャップエネルギーが小さく、第3チャネル層123は、第2チャネル層122よりバンドギャップエネルギーが小さい。
【選択図】 図1
Description
本発明は、InP,GaAsなどの化合物半導体から構成した電界効果トランジスタに関するものである。
従来では、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス(2DEG)をチャネルとするHEMT(High Electron Mobility Transistor)において、例えばInGaAsをチャネル材料として用いる場合、移動度とキャリア密度を向上するために、In組成を高い状態としている。なお、HEMTは、ヘテロ接合電界効果トランジスタ(HFET)とも呼ばれている。
しかしながら、InGaAsのIn組成を高くすると、バンドギャップが狭いために、ドレイン電圧の印加と共にチャネル内の電界強度が強くなると、衝突イオン化によってI−V特性上に顕著なキンク(電流の増大)が生じるようになる。このため、InGaAsをチャネル材料として用いている場合、In組成を上げるに従い、HEMTの耐圧が低下するという現象がみられる(非特許文献1〜4参照)。
上述した問題を解決するために、異なる材料を組み合わせてチャネルを構成する複合チャネルHEMT構造が用いられている。この複合チャネルHEMT構造について、図4を用いて説明する。このHEMTは、基板401の上に、チャネル領域402,キャリア供給層403を備え、また、チャネル領域402とキャリア供給層403との間には、スペーサ層404を備えている。これらは、基板401の上に、バッファ層408を介して形成されている。また、チャネル領域402に接続して形成されたソース電極405およびドレイン電極406を備え、ソース電極405およびドレイン電極406の間には、ゲート電極407が形成されている。
また、複合チャネルHEMTでは、チャネル領域402が、基板401の側から、バンドギャップのより広いサブチャネル層421と、サブチャネル層421よりバンドギャップが狭い(小さい)メインチャネル層422とから構成されている。なお、この例では、キャリア供給層403がバリア層としても機能する。
例えば、サブチャネル層421をInPから構成し、メインチャネル層422をInPに格子整合するInGaAsから構成している。通常のHEMTの動作条件では、ソース・ゲート間の電界強度は弱いため、図4に示すように、ゲート電極407直下の領域のうち、ソース側ではキャリア(図中e)はメインチャネル層422内に二次元電子ガスとして分布する。一方で、ドレイン印加電圧を増大させるにつれてゲート・ドレイン間の電界強度は非常に強くなるため、ゲート電極407直下からドレイン側の領域では、キャリア(図中e)はサブチャネル層421層に分布することになる。
このような2層のチャネル構造とすることで、ドレイン印加電圧が低い状態では、キャリアは、InGaAsからなるメインチャネル層422に閉じ込められ、かつInGaAsの高い移動度を活用することによってドレインコンダクタンスの抑制やgmの増大といったIV特性の改善を実現する。一方、ドレイン電圧が高い状態では、キャリアの分布をバンドギャップの大きいサブチャネル層421へ移動させ、高耐圧化を実現している。
高出力化のためにドレイン電圧を更に印加した場合、チャネル内の電界強度がより強くなることで、ゲート直下からドレイン側の領域では、チャネル層のバリア側とバッファ側との双方にキャリアの分布密度ピークを持つようになり、並行伝導が生じるという問題が生じる(非特許文献5参照)。この状態では、チャネル電界強度が強くなると、キャリア分布密度ピークが、キャリア供給層403に近づくようになり、ゲートリーク電流が増大し、衝突イオン化によってIV特性上にキンクが生じるようになり、耐圧が制限されるようになる。また、並行伝導が生じると、2つの伝導経路のうち、移動度の遅い経路を通るキャリアによってHEMTの動作速度が制限されてしまう。同様に、オフ状態においてもドレイン印加電圧の増加とともに、ゲートリークによる影響が現れるため、HEMTの耐圧が制限されるようになる(非特許文献6,7参照)。
C. Heedt, et al. , "Drastic reduction of gate leakage in InAlAs/InGaAs HEMT's using a pseudomorphic InAlAs hole barrier layer", IEEE Trans. Electron Devices, vol.41, no.10, pp.1685-1690, 1994.
M. Somerville, et al. , "A new dynamic model for the kink effect in InAlAs/InGaAs HEMTs", IEDM Tech. Dig. vol.98, pp.243-246, 1998.
G.-G. Zhou, et al. , "High output conductance of InAIAs/InGaAs/InP MODFET due to weak impact ionization in the InGaAs channel", IEDM Tech. Dig. , vol.24, no.3), pp.247-250, 1991.
G.-G. Zhou, et al. , "I-V kink in InAlAs/InGaAs MODFETs due to weak impact ionization process in the InGaAs channel", Proceedings of 6th International Conference on Indium Phosphide and Related Materials (IPRM), p.435-438, 1994.
N. Maeda, et al. , "Dependence on channel potential structures of I-V characteristics in InAlAs/InGaAs pseudomorphic high electron mobility transistors", J. Appl. Phys. Vol.81, No.3, pp.1552-1565, 1997.
M. Somerville and J. Alamo, "A model for tunneling-limited breakdown in high power HEMTs", IEDM Tech. Dig. vol.96, pp.35-38, 1996.
T. Enoki et al. , "Design and Characteristics of InGaAs/InP Composite-Channel HFET's", IEEE Trans. Electron Devices, vol.42, no.8, pp.1413-1418, 1995.
上述したように、従来では、バンドギャップ値の異なるメインチャネル層とサブチャネル層とを積層した構造により、高耐圧化を図るようにしている。しかしながら、このような2層構造では、バンドギャップ値が大きく異なる構造であるために、ドレイン電圧の印加に伴って、キャリア分布がメインチャネル層からサブチャネル層へ完全に遷移せず、キャリア供給層の側にも分布してしまうことを原因とし、耐圧に制限が生ずるという問題があり、また、並行伝導によるHEMTの動作速度低下という問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、HEMTにおける耐圧の制限および動作速度の低下が抑制できるようにすることを目的とする。
本発明に係る電界効果トランジスタは、基板の上に形成された化合物半導体からなるチャネル領域と、基板の上に形成された化合物半導体からなるキャリア供給層と、チャネル領域に接続して形成されたソース電極およびドレイン電極と、ソース電極およびドレイン電極の間に形成されたゲート電極とを備え、チャネル領域は、基板の上に形成された化合物半導体からなる第1チャネル層と、第1チャネル層の上に接して形成されて第1チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第2チャネル層と、第2チャネル層の上に接して形成されて第2チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第3チャネル層とを備える。
上記電界効果トランジスタにおいて、第1チャネル層,第2チャネル層,第3チャネル層の各々は、基板から離れるほどバンドギャップエネルギーが漸次小さくなる(基板に近づくほどバンドギャップエネルギーが漸次大きくなる)状態に形成されているようにしてもよい。
以上説明したことにより、本発明によれば、HEMTにおける耐圧の制限および動作速度の低下が抑制できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における電界効果トランジスタ(HEMT)の構成を示す断面図である。この電界効果トランジスタは、まず、基板101の上に形成された化合物半導体からなるチャネル領域102と、基板101の上に形成された化合物半導体からなるバリア層103とを備える。バリア層103には、n型の不純物としてシリコン(Si)をいわゆるデルタドープすることで形成したキャリア供給層131が形成されている。なお、これらは、基板101の上にバッファ層108を介して形成されている。
また、チャネル領域102とバリア層103との間には、スペーサ層104が形成され、また、チャネル領域102には、ソース電極105およびドレイン電極106がオーミック接続され、ソース電極105およびドレイン電極106の間には、ゲート電極107が形成されている。また、本実施の形態では、バリア層103の上に、ストッパ層109およびキャップ層110を備えている。また、本実施の形態では、ソース電極105およびドレイン電極106は、バリア層103の上のキャップ層110上に形成され、合金層を形成することで、チャネル領域102に電気的に接続している。なお、後述するように、本実施の形態では、ゲート電極107の形成箇所を、いわゆるリセス構造としている。
加えて、本実施の形態では、チャネル領域102を、第1チャネル層121,第2チャネル層122,および第3チャネル層123を積層した構成としている。これらは、化合物半導体から構成され、第2チャネル層122は、第1チャネル層121よりバンドギャップエネルギーが小さく、第3チャネル層123は、第2チャネル層122よりバンドギャップエネルギーが小さい。言い換えると、チャネル領域102は、基板101の側から離れるほど小さいバンドギャップエネルギーとされた3層以上のチャネル層から構成されている。このように構成することで、チャネル領域102を構成する各チャネル層の隣り合う層間で、バンドギャップエネルギーの差を小さくすることができる。
なお、HEMTとして重要な構成は、よく知られているように、チャネル領域102,バリア層103(キャリア供給層131),ソース電極105,ドレイン電極106,ゲート電極107である。
例えば、基板101は、半絶縁性のInPから構成され、バッファ層108は、アンドープのInAlAsから構成されている。また、スペーサ層104は、アンドープのInAlAsから構成され、バリア層103は、アンドープのInAlAsから構成されている。なお、上述したように、バリア層103のキャリア供給層131には、Siがデルタドープされている。また、ストッパ層109は、InPから構成され、キャップ層110は、不純物としてSiが導入されたn型のInGaAsから構成されている。バッファ層108およびバリア層103は、チャネル領域102よりバンドギャップが大きい化合物半導体から構成すればよい。
また、第1チャネル層121,第2チャネル層122,第3チャネル層123は、InGaAsから構成され、Inの組成比が、第1チャネル層121>第2チャネル層122>第3チャネル層123とされている。また、第3チャネル層123をInxGa(1-x)Asから構成し、第2チャネル層122をInyGa(1-y)Asから構成し(1≧x>y≧0)、第1チャネル層121を、InPから構成してもよい。上述した各層は、例えば、有機金属気相成長法などの気相成長法によりエピタキシャル成長させて形成すればよい。
また、ソース電極105およびドレイン電極106は、例えば、AuGeNi合金から構成し、キャップ層110にオーミック接触させ、この接触領域下のキャリア供給層131およびチャネル領域102にオーミック領域を形成させて構成すればよい。また、ゲート電極107は、例えばTi−Pt−Auなどの金属から構成し、キャップ層110にショットキー接続していればよい。
また、本実施の形態では、キャップ層110のソース電極105およびドレイン電極106の間に溝(リセス)171を形成してバリア層103を露出させ、ここに、ゲート電極107をショットキー接続させている。例えば、よく知られたウエットエッチングによりキャップ層110およびストッパ層109をパターニングすることで、溝171を形成すればよい。
また、各電極は、電極形成領域が開口したマスクを形成し、この上に蒸着法などにより各金属材料を堆積し、この後、マスクを除去(リフトオフ)することで、形成すればよい。
ここで、第1チャネル層121,第2チャネル層122,第3チャネル層123は、積層している層厚方向に、各々の層で均一なバンドギャップを有する状態とすればよい。この構成では、チャネル領域102におけるバンドギャップエネルギーが階段状に変化する。また、第1チャネル層121,第2チャネル層122,第3チャネル層123の各々が、基板101に近づくほどバンドギャップエネルギーが漸次大きくなる状態、言い換えると、基板101から近づくほど、バンドギャップエネルギーが連続的に大きくなる状態に形成してもよい。この構成では、チャネル領域102におけるバンドギャップエネルギーを、連続的に変化した状態にすることができる。
なお、本実施の形態では、各々バンドギャップエネルギーが異なる3つのチャネル層からチャネル領域102を構成する場合について説明したが、これに限るものではない。チャネル領域は、各々バンドギャップエネルギーが異なる4つ以上のチャネル層から構成してもよい。いずれにおいても、基板101に近い層ほど、バンドギャップエネルギーが大きい状態であればよい。ただし、実使用における性能は、チャネル領域の厚さに依存する要素もあるため、層数を増やした場合は、各層の層厚を相応に薄くすることが重要となる。各層を薄層化した場合、電子の閉じ込め効果(高速化に必要な要素)とトレードオフとなるため、HEMTの高速性と耐圧のバランスを考慮して適宜にチャネル領域を設計すればよい。
上述した実施の形態によれば、チャネル領域102に形成されるキャリア(2次元電子ガス)分布の制御が可能となる。図2に示すように、第1チャネル層121から第2チャネル層122および第3チャネル層123にかけてのバンドギャップエネルギー状態(a)に対し、図2の(b)に示すように電子が分布する。これらから分かるように、実施の形態によれば、キャリア閉じ込めが強くなり、並行伝導をより抑制できるようになることが分かる。この結果、実施の形態によれば、移動度を更に向上させ、HEMTの動作速度を向上させることができる。
更に、図3に示すように、チャネルの電界強度の増大に伴って、キャリア分布を、第3チャネル層123から第1チャネル層121に滑らかに遷移させることができるようになる。なお、図3では、キャリア濃度が3.9×1012cm-2の場合の量子状態を示している。これにより、高ドレイン電圧下でのゲートリーク電流の増大を抑制でき、衝突イオン化の発現を抑制し、耐圧を従来技術以上に向上させることができる。
以上に説明したように、本発明によれば、チャネル領域を3つ以上のチャネル層から構成し、各チャネル層のバンドギャップエネルギーがゲート電極の側から離れるほど(基板に近づくほど)大きくなる状態としたので、HEMTにおける耐圧の制限および動作速度の低下が抑制できるようになる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、ゲート電極とチャネル領域との間に、キャリア供給層を配置するようにしたが、これに限るものではない。例えば、ゲート電極とキャリア供給層との間に、チャネル領域を配置するようにしてもよい。この構成とすることで、ソース電極およびドレイン電極とチャネル領域とをより近づけることができ、これらの間の電気的な接続が形成しやすくなる。
また、上述した実施の形態では、主に、基板にInPを用いた格子整合HEMT構造(疑似格子整合HEMT構造)を例に説明したが、例えば、基板にGaAsを用いたメタモルフィックHEMT構造であっても同様である。また、上述では、デルタドープによる層をキャリア供給層としたが、これに限るものではなく、形成した層の層厚方向に均一に不純物を導入してキャリア供給層としてもよい。
また、上述では、InP系,GaAs系のIII−V族化合物半導体を用いる場合を例に説明したが、これに限るものではなく、窒化物半導体などの他の化合物半導体を用いたヘテロ接合を有するHEMTにおいても同様である。
101…基板、102…チャネル領域、103…バリア層、104…スペーサ層、105…ソース電極、106…ドレイン電極、107…ゲート電極、108…バッファ層、109…ストッパ層、110…キャップ層、121…第1チャネル層、122…第2チャネル層、123…第3チャネル層、171…溝(リセス)。
本発明に係る電界効果トランジスタは、基板の上に形成された化合物半導体からなるチャネル領域と、基板の上に形成された化合物半導体からなるキャリア供給層と、チャネル領域に接続して形成されたソース電極およびドレイン電極と、ソース電極およびドレイン電極の間に形成されたゲート電極とを備え、チャネル領域は、基板の上に形成されたInPからなる第1チャネル層と、第1チャネル層の上に接して形成されて第1チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第2チャネル層と、第2チャネル層の上に接して形成されて第2チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第3チャネル層とを備える。
また、第1チャネル層121,第2チャネル層122,第3チャネル層123は、InGaAsから構成され、Inの組成比が、第1チャネル層121<第2チャネル層122<第3チャネル層123とされている。また、第3チャネル層123をInxGa(1-x)Asから構成し、第2チャネル層122をInyGa(1-y)Asから構成し(1≧x>y≧0)、第1チャネル層121を、InPから構成してもよい。上述した各層は、例えば、有機金属気相成長法などの気相成長法によりエピタキシャル成長させて形成すればよい。
Claims (2)
- 基板の上に形成された化合物半導体からなるチャネル領域と、
前記基板の上に形成された化合物半導体からなるキャリア供給層と、
前記チャネル領域に接続して形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極の間に形成されたゲート電極と
を備え、
前記チャネル領域は、
前記基板の上に形成された化合物半導体からなる第1チャネル層と、
前記第1チャネル層の上に接して形成されて前記第1チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第2チャネル層と、
前記第2チャネル層の上に接して形成されて前記第2チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第3チャネル層と
を備えることを特徴とする電界効果トランジスタ。 - 請求項1記載の電界効果トランジスタにおいて、
前記第1チャネル層,前記第2チャネル層,前記第3チャネル層の各々は、前記基板に近づくほどバンドギャップエネルギーが漸次大きくなる状態に形成されていることを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013027489A JP2014157908A (ja) | 2013-02-15 | 2013-02-15 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013027489A JP2014157908A (ja) | 2013-02-15 | 2013-02-15 | 電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014157908A true JP2014157908A (ja) | 2014-08-28 |
Family
ID=51578619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013027489A Pending JP2014157908A (ja) | 2013-02-15 | 2013-02-15 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014157908A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219726A (ja) * | 2015-05-26 | 2016-12-22 | 日本電信電話株式会社 | 電界効果トランジスタ |
CN111727507A (zh) * | 2018-02-21 | 2020-09-29 | 三菱电机株式会社 | 高电子迁移率晶体管及用于制造高电子迁移率晶体管的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62144365A (ja) * | 1985-12-18 | 1987-06-27 | Nec Corp | 積層構造 |
JPH04162637A (ja) * | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタ |
JPH09139493A (ja) * | 1995-11-16 | 1997-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP2002176169A (ja) * | 2000-12-05 | 2002-06-21 | Showa Denko Kk | GaInP系積層構造体およびそれを用いて作製した電界効果型トランジスタ |
JP2002252345A (ja) * | 2001-02-22 | 2002-09-06 | Fujitsu Ltd | Iii−v族化合物半導体を利用した電界効果トランジスタ |
-
2013
- 2013-02-15 JP JP2013027489A patent/JP2014157908A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62144365A (ja) * | 1985-12-18 | 1987-06-27 | Nec Corp | 積層構造 |
JPH04162637A (ja) * | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | ヘテロ接合電界効果トランジスタ |
JPH09139493A (ja) * | 1995-11-16 | 1997-05-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP2002176169A (ja) * | 2000-12-05 | 2002-06-21 | Showa Denko Kk | GaInP系積層構造体およびそれを用いて作製した電界効果型トランジスタ |
JP2002252345A (ja) * | 2001-02-22 | 2002-09-06 | Fujitsu Ltd | Iii−v族化合物半導体を利用した電界効果トランジスタ |
Non-Patent Citations (1)
Title |
---|
JPN6014046573; Takatomo Enoki, Kunihiro Arai, Atsuo Kohzen, Yasunobu Ishii: '"Design and characteristics of InGaAs/InP composite-channel HFET's"' IEEE Transactions on Electron Devices Vol. 42, No. 8, 199508, p. 1413-1418 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016219726A (ja) * | 2015-05-26 | 2016-12-22 | 日本電信電話株式会社 | 電界効果トランジスタ |
CN111727507A (zh) * | 2018-02-21 | 2020-09-29 | 三菱电机株式会社 | 高电子迁移率晶体管及用于制造高电子迁移率晶体管的方法 |
CN111727507B (zh) * | 2018-02-21 | 2023-08-22 | 三菱电机株式会社 | 高电子迁移率晶体管及用于制造高电子迁移率晶体管的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5589850B2 (ja) | 半導体装置及びその製造方法 | |
JP5383652B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US8164117B2 (en) | Nitride semiconductor device | |
CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
WO2010064362A1 (ja) | 電界効果トランジスタ | |
CN111213244B (zh) | 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管 | |
JP2018011060A (ja) | 窒化物半導体構造物 | |
JP2009231508A (ja) | 半導体装置 | |
TWI695504B (zh) | 異質接面雙極性電晶體 | |
CN111194483A (zh) | 具有多金属栅极的晶体管 | |
JP2007027594A (ja) | 電界効果トランジスタ | |
US11211481B2 (en) | III-V semiconductor device | |
JP2015118968A (ja) | 電界効果型半導体装置 | |
JP2009224605A (ja) | 半導体装置およびその製造方法 | |
JP5510325B2 (ja) | 電界効果トランジスタ | |
US9379205B2 (en) | Semiconductor device | |
JP5721782B2 (ja) | 半導体装置 | |
JP2013225621A (ja) | 半導体装置およびその製造方法 | |
US20160163845A1 (en) | Field-effect compound semiconductor device | |
US20210202728A1 (en) | Enhancement-mode high-electron-mobility transistor | |
JP2013239735A (ja) | 電界効果トランジスタ | |
JP2014157908A (ja) | 電界効果トランジスタ | |
JP6831312B2 (ja) | ダイオード | |
EP2978013A1 (en) | Semiconductor device | |
WO2017126428A1 (en) | Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |