JP2009231508A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009231508A JP2009231508A JP2008074539A JP2008074539A JP2009231508A JP 2009231508 A JP2009231508 A JP 2009231508A JP 2008074539 A JP2008074539 A JP 2008074539A JP 2008074539 A JP2008074539 A JP 2008074539A JP 2009231508 A JP2009231508 A JP 2009231508A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor layer
- undoped
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 198
- 150000004767 nitrides Chemical class 0.000 claims abstract description 133
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 claims description 11
- 229910002704 AlGaN Inorganic materials 0.000 abstract 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 67
- 229910002601 GaN Inorganic materials 0.000 description 64
- 230000015572 biosynthetic process Effects 0.000 description 21
- 230000005533 two-dimensional electron gas Effects 0.000 description 20
- 230000005669 field effect Effects 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000005381 potential energy Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
Abstract
【課題】窒化物半導体からなるノーマリオフ型の半導体装置であって、電流コラプスを抑制し且つ大電流密度及び高耐圧特性を得られるようにする。
【解決手段】半導体装置は、基板101の上に形成されたアンドープGaN層103と、アンドープGaN層103の上に形成され、バンドギャップエネルギーがアンドープGaN層103よりも大きいアンドープAlGaN層104と、アンドープAlGaN層104の上に形成されたp型AlGaN層105及び高濃度p型GaN層106と、高濃度p型GaN層106の上に形成されたn型AlGaN層107とを有している。高濃度p型GaN層106におけるn型AlGaN層107に形成された開口部107aからの露出領域の上には、高濃度p型GaN層106とオーミック接触するゲート電極112が形成されている。
【選択図】図1
【解決手段】半導体装置は、基板101の上に形成されたアンドープGaN層103と、アンドープGaN層103の上に形成され、バンドギャップエネルギーがアンドープGaN層103よりも大きいアンドープAlGaN層104と、アンドープAlGaN層104の上に形成されたp型AlGaN層105及び高濃度p型GaN層106と、高濃度p型GaN層106の上に形成されたn型AlGaN層107とを有している。高濃度p型GaN層106におけるn型AlGaN層107に形成された開口部107aからの露出領域の上には、高濃度p型GaN層106とオーミック接触するゲート電極112が形成されている。
【選択図】図1
Description
本発明は、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置に関する。
窒化ガリウム(GaN)に代表されるIII族窒化物半導体は、例えば窒化ガリウム(GaN)及び窒化アルミニウム(AlN)の禁止帯幅が室温でそれぞれ3.4eV及び6.2eVと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく且つ電子飽和速度が砒化ガリウム(GaAs)等の化合物半導体やシリコン(Si)等と比べて大きいという特徴を有している。そこで、高周波用電子デバイス又は高出力電子デバイスとして、GaN系の化合物半導体材料を用いた電界効果トランジスタ(Field Effect Transistor:FET)の研究開発が活発に行われている。
GaN等の窒化物半導体材料は、AlN又は窒化インジウム(InN)と種々の混晶を得られるため、従来のGaAs等の砒素系半導体材料と同様にヘテロ接合を形成することが可能である。窒化物半導体によるヘテロ接合、例えばAlGaN/GaNヘテロ構造においては、その界面に自発分極及びピエゾ分極によって生じる高濃度のキャリアが不純物をドーピングしない状態でも発生するという特徴を有する。このため、窒化物半導体によりFETを作製すると、デプレッション型(ノーマリオン型)になり易く、エンハンスメント型(ノーマリオフ型)にはなりにくい。しかしながら、現在のパワーエレクトロニクス分野で使用されているデバイスのほとんどがノーマリオフ型であり、GaN系の窒化物半導体デバイスにおいてもノーマリオフ型が強く求められている。
ノーマリオフ型のトランジスタには、AlGaN/GaN構造におけるAlGaN層をゲート電極の下側部分でのみ薄膜化する、いわゆるリセス構造を形成し、2次元電子ガス(2DEG)濃度を減少させて、閾値電圧を正の値にシフトさせる構造や、主面の面方位が{10−12}面であるサファイア基板の主面上に、面方位が{11−20}面であるGaN層を成長し、サファイア基板の主面に対して垂直な方向には分極電界が生じないようにすることにより、ノーマリオフ型を実現する等の方法が報告されている。ここで、面方位のミラー指数に付した負符号は、該負符号に続く一の指数の反転を便宜的に表している。
ノーマリオフ型のFETを実現する有望な構造として、ゲート電極形成部にp型AlGaN層を形成した接合型電界効果トランジスタ(Junction Field Effect Transistor:JFET)が提案されている。JFET構造において、p型AlGaN層をAlGaNからなるバリア層と接続することにより、AlGaN層のポテンシャルエネルギーが引き上げられる。これにより、p型AlGaN層が形成されたゲート電極形成部の直下に形成される2次元電子ガスの濃度を減少させることができるため、JFETはノーマリオフ動作が可能となる。また、ゲート電極形成部に、金属と半導体との接合であるショットキ接合と比べてビルトインポテンシャルが大きいpn接合を用いるため、ゲートの立ち上がり電圧を大きくすることができる。このため、正のゲート電圧を印加しても、ゲートリーク電流を小さく抑えることが可能となる。
なお、ここで、AlGaNはAlxGa1−xN(但し、xは、0<x<1である。)を表し、InGaNはInyGa1−yN(yは、0<y<1である。)を表し、InAlGaNはInyAlxGa1−x−yN(x、yは、0<x<1、0<y<1、0<x+y<1である。)を表す。この表記は以下についても同様である。
特開2007−220895号公報
しかしながら、前記従来の窒化物半導体からなるJFETは、ゲート電極形成部を除く領域の半導体層の最表面と2次元電子ガス層との距離が、アンドープのAlGaN層(バリア層)の膜厚に相当する約25nmと小さく、2次元電子ガス層は表面準位にトラップした電子が形成する空乏層の影響を受けやすい。このため、高いドレイン電圧でFETを動作した場合にドレイン電流が減少する、いわゆる電流コラプスという現象が発生しやすいという問題がある。
図12に示すように、従来の窒化物半導体からなるJFETは、サファイアからなる基板401の上に順次形成された、AlNからなるバッファ層402、アンドープのGaNからなるチャネル層403、アンドープのAlGaNからなるバリア層404及び該バリア層404とゲート電極411との間にのみ選択的に設けられたp型のAlGaN層405及び高濃度p型GaN層406を有している。
バリア層404の上におけるゲート電極411の両側方の領域には、ゲート電極411とそれぞれ間隔をおいてソース電極409及びドレイン電極410が形成されている。ここで、ゲート電極411は、例えばニッケル(Ni)からなり、高濃度p型GaN層406とはオーミック接触している。ソース電極409及びドレイン電極410は、基板側から積層されたチタン(Ti)とアルミニウム(Al)との積層膜からなる。さらに、表面は窒化シリコン(SiN)の保護膜で覆われている。
図13は図12に示す従来のJFETに対して、ゲート電極411とドレイン電極410とに同一周期のパルス電圧を印加した際のドレイン電流Idとドレイン電圧Vdsとの関係を表わしている。ここで、ゲート電極411及びドレイン電極410に印加されるパルス電圧のパルス幅は0.5μsとし、パルス間隔は1msとしている。
図13において、プロットAはパルス電圧を印加する前のバイアス条件として、ゲート電圧及びドレイン電圧が共に0Vの場合であり、プロットBはゲート電圧が0Vで且つドレイン電圧が60Vの場合を表わしている。図13に示すように、例えばゲート電圧Vgsが5VのプロットBで且つドレイン電圧Vdsが10Vの場合は、ゲート電圧Vgsが5VのプロットAで且つドレイン電圧Vdsが10Vの場合と比べて、ドレイン電流Idが90mA/mm程度減少している。これにより、バイアス電圧を印加するよりも前にドレイン電極410に高いドレイン電圧が印加されている場合には、オン抵抗が増大することが分かる。これが電流コラプスと呼ばれる現象であり、電流コラプスが生じるとオン抵抗が大幅に増大するため、高いドレイン電圧が印加されるパワートランジスタにとっては極めて重大な問題となる。
本発明は、前記従来の問題に鑑み、窒化物半導体からなるノーマリオフ型の半導体装置であって、電流コラプスを抑制し且つ大電流密度及び高耐圧特性を得られるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体装置を構成する半導体積層体におけるゲート電極の形成領域を除く領域にアンドープ又はn型半導体層を設ける構成とする。
具体的に、本発明に係る第1の半導体装置は、基板の上に形成された第1の窒化物半導体層と、第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、第2の窒化物半導体層の上に形成され、p型不純物が添加された第3の窒化物半導体層と、第3の窒化物半導体層の上に形成され、アンドープ又はn型不純物が添加された第4の窒化物半導体層と、第3の窒化物半導体層における第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする。
第1の半導体装置によると、p型不純物が添加された第3の窒化物半導体と、該第3の窒化物半導体層の上に形成され、アンドープ又はn型不純物が添加された第4の窒化物半導体層と、第3の窒化物半導体層における第4の窒化物半導体層に形成された開口部からの露出領域の上に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、アンドープ又はn型の第4の窒化物半導体層(電子供給層)を残すことにより、第4の窒化物半導体層の表面と2次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の2次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
本発明に係る第2の半導体装置は、基板の上に形成された第1の窒化物半導体層と、第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、第2の窒化物半導体層の上に形成され、バンドギャップエネルギーが第2の窒化物半導体層より小さい第3の窒化物半導体層と、第3の窒化物半導体層の上に形成され、バンドギャップエネルギーが第3の窒化物半導体層より大きい第4の窒化物半導体層と、第3の窒化物半導体層における第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする。
第2の半導体装置によると、バンドギャップエネルギーが第2の窒化物半導体層より小さい第3の窒化物半導体と、該第3の窒化物半導体層の上に形成され、バンドギャップエネルギーが第3の窒化物半導体層より大きい第4の窒化物半導体層と、第3の窒化物半導体層における第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、第4の窒化物半導体層(電子供給層)を残すことにより、第4の窒化物半導体層の表面と2次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の2次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
本発明に係る第3の半導体装置は、基板の上に形成された第1の窒化物半導体層と、第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、第2の窒化物半導体層の上に形成され、バンドギャップエネルギーが第2の窒化物半導体層より小さい第3の窒化物半導体層と、第3の窒化物半導体層の上に形成され、n型不純物が添加された第4の窒化物半導体層と、第3の窒化物半導体層における第4の窒化物半導体層に形成された開口部からの露出領域に接する形で形成されたゲート電極とを備えていることを特徴とする。
第3の半導体装置によると、バンドギャップエネルギーが第2の窒化物半導体層より小さい第3の窒化物半導体と、該第3の窒化物半導体層の上に形成され、n型不純物が添加された第4の窒化物半導体層と、第3の窒化物半導体層における第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えているため、ゲートの立ち上がり電圧を窒化物半導体が持つバンドギャップエネルギーに対応した値にすることができるので、大きなドレイン電流を得ることができる。その上、ゲート電極形成部を除いて、第4の窒化物半導体層(電子供給層)を残すことにより、第4の窒化物半導体層の表面と2次元電子ガス層との距離を大きくすることができるため、表面準位にトラップされた電子が形成する空乏層の2次元電子ガス層への影響を小さくできるので、電流コラプスを抑制することが可能となる。
第1の半導体装置において、第1の窒化物半導体層は、AlxGa1−xN(但し、xは、0≦x<1である。)からなり、第2の窒化物半導体層は、AlyGa1−yN(但し、yは、0<y≦1,x<yである。)からなり、第3の窒化物半導体層は、AlzGa1−zN(但し、zは、0≦z≦1である。)からなり、第4の窒化物半導体層は、AlwGa1−wN(但し、wは、0≦w≦1である。)からなることが好ましい。
この好ましい構成によれば、第1の窒化物半導体層と第2の窒化物半導体層との界面に1.0×1013cm−2以上のシートキャリア濃度を有する2次元電子ガス層を形成することが可能となる。
第2又は第3の半導体装置において、第1の窒化物半導体層は、AlxGa1−xN(但し、xは、0≦x<1である。)からなり、第2の窒化物半導体層は、AlyGa1−yN(但し、yは、0<y≦1,x<yである。)からなり、第3の窒化物半導体層は、InzGa1−zN(但し、zは、0<z≦1である。)からなり、第4の窒化物半導体層は、AlwGa1−wN(但し、wは、0≦w≦1である。)からなることが好ましい。
この好ましい構成によれば、第1の窒化物半導体層と第2の窒化物半導体層との界面に1.0×1013cm−2以上のシートキャリア濃度を有する2次元電子ガス層を形成することが可能となる。
本発明の半導体装置は、第3の窒化物半導体層とゲート電極との間に形成された絶縁膜をさらに備えていることが好ましい。
この好ましい構成によれば、正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
本発明の半導体装置は、ゲート電極を挟む領域で且つ第1の半導体層、第2の半導体層、第3の半導体層及び第4の半導体層のうちの少なくとも2層の半導体層と接するように形成されたソース電極及びドレイン電極をさらに備えていることが好ましい。
この好ましい構成によれば、オーミック電極であるソース電極及びドレイン電極との接触抵抗をより低減することができる。
本発明に係る半導体装置によると、ゲート電極形成部を除く領域に、アンドープ又はn型不純物が添加された電子供給層(第4の半導体層)を残すことにより、窒化物半導体の表面と2次元電子ガス層との距離を大きくすることが可能となるため、表面準位にトラップされた電子が形成する空乏層の影響を小さくできるので、ノーマリオフ型で且つ電流コラプスが抑制された窒化物半導体からなる半導体装置を実現できる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
本発明の第1の実施形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図1に示すように、第1の実施形態に係る電界効果トランジスタは、主面の面方位が(0001)面のサファイアからなる基板101の主面上に、膜厚が100nmの窒化アルミニウム(AlN)からなるバッファ層102と、膜厚が2μmのアンドープの窒化ガリウム(GaN)層103と、膜厚が25nmのアンドープの窒化アルミニウムガリウム(AlGaN)層104と、膜厚が50nmのp型AlGaN層105と、膜厚が5nmの高濃度p型GaN層106と、膜厚が20nmのn型AlGaN層107とが、順次エピタキシャル成長により形成されている。ここでは、各AlGaN層104、105及び107におけるAl組成は、いずれも25%としている。但し、アンドープGaN層103にはAlxGa1−xN(但し、xは、0≦x≦1である。)を、アンドープAlGaN層104にはAlyGa1−yN(但し、yは、0<y≦1,x<yである。)を、p型AlGaN層105及びp型高濃度GaN層106にはAlzGa1−zN(但し、zは、0≦z≦1である。)を、n型AlGaN層107にはAlwGa1−wN(但し、wは、0≦w≦1である。)を用いることができる。
n型AlGaN層107には、選択的にエッチングされ、高濃度p型GaN層106を露出するゲート電極形成部である開口部107aが形成されている。該開口部107aには、ニッケル(Ni)からなるゲート電極112が高濃度p型GaN層106とオーミック接触して形成されている。
また、開口部107aの両側には、該開口部107aと間隔をおき且つn型AlGaN層107、高濃度p型GaN層106及びp型AlGaN層105を上から掘り込んでアンドープAlGaN層104が露出され、その露出された領域の上には、アンドープAlGaN層104と接触するように、それぞれチタン(Ti)/アルミニウム(Al)からなるソース電極110及びドレイン電極111が形成されている。
ソース電極110、ドレイン電極111及びゲート電極112を除くn型AlGaN層107の上面及び開口部107aの底面及び壁面には、窒化シリコン(SiN)からなる保護膜109が形成されている。
ソース電極110及びドレイン電極111におけるゲート電極112に対して外側の領域には、例えばアルゴン(Ar)イオン等がアンドープGaN層103の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域108が形成されている。
ここで、p型AlGaN層105への空乏層の広がりを抑制するには、該p型AlGaN層105のキャリア濃度は1×1018cm−3以上であることが望ましい。また、ゲート電極112におけるオーミックコンタクト抵抗を低減するには、高濃度p型GaN層106のキャリア濃度は2×1018cm−3以上であることが望ましい。また、ソース電極110とゲート電極112との間及びドレイン電極111とゲート電極112との間におけるリーク電流を低減するために、ゲート電極形成部を除くp型AlGaN層105、高濃度p型GaN層106及びn型AlGaN層107のキャリアはいずれも空乏化していることが望ましい。空乏化することにより、リーク電流を抑制でき、トランジスタの耐圧を向上させることが可能となる。なお、高濃度p型GaN層106は必ずしも設ける必要はない。また、高濃度p型GaN層106をp型AlGaN層105とAl組成比が同一の高濃度p型AlGaN層としてもよい。このように、p型AlGaN層105とAl組成比が同一の高濃度p型AlGaN層とすることにより、アンドープAlGaN層104とp型AlGaN層105との界面、又はp型AlGaN層105と高濃度p型AlGaN層との界面、又は高濃度p型AlGaN層とn型AlGaN層107との界面にバンドギャップエネルギーの不連続が生じず、電子若しくは正孔が蓄積されないため、リーク電流を抑制することができるので、トランジスタの耐圧を向上させることが可能となる。
図2は本発明の第1の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを表している。図2に示すように、アンドープGaN層103とアンドープAlGaN層104のヘテロ界面においては、アンドープの半導体層同士の接合ではあるものの、自発分極とピエゾ分極とによって生じた電荷により、ヘテロ界面の伝導帯Ecに下向きのポテンシャルの溝が形成される。
また、ゲート電極形成部においては、p型AlGaN層105及び高濃度p型GaN層106が、アンドープAlGaN層104と接続されることにより、該アンドープAlGaN層104とアンドープGaN層103とのポテンシャルエネルギーEが引き上げられる。これにより、アンドープAlGaN層104とアンドープGaN層103とのヘテロ界面に形成されたポテンシャルの溝がフェルミエネルギーEfよりも上に位置する。その結果、ゲート電極112にバイアス電圧が印加されないときは、アンドープAlGaN層104とアンドープGaN層103とのヘテロ界面の伝導帯Ecに2次元電子ガス層は形成されず、ノーマリオフ状態となる。
図3は本発明の第1の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを表している。図3に示すように、ゲート電極形成部を除く素子領域においては、n型AlGaN層107が高濃度p型GaN層106と接続されているため、p型AlGaN層105及び高濃度p型GaN層106との接続により引き上げられたアンドープAlGaN層104とアンドープGaN層103とのポテンシャルエネルギーEがn型AlGaN層107との接続により引き下げられる。これにより、アンドープAlGaN層104とアンドープGaN層103とのヘテロ界面に形成された伝導帯Ecの溝は、フェルミエネルギーEfよりも低い位置になる。このため、アンドープAlGaN層104とアンドープGaN層103とのヘテロ界面に2次元電子ガス層が形成されて、ノーマリオン状態となる。また、n型AlGaN層107との接続により素子領域の表面と2次元電子ガス層との距離が長くなるため、表面準位にトラップされた電子が形成する空乏層が2次元電子ガス層にまで到達しなくなるので、電流コラプスが抑制される。
以上のように形成された電界効果トランジスタの電流電圧(I−V)特性を図4(a)及び図4(b)に示す。図4(a)はドレイン電圧Vdsを10Vに設定した場合のゲート電圧Vgsとドレイン電流Idsとの関係を表している。図4(a)から分かるように、第1の実施形態に係る電界効果トランジスタは、ノーマリオフ型を示していることが分かる。また、図4(b)は図1に示す窒化物半導体装置に対して、ゲート電極112とドレイン電極111とに同一周期のパルス電圧を印加した際のドレイン電流Idとドレイン電圧Vdsとの関係を表している。ここで、ゲート電極112及びドレイン電極111に印加されるパルス電圧のパルス幅は0.5μsとし、パルス間隔は1msとしている。 図4(b)において、プロットAはパルス電圧を印加する前のバイアス条件として、ゲート電圧及びドレイン電圧が共に0Vの場合であり、プロットBはゲート電圧が0Vで且つドレイン電圧が60Vの場合を表わしている。図4(b)のプロットBに示すように、ゲート電圧Vgsが1Vから5Vのいずれであっても、また、ドレイン電圧Vdsが10Vから60Vのいずれであっても、高いドレイン電圧が印加されないプロットAの場合の特性とほぼ一致していることから、オン抵抗も変わらず、従って電流コラプスが抑制されていることが分かる。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
以下、本発明の第2の実施形態について図面を参照しながら説明する。
図5は本発明の第2の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図5に示すように、第2の実施形態に係る電界効果トランジスタは、主面の面方位が(0001)面のサファイアからなる基板201の主面上に、膜厚が100nmの窒化アルミニウム(AlN)からなるバッファ層202と、膜厚が2μmのアンドープの窒化ガリウム(GaN)層203と、膜厚が25nmのアンドープの窒化アルミニウムガリウム(AlGaN)層204と、膜厚が50nmのp型組成傾斜AlGaN層205と、膜厚が5nmの高濃度p型GaN層206と、膜厚が20nmのn型組成傾斜AlGaN層207とが、順次エピタキシャル成長により形成されている。ここでは、アンドープAlGaN層204のAl組成は25%である。また、p型組成傾斜AlGaN層205におけるAl組成は、アンドープAlGaN層204側で25%であり、高濃度p型GaN層206側で0%であり、その間のAl組成は25%から0%にまで連続的に又は段階的に減少している。また、n型組成傾斜AlGaN層207におけるAl組成は、高濃度p型GaN層206側で0%であり、n型組成傾斜AlGaN層207の上面までの間のAl組成は0%から25%にまで連続的に又は段階的に増大している。
n型組成傾斜AlGaN層207には、選択的にエッチングされ、高濃度p型GaN層206を露出するゲート電極形成部である開口部207aが形成されている。該開口部207aには、Niからなるゲート電極212が高濃度p型GaN層206とオーミック接触して形成されている。
また、開口部207aの両側には、該開口部207aと間隔をおき且つn型組成傾斜AlGaN層207、高濃度p型GaN層206及びp型組成傾斜AlGaN層205を上から掘り込んでアンドープAlGaN層204が露出され、その露出された領域の上には、アンドープAlGaN層204と接触するように、それぞれTi/Alからなるソース電極210及びドレイン電極211が形成されている。
ソース電極210、ドレイン電極211及びゲート電極212を除くn型組成傾斜層207の上面及び開口部207aの底面及び壁面には、SiNからなる保護膜209が形成されている。
ソース電極210及びドレイン電極211におけるゲート電極212に対して外側の領域には、例えばArイオン等がアンドープGaN層203の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域208が形成されている。
図6に本発明の第2の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを示す。図6に示すように、高濃度p型GaN層206とp型組成傾斜AlxGa1−xN(0≦x≦0.25)層205との界面付近におけるp型組成傾斜AlxGa1−xN(0≦x≦0.25)層205のAl組成xを0とすることにより、p型組成傾斜AlGaN層205と高濃度p型GaN層206との界面にバンドギャップエネルギーの不連続が発生しない。
図2に示した第1の実施形態においては、高濃度p型GaN層106とp型AlGaN層105とのヘテロ界面にバンドギャップエネルギーの不連続が発生して、該ヘテロ界面に蓄積された正孔によるリーク電流が流れるため、オフ耐圧が低下する。
これに対し、第2の実施形態においては、p型組成傾斜AlGaN層205と高濃度p型GaN層206との界面に正孔が蓄積されないため、リーク電流を抑制できるので、オフ耐圧が向上する。
図7に本発明の第2の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを示す。図7に示すように、高濃度p型GaN層206とn型組成傾斜AlxGa1−xN(0≦x≦0.25)層207との界面付近におけるn型組成傾斜AlxGa1−xN(0≦x≦0.25)層207のAl組成xを0とすることにより、n型組成傾斜AlGaN層207と高濃度p型GaN層206との界面にバンドギャップエネルギーの不連続が発生しない。
図3に示した第1の実施形態においては、高濃度p型GaN層106とn型AlGaN層107とのヘテロ界面にバンドギャップエネルギーの不連続が発生して、該ヘテロ界面に蓄積された電子によるリーク電流が流れるため、オフ耐圧が低下する。
これに対し、第2の実施形態においては、高濃度p型GaN層206とn型組成傾斜AlGaN層207との界面に電子が蓄積されないため、リーク電流を抑制できるので、オフ耐圧が向上する。
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
以下、本発明の第3の実施形態について図面を参照しながら説明する。
図8は本発明の第3の実施形態に係る半導体装置であって、電界効果トランジスタの断面構成を示している。図8に示すように、第3の実施形態に係る電界効果トランジスタは、主面の面方位が(0001)面のサファイアからなる基板301の主面上に、膜厚が100nmのAlNからなるバッファ層302と、膜厚が2μmのアンドープGaN層303と、膜厚が25nmのアンドープAlGaN層304と、膜厚が5nmのアンドープの窒化インジウムガリウム(InGaN)層305と、膜厚が20nmのアンドープAlGaN層306とが、順次エピタキシャル成長により形成されている。ここでは、各AlGaN層304、306におけるAl組成はいずれも25%とし、アンドープInGaN層305におけるIn組成は20%としている。
アンドープAlGaN層306には、選択的にエッチングされ、アンドープInGaN層305を露出するゲート電極形成部である開口部306aが形成されている。該開口部306aには、Niからなるゲート電極312がアンドープInGaN層305と接触して形成されている。
また、開口部306aの両側には、該開口部306aと間隔をおき且つアンドープAlGaN層306及びアンドープInGaN層305を上から掘り込んでアンドープAlGaN層304が露出され、その露出された領域の上には、アンドープAlGaN層304と接触するように、それぞれTi/Alからなるソース電極310及びドレイン電極311が形成されている。
ソース電極310、ドレイン電極311及びゲート電極312を除くアンドープAlGaN層306の上面及び開口部306aの底面及び壁面には、SiNからなる保護膜309が形成されている。
ソース電極310及びドレイン電極311におけるゲート電極312に対して外側の領域には、例えばArイオン等がアンドープGaN層303の上部にまで達するようにイオン注入され、高抵抗化された素子分離領域308が形成されている。
図9に本発明の第3の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部のエネルギーバンドを示す。図9に示すように、アンドープGaN層303とアンドープAlGaN層304とのヘテロ界面においては、アンドープ層同士の接合ではあるものの、自発分極とピエゾ分極とによって誘起された電荷が基板301から上方に向かう方向の電界をアンドープAlGaN層304の内部に生じさせる。このため、アンドープGaN層303とアンドープAlGaN層304とのヘテロ界面の伝導帯Ecに下向きのポテンシャルの溝が形成される。また、アンドープAlGaN層304とアンドープInGaN層305とのヘテロ界面においてはアンドープ同士の接合ではあるが、自発分極とピエゾ分極とによって誘起された電荷が基板301に向かう方向の電界をアンドープInGaN層305の内部に生じさせる。これらの電界により、アンドープGaN層303とアンドープAlGaN層304とのポテンシャルエネルギーが引き上げられ、アンドープGaN層303とアンドープAlGaN層304とのヘテロ界面の伝導帯Ecに形成されたポテンシャルの溝がフェルミエネルギーEfよりも上に位置する。その結果、ゲート電極312にバイアス電圧が印加されないときは、アンドープGaN層303とアンドープAlGaN層304とのヘテロ界面の伝導帯Ecに2次元電子ガス層は形成されず、ノーマリオフ状態となる。
図10に本発明の第3の実施形態に係る電界効果トランジスタの各半導体層におけるゲート電極形成部を除く素子領域のエネルギーバンドを示す。図10に示すように、ゲート電極形成部を除く素子領域においては、アンドープAlGaN層306がアンドープInGaN層305と接続されている。このため、アンドープInGaN層305とアンドープAlGaN層306とのヘテロ界面においてはアンドープ層同士の接合ではあるが、自発分極とピエゾ分極とによって誘起された電荷が基板から上方に向かう方向の電界をアンドープAlGaN層306の内部に生じさせる。この生じた電界により、アンドープInGaN層305との接続により引き上げられたポテンシャルエネルギーEが引き下げられるので、アンドープGaN層303とアンドープAlGaN層304とのヘテロ界面の伝導帯Ecに形成されたポテンシャルの溝はフェルミエネルギーEfよりも下に位置する。その結果、アンドープGaN層303とアンドープAlGaN層304とのヘテロ界面の伝導帯Ecに2次元電子ガス層が形成されて、ノーマリオン状態となる。
また、第3の実施形態においては、アンドープAlGaN層306をアンドープInGaN層305の上に設けていることにより、素子領域の表面(ここではアンドープAlGaN層306の表面)と2次元電子ガス層との距離が長くなるため、素子領域の表面準位にトラップされた電子が形成する空乏層は、2次元電子ガス層にまで到達しないので、電流コラプスが抑制される。
(第3の実施形態の一変形例)
図11に第3の実施形態の一変形例に係る電界効果トランジスタの断面構成を示す。図11に示す本変形例に係る電界効果トランジスタは、第3の実施形態に係る電界効果トランジスタとは、ゲート電極312が、開口部306aから露出するアンドープInGaN層305の上に、SiNからなる保護膜309を介在させて形成されている点のみが異なる。このような構成とすることにより、ゲート電極312に正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
図11に第3の実施形態の一変形例に係る電界効果トランジスタの断面構成を示す。図11に示す本変形例に係る電界効果トランジスタは、第3の実施形態に係る電界効果トランジスタとは、ゲート電極312が、開口部306aから露出するアンドープInGaN層305の上に、SiNからなる保護膜309を介在させて形成されている点のみが異なる。このような構成とすることにより、ゲート電極312に正のゲート電圧を印加してもゲートリーク電流をより一層小さく抑えることが可能となる。
なお、本変形例は、第3の実施形態に限られず、第1の実施形態及び第2の実施形態においても適用可能である。
また、第1〜第3の実施形態及びその変形例においては、各ゲート電極のいずれもが、ソース電極との距離よりもドレイン電極との距離が大きくなるように形成されている。但し、ゲート電極は必ずしもドレイン電極との距離をソース電極よりも大きくする必要はないが、パワートランジスタの場合には、ドレイン耐圧を向上させる上で好ましい。
また、第1の実施形態においては、電子走行層にアンドープGaN層103を用い、その上に形成される、アンドープGaN層103よりもバンドギャップエネルギーが大きいバリア層にアンドープAl0.25Ga0.75N層104を用いたが、この組成に限られない。すなわち、GaN層103のAl組成がAlGaN層104のAl組成よりも小さい限りは、GaN層103をAlGaN層とすることができる。これは、他の実施形態においても同様である。
本発明に係る半導体装置は、ノーマリオフ型で且つ電流コラプスが抑制された窒化物半導体からなる半導体装置を実現でき、例えば民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物半導体を用いた半導体装置等に有用である。
101 基板
102 バッファ層
103 アンドープGaN層
104 アンドープAlGaN層
105 p型AlGaN層
106 高濃度p型GaN層
107 n型AlGaN層
107a 開口部
108 素子分離領域
109 保護膜
110 ソース電極
111 ドレイン電極
112 ゲート電極
201 基板
202 バッファ層
203 アンドープGaN層
204 アンドープAlGaN層
205 p型組成傾斜AlGaN層
206 高濃度p型GaN層
207 n型組成傾斜AlGaN層
207a 開口部
208 素子分離領域
209 保護膜
210 ソース電極
211 ドレイン電極
212 ゲート電極
301 基板
302 バッファ層
303 アンドープGaN層
304 アンドープAlGaN層
305 アンドープInGaN層
306 アンドープAlGaN層
306a 開口部
308 素子分離領域
309 保護膜
310 ソース電極
311 ドレイン電極
312 ゲート電極
102 バッファ層
103 アンドープGaN層
104 アンドープAlGaN層
105 p型AlGaN層
106 高濃度p型GaN層
107 n型AlGaN層
107a 開口部
108 素子分離領域
109 保護膜
110 ソース電極
111 ドレイン電極
112 ゲート電極
201 基板
202 バッファ層
203 アンドープGaN層
204 アンドープAlGaN層
205 p型組成傾斜AlGaN層
206 高濃度p型GaN層
207 n型組成傾斜AlGaN層
207a 開口部
208 素子分離領域
209 保護膜
210 ソース電極
211 ドレイン電極
212 ゲート電極
301 基板
302 バッファ層
303 アンドープGaN層
304 アンドープAlGaN層
305 アンドープInGaN層
306 アンドープAlGaN層
306a 開口部
308 素子分離領域
309 保護膜
310 ソース電極
311 ドレイン電極
312 ゲート電極
Claims (7)
- 基板の上に形成された第1の窒化物半導体層と、
前記第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、
前記第2の窒化物半導体層の上に形成され、p型不純物が添加された第3の窒化物半導体層と、
前記第3の窒化物半導体層の上に形成され、アンドープ又はn型不純物が添加された第4の窒化物半導体層と、
前記第3の窒化物半導体層における前記第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。 - 基板の上に形成された第1の窒化物半導体層と、
前記第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、
前記第2の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第2の窒化物半導体層のバンドギャップエネルギーよりも小さい第3の窒化物半導体層と、
前記第3の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第3の窒化物半導体層のバンドギャップエネルギーよりも大きい第4の窒化物半導体層と、
前記第3の窒化物半導体層における前記第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。 - 基板の上に形成された第1の窒化物半導体層と、
前記第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、
前記第2の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第2の窒化物半導体層のバンドギャップエネルギーよりも小さい第3の窒化物半導体層と、
前記第3の窒化物半導体層の上に形成され、n型不純物が添加された第4の窒化物半導体層と、
前記第3の窒化物半導体層における前記第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。 - 前記第1の窒化物半導体層は、AlxGa1−xN(但し、xは、0≦x<1である。)からなり、
前記第2の窒化物半導体層は、AlyGa1−yN(但し、yは、0<y≦1,x<yである。)からなり、
前記第3の窒化物半導体層は、AlzGa1−zN(但し、zは、0≦z≦1である。)からなり、
前記第4の窒化物半導体層は、AlwGa1−wN(但し、wは、0≦w≦1である。)からなることを特徴とする請求項1に記載の半導体装置。 - 前記第1の窒化物半導体層は、AlxGa1−xN(但し、xは、0≦x<1である。)からなり、
前記第2の窒化物半導体層は、AlyGa1−yN(但し、yは、0<y≦1,x<yである。)からなり、
前記第3の窒化物半導体層は、InzGa1−zN(但し、zは、0<z≦1である。)からなり、
前記第4の窒化物半導体層は、AlwGa1−wN(但し、wは、0≦w≦1である。)からなることを特徴とする請求項2又は3に記載の半導体装置。 - 前記第3の窒化物半導体層と前記ゲート電極との間に形成された絶縁膜をさらに備えていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記ゲート電極を挟む領域で且つ前記第1の半導体層、第2の半導体層、第3の半導体層及び第4の半導体層のうちの少なくとも2層の半導体層と接するように形成されたソース電極及びドレイン電極をさらに備えていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008074539A JP2009231508A (ja) | 2008-03-21 | 2008-03-21 | 半導体装置 |
PCT/JP2009/000258 WO2009116223A1 (ja) | 2008-03-21 | 2009-01-23 | 半導体装置 |
US12/867,427 US8390029B2 (en) | 2008-03-21 | 2009-01-23 | Semiconductor device for reducing and/or preventing current collapse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008074539A JP2009231508A (ja) | 2008-03-21 | 2008-03-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013133319A Division JP5721782B2 (ja) | 2013-06-26 | 2013-06-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231508A true JP2009231508A (ja) | 2009-10-08 |
Family
ID=41090638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008074539A Pending JP2009231508A (ja) | 2008-03-21 | 2008-03-21 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8390029B2 (ja) |
JP (1) | JP2009231508A (ja) |
WO (1) | WO2009116223A1 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108712A (ja) * | 2009-11-13 | 2011-06-02 | New Japan Radio Co Ltd | 窒化物半導体装置 |
JP2011119304A (ja) * | 2009-11-30 | 2011-06-16 | Nichia Corp | 電界効果トランジスタ |
JP2011176195A (ja) * | 2010-02-25 | 2011-09-08 | Toshiba Corp | 窒化物半導体装置 |
JP2011253913A (ja) * | 2010-06-01 | 2011-12-15 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2012124327A (ja) * | 2010-12-08 | 2012-06-28 | Nichia Chem Ind Ltd | 高電子移動度トランジスタ |
JP2012156321A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 窒化物半導体装置及びその製造方法 |
JP2012174714A (ja) * | 2011-02-17 | 2012-09-10 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置 |
WO2013018301A1 (ja) * | 2011-07-29 | 2013-02-07 | パナソニック株式会社 | 半導体装置 |
JP2013074280A (ja) * | 2011-09-29 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
US9391142B2 (en) | 2014-03-11 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
KR101927409B1 (ko) * | 2012-08-07 | 2018-12-10 | 삼성전자주식회사 | 고전자이동도 트랜지스터 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4705412B2 (ja) * | 2005-06-06 | 2011-06-22 | パナソニック株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2010135640A (ja) * | 2008-12-05 | 2010-06-17 | Panasonic Corp | 電界効果トランジスタ |
JP5899519B2 (ja) * | 2009-11-05 | 2016-04-06 | パナソニックIpマネジメント株式会社 | 固体撮像装置 |
KR101774933B1 (ko) * | 2010-03-02 | 2017-09-06 | 삼성전자 주식회사 | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 |
US9373689B2 (en) | 2012-12-28 | 2016-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor and method of forming the same |
JP2014138111A (ja) * | 2013-01-17 | 2014-07-28 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
JP6110163B2 (ja) * | 2013-03-06 | 2017-04-05 | トランスフォーム・ジャパン株式会社 | 半導体装置とその製造方法 |
KR20150051822A (ko) * | 2013-11-05 | 2015-05-13 | 삼성전자주식회사 | 고전자 이동도 트랜지스터 및 그 제조방법 |
JP6341679B2 (ja) * | 2014-02-06 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10106276B2 (en) * | 2015-04-16 | 2018-10-23 | Hughey & Phillips, Llc | Obstruction lighting system configured to emit visible and infrared light |
US9419125B1 (en) * | 2015-06-16 | 2016-08-16 | Raytheon Company | Doped barrier layers in epitaxial group III nitrides |
WO2017099737A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters |
CN107017293A (zh) * | 2017-04-14 | 2017-08-04 | 西安电子科技大学 | 一种具有双凹陷AlGaN势垒层的AlGaN/GaN异质结场效应晶体管 |
CN113707712B (zh) * | 2021-08-27 | 2022-09-23 | 西安电子科技大学 | 高耐压硅基氮化镓功率半导体器件及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235935A (ja) * | 2004-02-18 | 2005-09-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
JP2005317805A (ja) * | 2004-04-28 | 2005-11-10 | Sharp Corp | 薄型半導体装置の製造方法 |
JP2006032650A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 半導体装置 |
JP2007317805A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 窒化物半導体材料、半導体素子およびその製造方法 |
JP2007324263A (ja) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2008010461A (ja) * | 2006-06-27 | 2008-01-17 | Sharp Corp | ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663156B2 (ja) | 2001-05-31 | 2011-03-30 | 富士通株式会社 | 化合物半導体装置 |
JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
JP4751150B2 (ja) * | 2005-08-31 | 2011-08-17 | 株式会社東芝 | 窒化物系半導体装置 |
JP4897948B2 (ja) * | 2005-09-02 | 2012-03-14 | 古河電気工業株式会社 | 半導体素子 |
US7728355B2 (en) * | 2005-12-30 | 2010-06-01 | International Rectifier Corporation | Nitrogen polar III-nitride heterojunction JFET |
JP4705481B2 (ja) * | 2006-01-25 | 2011-06-22 | パナソニック株式会社 | 窒化物半導体装置 |
JP2007220895A (ja) * | 2006-02-16 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置およびその製造方法 |
-
2008
- 2008-03-21 JP JP2008074539A patent/JP2009231508A/ja active Pending
-
2009
- 2009-01-23 US US12/867,427 patent/US8390029B2/en active Active
- 2009-01-23 WO PCT/JP2009/000258 patent/WO2009116223A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235935A (ja) * | 2004-02-18 | 2005-09-02 | Furukawa Electric Co Ltd:The | 高電子移動度トランジスタ |
JP2005317805A (ja) * | 2004-04-28 | 2005-11-10 | Sharp Corp | 薄型半導体装置の製造方法 |
JP2006032650A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 半導体装置 |
JP2007317805A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 窒化物半導体材料、半導体素子およびその製造方法 |
JP2007324263A (ja) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2008010461A (ja) * | 2006-06-27 | 2008-01-17 | Sharp Corp | ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108712A (ja) * | 2009-11-13 | 2011-06-02 | New Japan Radio Co Ltd | 窒化物半導体装置 |
JP2011119304A (ja) * | 2009-11-30 | 2011-06-16 | Nichia Corp | 電界効果トランジスタ |
JP2011176195A (ja) * | 2010-02-25 | 2011-09-08 | Toshiba Corp | 窒化物半導体装置 |
JP2011253913A (ja) * | 2010-06-01 | 2011-12-15 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2012124327A (ja) * | 2010-12-08 | 2012-06-28 | Nichia Chem Ind Ltd | 高電子移動度トランジスタ |
JP2012156321A (ja) * | 2011-01-26 | 2012-08-16 | Toshiba Corp | 窒化物半導体装置及びその製造方法 |
JP2012174714A (ja) * | 2011-02-17 | 2012-09-10 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置 |
US9006787B2 (en) | 2011-02-17 | 2015-04-14 | Transphorm Japan, Inc. | Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus |
US9231075B2 (en) | 2011-02-17 | 2016-01-05 | Transphorm Japan, Inc. | Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus |
WO2013018301A1 (ja) * | 2011-07-29 | 2013-02-07 | パナソニック株式会社 | 半導体装置 |
US9761670B2 (en) | 2011-07-29 | 2017-09-12 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device composed of AlGaInN layers with inactive regions |
JP2013074280A (ja) * | 2011-09-29 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
KR101927409B1 (ko) * | 2012-08-07 | 2018-12-10 | 삼성전자주식회사 | 고전자이동도 트랜지스터 |
US9391142B2 (en) | 2014-03-11 | 2016-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20110012173A1 (en) | 2011-01-20 |
US8390029B2 (en) | 2013-03-05 |
WO2009116223A1 (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009116223A1 (ja) | 半導体装置 | |
JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
JP5468768B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4712459B2 (ja) | トランジスタ及びその動作方法 | |
JP4705412B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4542912B2 (ja) | 窒素化合物半導体素子 | |
JP5620767B2 (ja) | 半導体装置 | |
JP5469098B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP4705481B2 (ja) | 窒化物半導体装置 | |
US20140110759A1 (en) | Semiconductor device | |
JP2010135640A (ja) | 電界効果トランジスタ | |
JP2007220895A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2011029506A (ja) | 半導体装置 | |
JP2011029507A (ja) | 半導体装置 | |
JP2012227456A (ja) | 半導体装置 | |
JP4815020B2 (ja) | 窒化物半導体装置 | |
WO2014108945A1 (ja) | 窒化物半導体デバイス | |
JP2010258313A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2011142358A (ja) | 窒化物半導体装置 | |
JP5721782B2 (ja) | 半導体装置 | |
JP2009278028A (ja) | 半導体装置 | |
JP2011066464A (ja) | 電界効果トランジスタ | |
JP2013239735A (ja) | 電界効果トランジスタ | |
JP2011108712A (ja) | 窒化物半導体装置 | |
JP2015056413A (ja) | 窒化物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101028 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |