JP2012156321A - 窒化物半導体装置及びその製造方法 - Google Patents

窒化物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012156321A
JP2012156321A JP2011014280A JP2011014280A JP2012156321A JP 2012156321 A JP2012156321 A JP 2012156321A JP 2011014280 A JP2011014280 A JP 2011014280A JP 2011014280 A JP2011014280 A JP 2011014280A JP 2012156321 A JP2012156321 A JP 2012156321A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
nitride
semiconductor
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011014280A
Other languages
English (en)
Other versions
JP5654884B2 (ja
Inventor
Yasunobu Saito
泰伸 斉藤
Hidetoshi Fujimoto
英俊 藤本
Tetsuya Ono
哲也 大野
Hiroshi Yoshioka
啓 吉岡
Wataru Saito
渉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011014280A priority Critical patent/JP5654884B2/ja
Priority to CN201110254450XA priority patent/CN102623494A/zh
Priority to US13/238,684 priority patent/US8759878B2/en
Publication of JP2012156321A publication Critical patent/JP2012156321A/ja
Priority to US14/275,281 priority patent/US20140246700A1/en
Application granted granted Critical
Publication of JP5654884B2 publication Critical patent/JP5654884B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】特性の安定化を達成できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第３半導体層５、第４半導体層６、第１電極１０、第２電極８及び第３電極９を備える。第１半導体層３、第２半導体層４、第３半導体層５及び第４半導体層６は、窒化物半導体を含む。第２半導体層４は、第１半導体層３の禁制帯幅以上の禁制帯幅を有する。第３半導体層５は、ＧａＮである。第４半導体層６は、第３半導体層５の上において一部に隙間を有して設けられ、第２半導体層４の禁制帯幅以上の禁制帯幅を有する。第１電極１０は、第３半導体層５の上において第４半導体層６が設けられていない部分に設けられる。第２電極８及び第３電極９は、第４半導体層６の上において、第１電極１０の一方側及び他方側にそれぞれ設けられ、第４半導体層６とオーミック接合している。
【選択図】図１

Description

本発明の実施形態は、窒化物半導体装置及びその製造方法に関する。
窒化物半導体を用いた半導体装置は、その優れた材料特性から、耐圧とオン抵抗の間のトレードオフ関係を改善でき、低オン抵抗化と高耐圧化が可能である。このような窒化物半導体装置の構造の一例として、ＡｌＧａＮ及びＧａＮのへテロ構造を用いた電界効果トランジスタがある。この構造でノーマリオフ化を実現しようとする場合、ゲート電極下のＡｌＧａＮ層をエッチングにより他の部分よりも薄くするリセスゲート構造が用いられる。このような窒化物半導体装置において、安定した特性を得るためにさらなる改善が求められている。
特開２００８−１０５２６号公報
本発明の実施形態は、特性の安定化を達成できる窒化物半導体装置を提供する。
実施形態に係る窒化物半導体装置は、第１半導体層、第２半導体層、第３半導体層、第４半導体層、第１電極、第２電極及び第３電極を備える。
第１半導体層は、窒化物半導体を含む。
第２半導体層は、前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む。
第３半導体層は、前記第２半導体層の上に設けられたＧａＮである。
第４半導体層は、前記第３半導体層の上において一部に隙間を有して設けられ、前記第２半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む。
第１電極は、前記第３半導体層の上において前記第４半導体層が設けられていない部分に設けられる。
第２電極は、前記第４半導体層の上において、前記第１電極の一方側に設けられ、前記第４半導体層とオーミック接合している。
第３電極は、前記第４半導体層の上において、前記第１電極の他方側に設けられ、前記第４半導体層とオーミック接合している。
また、他の実施形態に係る窒化物半導体装置の製造方法は、支持基板上に、窒化物半導体を含む第１半導体層と、前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第２半導体層と、前記第２半導体層の上に設けられたＧａＮである第３半導体層と、を形成する工程と、前記第３半導体層の上において一部に隙間を有して設けられ、前記第２半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第４半導体層を形成する工程と、前記第３半導体層の上において前記第４半導体層が形成されていない部分に第１電極を形成し、前記第４半導体層の上において前記第１電極の両側に第２電極及び第３電極をそれぞれ形成する工程と、を備える。
第１実施形態に係る窒化物半導体装置の構成を例示する模式図である。 第１実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第２実施形態に係る窒化物半導体装置を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る窒化物半導体装置の他の例を示す模式的断面図である。 第４実施形態に係る窒化物半導体装置を例示する模式的断面図である。
以下、実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る窒化物半導体装置の構成を例示する模式図である。
図１に表したように、第１実施形態に係る窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第３半導体層５及び第４半導体層６を備える。また、窒化物半導体装置１１０は、第１電極１０、第２電極８及び第３電極９を備える。
窒化物半導体装置１１０では、支持基板１の上に形成されたバッファ層２を介して、第１半導体層３が形成されている。ここで、説明の便宜上、第１半導体層３から第２半導体層４に向かう方向を上（上側）、その反対を下（下側）ということにする。
第１半導体層３は、窒化物半導体を含む。第２半導体層４は、第１半導体層３の上に設けられる。第２半導体層４は、第１半導体層３の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む。第３半導体層５は、第２半導体層４の上に設けられる。第３半導体層５は、窒化物半導体であって第２半導体層４よりもアルミニウムの含有量が少ない。第４半導体層６は、第３半導体層５の上において一部に隙間を有した状態で設けられる。第４半導体層６は、第２半導体層４の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む。
図１に表した窒化物半導体装置１１０は、ノーマリオフ型の電界効果トランジスタである。
本明細書において「窒化物半導体」とは、ＢαＩｎβＡｌγＧａ１−α−β−γＮ（０≦α≦１，０≦β≦１，０≦γ≦１，α＋β＋γ≦１）なる化学式において組成比α、β及びγをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
実施形態では、窒化物半導体として、ＧａＮ及びＡｌＧａＮのＩＩＩ−Ｖ族窒化物半導体を例とする。
第１半導体層３には、アンドープのＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）が用いられる。一例として、実施形態では、第１半導体層３は、ＧａＮである。第１半導体層３は、チャネル層として機能する。ここで、アンドープとは、意図的に不純物をドープしていない状態を言う。
第２半導体層４には、アンドープまたはｎ形のＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ≦Ｙ）が用いられる。一例として、実施形態では、第２半導体層４は、Ａｌ組成が２５パーセント（％）のＡｌＧａＮである。
第３半導体層５には、第２半導体層４よりもＡｌの含有量が少ない窒化物半導体が用いられる。一例として、実施形態では、第３半導体層５は、Ａｌを含まない窒化物半導体であるＧａＮである。ＧａＮは化学的に安定であり、ＡｌＧａＮに比べて酸化しにくい材料である。第３半導体層５は、ＡｌＧａＮである第２半導体層４の上に形成されている。第２半導体層４及び第３半導体層５の厚さは、第３半導体層５と第２半導体層４との界面に２次元電子ガス７を生成しない厚さになっている。
第４半導体層６には、アンドープまたはｎ形のＡｌＺＧａ１−ｚＮ（０≦Ｚ≦１、Ｘ≦Ｚ）が用いられる。一例として、実施形態では、第４半導体層４は、Ａｌ組成が２５％のＡｌＧａＮである。実施形態において、第４半導体層４は、第２半導体層４と同じ禁制帯幅を有する。
第４半導体層６は、第３半導体層５の上において一部に隙間を有した状態で設けられる。具体的には、後述する第１電極１０を形成する領域以外に設けられる。第４半導体層６の厚さは、第３半導体層５と第２半導体層４との界面に２次元電子ガス７を発生させるのに十分な厚さである。
第１電極１０は、第３半導体層５の上において第４半導体層６が設けられていない部分に設けられる。第１電極１０は、第３半導体層５の上に設けられた絶縁膜１１を介して形成されている。実施形態において、第１電極１０はゲート電極である。このゲート電極は、ＭＩＳ（Metal Insulator Semiconductor）型ゲート電極である。なお、ゲート電極の構造は、ＭＩＳ型に限定されず、第３半導体層５と第１電極１０とがショットキー接合しているショットキーゲート電極であってもよい。
第２電極８は、第４半導体層６の上において、第１電極１０の一方側に設けられる。第２電極８は、第４半導体層６とオーミック接合している。実施形態において、第２電極８は、ソース電極である。
第３電極９は、第４半導体層６の上において、第１電極１０の他方側（第２電極８が設けられた側とは反対側）に設けられる。第３電極９は、第４半導体層６とオーミック接合している。実施形態において、第３電極９は、ドレイン電極である。
このような窒化物半導体装置１１０では、ゲート電極である第１電極１０の直下の半導体層が、ソース電極及びドレイン電極である第２電極８及び第３電極９の直下の半導体層よりも薄いリセス構造になっている。リセス構造では、第１電極１０の下にあるＡｌＧａＮの第２半導体層４及びＧａＮの第３半導体層５の厚さが薄いため、チャネル層である第１半導体層３と第２半導体層４との界面に２次元電子ガス７は発生しない。このため、窒化物半導体装置１１０は、ノーマリオフ型の電界効果トランジスタとなる。
また、リセス構造以外の部分では、ＡｌＧａＮ及びＧａＮによるへテロ構造になっており、低抵抗を実現することができる。
これらにより、低抵抗かつ高耐圧なノーマリオフ型の窒化物半導体装置を実現することができる。
図２〜図４は、第１実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。
先ず、図２（ａ）に表したように、例えばＳｉＣの支持基板１の上に、例えばＡｌＮのバッファ層２を形成する。次に、バッファ層２の上に、例えばＧａＮの第１半導体層３、その上に例えばＡｌＧａＮの第２半導体層４、その上に例えばＧａＮの第３半導体層５を形成する。第１半導体層３、第２半導体層４及び第３半導体層５は、エピタキシャル成長によって連続して形成される。すなわち、第１半導体層３から第３半導体層５が形成されるまで、エピタキシャル成長の炉から出されることはない。
次に、図２（ｂ）に表したように、第３半導体層５まで形成した状態でエピタキシャル成長の炉から取り出し、第３半導体層５の上に絶縁膜１３を形成する。絶縁膜１３は、例えばＳｉＯ２である。絶縁膜１３は、後述の第４半導体層６を形成する部分が除去され、第１電極１０を形成する部分だけ残される。
次に、図３（ａ）に表したように、絶縁膜１３をマスク材として、第３半導体層５の上に例えばＡｌＧａＮの第４半導体層６を形成する。第４半導体層６は、絶縁膜１３以外の部分にエピタキシャル成長によって形成される。第４半導体層６を形成した後は、図３（ｂ）に表したように、絶縁膜１３を除去する。
次に、図４（ａ）に表したように、第４半導体層６及び第３半導体層５の露出する部分を覆うように絶縁膜１１を形成する。その後、図４（ｂ）に表したように、第４半導体層６上の一部の絶縁膜１１を除去し、第４半導体層６が形成されていない部分にゲート電極である第１電極１０を形成する。そして、第４半導体層６上の一部の絶縁膜１１を除去した部分（第４半導体層６の露出部分）にソース電極である第２電極８及びドレイン電極である第３電極９を形成する。これにより、窒化物半導体装置１１０が完成する。
実施形態に係る窒化物半導体装置１１０において、電界効果トランジスタの閾値を決める第２半導体層（ＡｌＧａＮ）４の厚さ、及び第３半導体層（ＧａＮ）５の厚さは、エピタキシャル成長の条件によって正確に決定される。したがって、半導体層のエッチングによりリセス構造を実現する場合に比べて電界効果トランジスタの閾値を均一にすることができる。
さらに、ゲート電極である第１電極１０を形成する領域以外に形成される第４半導体層（ＡｌＧａＮ）６は、再成長によって厚く形成されるため、この部分に対応する第１半導体層（ＧａＮ）３と第２半導体層（ＡｌＧａＮ）４との界面に２次元電子ガス７が発生し、低抵抗を実現できる。
実施形態に係る窒化物半導体装置１１０では、第１半導体層３から第３半導体層５まで炉から取り出すことなく連続してエピタキシャル成長している。このため、半導体層の積層体が炉から取り出されるのは、積層体の最上層（最表面）にＧａＮが形成された後である。ＧａＮは、ＡｌＧａＮに比べて化学的に安定であり、酸化しにくい。したがって、積層体を形成した後、炉から一旦取り出し、マスク材である絶縁膜１３を形成した後に、再度、炉に戻して第４半導体層６をエピタキシャル成長させる際、酸化の影響が少ないＧａＮの上にＡｌＧａＮである第４半導体層６を結晶成長させることができる。
ここで、積層体の最上層がＡｌＧａＮの状態で炉から取り出すと、ＡｌＧａＮの層表面に薄い酸化膜や不純物が設けられ、その上に形成する半導体層に結晶欠陥や、結晶欠陥に起因するトラップ準位が形成されやすい。このようなトラップ準位が存在すると、キャリアがトラップされたり、放出されたりして、特性変動の原因となる。また、トラップ経由で導電経路が形成され、リーク電流の増加や耐圧低下の要因となる。
実施形態に係る窒化物半導体装置１１０では、積層体の最上層が酸化されにくいＧａＮの状態で炉から取り出すため、ＧａＮの上に再度エピタキシャル成長させる層に結晶欠陥が発生しにくい。このようなトラップ準位が形成されにくく、電界効果トランジスタの閾値ばらつきを抑制することができる。したがって、特性異常や特性変動の少ない窒化物半導体装置１１０を実現することができる。
（第２実施形態）
図５は、第２実施形態に係る窒化物半導体装置を例示する模式的断面図である。
第２実施形態に係る窒化物半導体装置１１２については、第１実施形態に係る窒化物半導体装置１１０との相違点を中心に説明する。
窒化物半導体装置１１２は、第３半導体層５と、第４半導体層６と、のあいだに第５半導体層１２を備えている。
第５半導体層１２は、ｎ形の窒化物半導体を含む。一例として、実施形態では、ｎ形にドープされたＡｌＧａＮが用いられる。第４半導体層６がｎ形にドーピングされている場合、第５半導体層１２のドーピング濃度は、第４半導体層６のドーピング濃度よりも高い。第５半導体層１２のドーピングの濃度は、例えば、１×１０１８ｃｍ−３以上が望ましい。
第５半導体層１２は、第３半導体層５の上にエピタキシャル成長によって形成される。第５半導体層１２の上に、連続して第４半導体層６がエピタキシャル成長によって形成される。
第５半導体層１２が設けられていると、再成長界面のトラップ準位を補償することができる。すなわち、第１実施形態に係る窒化物半導体装置１１０のように、第３半導体層５の上に第４半導体層６を結晶成長させた場合でも、再成長界面にわずかながらトラップ準位が形成される可能性がある。高濃度ドープ層である第５半導体層１２を、第３半導体層５と第４半導体層６とのあいだに設けることで、再成長界面のトラップ準位を補償することができる。
すなわち、第５半導体層１２によって、トラップされたキャリアの再放出が容易になる。また、第５半導体層１２によって、再成長界面に電界がかからないようになるため、キャリア捕獲が起こりにくくなる。したがって、特性変動の少ない窒化物半導体装置１１２を実現することが可能になる。
なお、高濃度ドープ層である第５半導体層１２の厚さが厚いと、この高濃度ドープ層を経由して導電経路が発生し、リーク電流の増加や耐圧低下につながる。したがって、第５半導体層１２は、空乏化してフリーキャリアが存在しない厚さにする必要がある。具体的には、第５半導体層１２の厚さは５ナノメートル（ｎｍ）以下であることが望ましい。
（第３実施形態）
図６は、第３実施形態に係る窒化物半導体装置の構成を例示する模式的断面図である。
第３実施形態に係る窒化物半導体装置１１３については、第１実施形態に係る窒化物半導体装置１１０との相違点を中心に説明する。
第３実施形態に係る窒化物半導体装置１１３において、第３半導体層５は、第２半導体層４の一部に設けられている。
また、第４半導体層５は、第２半導体層４の上において、第３半導体層５をあいだにした両側に設けられている。
第３実施形態に係る窒化物半導体装置１１３では、第２半導体層４と第４半導体層６とのあいだに第３半導体層５が設けられていない。このため、第３半導体層５が介在する場合に比べて、ソース電極である第２電極８及びドレイン電極である第３電極９と、第４半導体層６及び第２半導体層４とのあいだのオーミック抵抗を下げることができる。
図７〜図１０は、第３実施形態に係る窒化物半導体装置の製造方法を例示する模式的断面図である。
先ず、図７（ａ）に表したように、例えばＳｉＣの支持基板１の上に、例えばＡｌＮのバッファ層２を形成する。次に、バッファ層２の上に、例えばＧａＮの第１半導体層３、その上に例えばＡｌＧａＮの第２半導体層４、その上に例えばＧａＮの第３半導体層５を形成する。第１半導体層３、第２半導体層４及び第３半導体層５は、エピタキシャル成長によって連続して形成される。すなわち、第１半導体層３から第３半導体層５が形成されるまで、エピタキシャル成長の炉から出されることはない。
次に、図７（ｂ）に表したように、第３半導体層５まで形成した状態でエピタキシャル成長の炉から取り出し、第３半導体層５の上に絶縁膜１３を形成する。絶縁膜１３は、例えばＳｉＯ２である。絶縁膜１３は、後述の第４半導体層６を形成する部分が除去され、第１電極１０を形成する部分だけ残される。
次に、図８（ａ）に表したように、絶縁膜１３をマスク材として、第３半導体層５を選択的にエッチングする。第３半導体層５の選択的なエッチングは、例えば、水素及びアンモニアの混合雰囲気中による熱処理にて行う。これにより、第３半導体層５は、絶縁膜１３によってマスクされた部分以外が除去される。
次に、図８（ｂ）に表したように、絶縁膜１３をマスク材として、第３半導体層５の上に例えばＡｌＧａＮの第４半導体層６を形成する。第４半導体層６は、絶縁膜１３以外の部分で、露出した第２半導体層４の上にエピタキシャル成長によって形成される。第４半導体層６を形成した後は、図９（ａ）に表したように、絶縁膜１３を除去する。
次に、図９（ｂ）に表したように、第４半導体層６及び第３半導体層５の露出する部分を覆うように絶縁膜１１を形成する。その後、図１０に表したように、第４半導体層６上の一部の絶縁膜１１を除去し、第４半導体層６が形成されていない部分にゲート電極である第１電極１０を形成する。そして、第４半導体層６上の一部の絶縁膜１１を除去した部分（第４半導体層６の露出部分）にソース電極である第２電極８及びドレイン電極である第３電極９を形成する。これにより、窒化物半導体装置１１３が完成する。
第３実施形態に係る窒化物半導体装置１１３においても、第１実施形態に係る窒化物半導体装置１１０と同様に、第１電極１０の下にあるＡｌＧａＮの第２半導体層４及びＧａＮの第３半導体層５の厚さが薄いため、チャネル層である第１半導体層３と第２半導体層４との界面に２次元電子ガス７は発生しない。このため、窒化物半導体装置１１０は、ノーマリオフ型の電界効果トランジスタとなる。電界効果トランジスタの閾値を決める第２半導体層（ＡｌＧａＮ）４の厚さ、及び第３半導体層（ＧａＮ）５の厚さは、エピタキシャル成長の条件によって正確に決定される。したがって、半導体層のエッチングによりリセス構造を実現する場合に比べて電界効果トランジスタの閾値を均一にすることができる。
また、ゲート電極である第１電極１０を形成する領域以外に形成される第４半導体層（ＡｌＧａＮ）６は、再成長によって厚く形成されるため、この部分に対応する第１半導体層（ＧａＮ）３と第２半導体層（ＡｌＧａＮ）４との界面に２次元電子ガス７が発生し、低抵抗を実現できる。
さらに、第３実施形態に係る窒化物半導体装置１１３では、ゲート電極である第１電極１０の直下以外の第３半導体層（ＧａＮ）５が除去されているため、ＧａＮの存在によるオーミック抵抗の増加を抑制することができる。
なお、窒化物半導体装置１１３の製造方法において、図８（ｂ）に表した第４半導体層６のエピタキシャル成長を行う前に、図８（ａ）に表した第２半導体層（ＡｌＧａＮ）４に対してサーマルクリーニングを施すようにしてもよい。サーマルクリーニングは、第２半導体層４が露出した支持基板１をエピタキシャル成長を行う炉に投入し、所定の温度に加熱して、第２半導体層４の表面酸化物等を除去する処理である。
第２半導体層４に対してサーマルクリーニングを施した場合、第２半導体層４の表面がわずかに除去される。
図１１は、第３実施形態に係る窒化物半導体装置の他の例を示す模式的断面図である。
図１１に表した窒化物半導体装置１１３Ａにおいて、第２半導体層４にはサーマルクリーニングが施されている。
したがって、第１電極１０の直下の第２半導体層４の厚さに比べ、第４半導体層６の直下の第２半導体層４の厚さが薄くなっている。
第２半導体層４に対するサーマルクリーニングによって、第２半導体層４の表面酸化物等が除去され、この状態で第４半導体層６がエピタキシャル成長される。したがって、第４半導体層６の成長の際、結晶欠陥の発生を抑制でき、特性異常や特性変動の少ない窒化物半導体装置１１３Ａを実現することができる。
（第４実施形態）
図１２は、第４実施形態に係る窒化物半導体装置を例示する模式的断面図である。
第４実施形態に係る窒化物半導体装置１１４については、第３実施形態に係る窒化物半導体装置１１３との相違点を中心に説明する。
窒化物半導体装置１１４は、第２半導体層４と、第４半導体層６と、のあいだに第５半導体層１２を備えている。
第５半導体層１２については、第２実施形態に係る窒化物半導体装置１１２と同様である。すなわち、第５半導体層１２は、ｎ形の窒化物半導体を含む。また、第５半導体層１２の厚さは、例えば、５ｎｍ以下であることが望ましい。
第５半導体層１２が設けられていると、再成長界面のトラップ準位を補償することができる。すなわち、第３実施形態に係る窒化物半導体装置１１３のように、第２半導体層４の上に第４半導体層６を結晶成長させた場合、再成長界面にわずかながらトラップ準位が形成される可能性がある。そこで、高濃度ドープ層である第５半導体層１２を、第２半導体層５と第４半導体層６とのあいだに設けることにより、再成長界面のトラップ準位を補償することができる。
すなわち、第５半導体層１２によって、トラップされたキャリアの再放出が容易になる。また、第５半導体層１２によって、再成長界面に電界がかからないようになるため、キャリア捕獲が起こりにくくなる。したがって、特性変動の少ない窒化物半導体装置１１４を実現することが可能になる。
なお、上記に実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、実施形態では、半導体層としてＡｌＧａＮ及びＧａＮの組み合わせで説明を行ったが、ＧａＮ及びＩｎＧａＮ、ＡｌＮ及びＡｌＧａＮなどの組み合わせでも実施可能である。
また、バッファ層２の構造や厚さについては、その上に結晶品質の良いＧａＮ層等が形成できれば良い。また支持基板１についても結晶品質の良いＧａＮ層等が形成できれば任意でよい。
また、実施形態では、電界効果トランジスタの例について説明したが、ショットキーバリアダイオードなど、他の素子にも容易に適用することができる。
以上説明したように、実施形態に係る窒化物半導体装置及びその製造方法によれば、半導体層の再成長によってリセス構造を形成する場合、再成長界面での欠陥形成を抑制することができ、閾値のばらつきが小さいノーマリーオフ型の窒化物半導体装置を実現できる。したがって、特性の安定した窒化物半導体装置を提供することが可能となる。
上記に実施形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…支持基板、２…バッファ層、３…第１半導体層、４…第２半導体層、５…第３半導体層、６…第４半導体層、８…第２電極、９…第３電極、１０…第１電極、１１…絶縁膜、１２…第５半導体層、１１０，１１２，１１３，１１３Ａ，１１４…窒化物半導体装置

Claims (10)

  1. 窒化物半導体を含む第１半導体層と、
    前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第２半導体層と、
    前記第２半導体層の上に設けられたＧａＮである第３半導体層と、
    前記第３半導体層の上において一部に隙間を有して設けられ、前記第２半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第４半導体層と、
    前記第３半導体層の上において前記第４半導体層が設けられていない部分に設けられた第１電極と、
    前記第４半導体層の上において、前記第１電極の一方側に設けられ、前記第４半導体層とオーミック接合している第２電極と、
    前記第４半導体層の上において、前記第１電極の他方側に設けられ、前記第４半導体層とオーミック接合している第３電極と、
    を備えたことを特徴とする窒化物半導体装置。
  2. 窒化物半導体を含む第１半導体層と、
    前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第２半導体層と、
    前記第２半導体層の上の一部に設けられたＧａＮである第３半導体層と、
    前記第２半導体層の上において前記第３半導体層をあいだにした両側に設けられ、前記第２半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第４半導体層と、
    前記第３半導体層の上において前記第４半導体層が設けられていない部分に設けられた第１電極と、
    前記第４半導体層の上において、前記第１電極の一方側に設けられ、前記第４半導体層とオーミック接合している第２電極と、
    前記第４半導体層の上において、前記第１電極の他方側に設けられ、前記第４半導体層とオーミック接合している第３電極と、
    を備えたことを特徴とする窒化物半導体装置。
  3. 前記第１半導体層は、ＡｌｘＧａ１−ｘＮ（０≦Ｘ≦１）を含み、
    前記第２半導体層は、ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ≦Ｙ）を含み、
    前記第４半導体層は、ＡｌＺＧａ１−ｚＮ（０≦Ｚ≦１、Ｘ≦Ｚ）を含むことを特徴とする請求項１または２に記載の窒化物半導体装置。
  4. 前記第３半導体層と、前記第４半導体層と、のあいだに設けられ、ｎ形の窒化物半導体を含む第５半導体層をさらに備えたことを特徴とする請求項１記載の窒化物半導体装置。
  5. 前記第２半導体層と、前記第４半導体層と、のあいだに設けられ、ｎ形の窒化物半導体を含む第５半導体層をさらに備えたことを特徴とする請求項２記載の窒化物半導体装置。
  6. 前記第５半導体層は、ＡｌmＧａ１−ｍＮ（０≦ｍ≦１）を含むことを特徴とする請求項４または５に記載の窒化物半導体装置。
  7. 前記第３電極と、前記第３半導体層と、のあいだに設けられた絶縁層をさらに備えたことを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体装置。
  8. 前記第３電極は、前記第３半導体層との間でショットキー接合されたことを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体装置。
  9. 支持基板上に、窒化物半導体を含む第１半導体層と、前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第２半導体層と、前記第２半導体層の上に設けられたＧａＮである第３半導体層と、を形成する工程と、
    前記第３半導体層の上において一部に隙間を有して設けられ、前記第２半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第４半導体層を形成する工程と、
    前記第３半導体層の上において前記第４半導体層が形成されていない部分に第１電極を形成し、前記第４半導体層の上において前記第１電極の両側に第２電極及び第３電極をそれぞれ形成する工程と、
    を備えたことを特徴とする窒化物半導体装置の製造方法。
  10. 支持基板上に、窒化物半導体を含む第１半導体層と、前記第１半導体層の上に設けられ、前記第１半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第２半導体層と、前記第２半導体層の上の一部に設けられたＧａＮである第３半導体層と、を形成する工程と、
    前記第２半導体層の上において、前記第３半導体層をあいだにした両側に、前記第２半導体層の禁制帯幅以上の禁制帯幅を有し、窒化物半導体を含む第４半導体層を形成する工程と、
    前記第３半導体層の上において前記第４半導体層が形成されていない部分に第１電極を形成し、前記第４半導体層の上において前記第１電極の両側に第２電極及び第３電極をそれぞれ形成する工程と、
    を備えたことを特徴とする窒化物半導体装置の製造方法。
JP2011014280A 2011-01-26 2011-01-26 窒化物半導体装置の製造方法 Expired - Fee Related JP5654884B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011014280A JP5654884B2 (ja) 2011-01-26 2011-01-26 窒化物半導体装置の製造方法
CN201110254450XA CN102623494A (zh) 2011-01-26 2011-08-31 氮化物半导体装置及其制造方法
US13/238,684 US8759878B2 (en) 2011-01-26 2011-09-21 Nitride semiconductor device and method for manufacturing same
US14/275,281 US20140246700A1 (en) 2011-01-26 2014-05-12 Nitride semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011014280A JP5654884B2 (ja) 2011-01-26 2011-01-26 窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012156321A true JP2012156321A (ja) 2012-08-16
JP5654884B2 JP5654884B2 (ja) 2015-01-14

Family

ID=46543531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011014280A Expired - Fee Related JP5654884B2 (ja) 2011-01-26 2011-01-26 窒化物半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8759878B2 (ja)
JP (1) JP5654884B2 (ja)
CN (1) CN102623494A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072424A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR20160090095A (ko) 2015-01-21 2016-07-29 (재)남해마늘연구소 마늘종 나물의 제조방법
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JPWO2021214933A1 (ja) * 2020-04-23 2021-10-28

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681831B (zh) * 2012-09-14 2017-02-08 中国科学院微电子研究所 高电子迁移率晶体管及其制造方法
CN103681323B (zh) * 2012-09-14 2016-06-08 中国科学院微电子研究所 高电子迁移率晶体管的制造方法
JP6685870B2 (ja) * 2016-09-15 2020-04-22 株式会社東芝 半導体装置
CN107768249A (zh) * 2017-08-24 2018-03-06 北京大学深圳研究生院 一种高电子迁移率晶体管及其制造方法
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
CN111834435A (zh) 2019-04-15 2020-10-27 联华电子股份有限公司 高电子迁移率晶体管
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
WO2010109566A1 (ja) * 2009-03-23 2010-09-30 パナソニック株式会社 半導体装置及びその製造方法
JP2011009493A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7714359B2 (en) * 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
US7326971B2 (en) * 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
EP2677544B1 (en) * 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010526A (ja) * 2006-06-28 2008-01-17 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009231508A (ja) * 2008-03-21 2009-10-08 Panasonic Corp 半導体装置
WO2010109566A1 (ja) * 2009-03-23 2010-09-30 パナソニック株式会社 半導体装置及びその製造方法
JP2011009493A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072424A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9818840B2 (en) 2012-09-28 2017-11-14 Transphorm Japan, Inc. Semiconductor device and manufacturing method of semiconductor device
KR20160090095A (ko) 2015-01-21 2016-07-29 (재)남해마늘연구소 마늘종 나물의 제조방법
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JPWO2021214933A1 (ja) * 2020-04-23 2021-10-28
WO2021214933A1 (ja) * 2020-04-23 2021-10-28 日本電信電話株式会社 半導体装置の製造方法
JP7388545B2 (ja) 2020-04-23 2023-11-29 日本電信電話株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5654884B2 (ja) 2015-01-14
US20140246700A1 (en) 2014-09-04
CN102623494A (zh) 2012-08-01
US20120187413A1 (en) 2012-07-26
US8759878B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP5654884B2 (ja) 窒化物半導体装置の製造方法
JP4775859B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
JP6371986B2 (ja) 窒化物半導体構造物
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP5597581B2 (ja) 窒化物半導体装置及びその製造方法
US9660063B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming the same
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2010135640A (ja) 電界効果トランジスタ
JP2011044647A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2011009493A (ja) 半導体装置およびその製造方法
WO2015008430A1 (ja) 半導体装置
JP2010166027A (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
JP2007273856A (ja) 半導体装置
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
US20160211357A1 (en) Semiconductor device
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP5605353B2 (ja) Ｍｉｓ型半導体装置およびその製造方法
JP2015106627A (ja) 半導体積層基板
WO2016151704A1 (ja) 窒化物半導体素子及び電力変換装置
JP2005302861A (ja) Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置
JP2017055053A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141121

LAPS Cancellation because of no payment of annual fees