JP3376078B2 - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタInfo
- Publication number
- JP3376078B2 JP3376078B2 JP04887594A JP4887594A JP3376078B2 JP 3376078 B2 JP3376078 B2 JP 3376078B2 JP 04887594 A JP04887594 A JP 04887594A JP 4887594 A JP4887594 A JP 4887594A JP 3376078 B2 JP3376078 B2 JP 3376078B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- gate electrode
- schottky
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 34
- 150000001875 compounds Chemical class 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 2
- 239000012159 carrier gas Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 description 30
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 20
- 230000005669 field effect Effects 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電界効果型半導体装置
に関し、特にＩＩＩ−Ｖ族化合物半導体を用い、ショッ
トキゲート電極を有する電界効果型半導体装置に関す
る。 【０００２】 【従来の技術】ＩＩＩ−Ｖ族化合物半導体を用いると、
Ｓｉ、Ｇｅよりも高いキャリア移動度を得ることができ
る。ヘテロ接合による狭いポテンシャルの谷と低不純物
密度のＩＩＩ−Ｖ族化合物半導体結晶を利用すると、著
しく高い移動度を有する２次元電子ガスを得ることがで
きる。 【０００３】このような２次元電子ガスを利用する電界
効果型半導体装置として、たとえば高電子移動度トラン
ジスタ（ＨＥＭＴ）が知られている。ＨＥＭＴ等の高速
動作化合物半導体装置は高速動作のコンピュータ等への
利用が期待されている。 【０００４】ＨＥＭＴは、当初ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合を用いて実現された。その後ＡｌＧａＡｓ
は、Ｉ−Ｖ特性を歪ませる原因等となる深い準位のトラ
ップであるＤＸセンタを含むことが判り、ＤＸセンタを
含まないＩｎＧａＰ／ＧａＡｓヘテロ接合を用いるＨＥ
ＭＴも開発された。なお、チャネル（電子走行）層とし
てはＧａＡｓの代わりにＩｎＧａＡｓも用いられる。 【０００５】ＩＩＩ−Ｖ族化合物半導体結晶に対して
は、Ｓｉ結晶に対する酸化シリコンのような良好な絶縁
膜が未だ見いだされていない。従って、Ｓｉ半導体装置
におけるＭＯＳ型制御電極のような絶縁ゲート電極を作
成することができず、ゲート電極はショットキ電極によ
って形成される。ショットキ接触は、金属−半導体接合
で構成されるため、ショットキ電圧以上の順バイアス電
圧を印加すると、順方向電流が流れる。 【０００６】図６に、従来の技術によるＨＥＭＴの構成
例を示す。Ｃｒ等をドープした半絶縁性ＧａＡｓ基板２
１の上に、ノンドープのＧａＡｓバッファ層２２をエピ
タキシャルに成長した後、その上にノンドープのＧａＡ
ｓ能動層２３をエピタキシャルに成長し、さらにその上
にノンドープのＡｌＧａＡｓスペーサ層２４、Ｓｉドー
プのｎ型ＡｌＧａＡｓ電子供給層２５、Ｓｉドープのｎ
型ＧａＡｓコンタクト層２７がこの順序でエピタキシャ
ルに成長される。コンタクト層２７の一部を取り除き、
電子供給層２５の上にＡｌ、ＷＳｉx 等で形成されたシ
ョットキゲート電極２９が形成される。 【０００７】また、コンタクト層２７の上にオーミック
接触を形成するソース／ドレイン電極２８が形成されア
ロイイングされる。なお、ＡｌＧａＡｓはＤＸセンタを
伴うため、ＨＥＭＴ特性に悪影響を与える。ＡｌＧａＡ
ｓの代わりにＩｎＧａＰを用いて電子供給層２５を形成
することもできる。この場合には、ショットキゲート電
極２９はｎ型ＩｎＧａＰ層の上に形成される。 【０００８】ＭＥＳＦＥＴにおいては、チャネル層の上
にショットキゲート電極が形成され、ショットキゲート
電極を挟むように１対のソース／ドレイン電極が形成さ
れる。ＧａＡｓＭＥＳＦＥＴの場合、ｎ型ＧａＡｓ層の
上にＡｌ、ＷＳｉ2 等を用いてショットキゲート電極が
形成される。 【０００９】これらの電界効果型ＩＩＩ−Ｖ族化合物半
導体装置において、ゲート電極はチャネル層内のキャリ
アの走行を制御するためのものである。ところで、ショ
ットキゲート電極は、下地半導体層に対し特有のショッ
トキ障壁を有し、ある電圧以上の順バイアス電圧が印加
されると電流が流れてしまう。入力信号電圧の振幅が大
きな場合、ゲート電極に大きな順方向電圧が印加される
こともある。このような場合にはゲート電極に電流が流
れることになる。 【００１０】 【発明が解決しようとする課題】以上説明したように、
従来のＩＩＩ−Ｖ族化合物半導体装置におけるショット
キ電極は、限られた値のショットキ障壁を有し、高い順
方向電圧を受けると電流が流れてしまう。 【００１１】本発明の目的は、電流が流れ難いショット
キ電極を有するＩＩＩ−Ｖ族化合物半導体装置を提供す
ることである。本発明の他の目的は、ゲート電流の流れ
難い電界効果型化合物半導体装置を提供することであ
る。 【００１２】 【課題を解決するための手段】本発明の高電子移動度ト
ランジスタは、ＧａＡｓ基板と、前記ＧａＡｓ基板上に
形成され、２次元キャリアガスが走行する能動層と前記
能動層にキャリアを供給できる電子供給層とを含む複数
のＩＩＩ−Ｖ族化合物半導体結晶積層と、前記ＩＩＩ−
Ｖ族化合物半導体結晶積層上の少なくとも一部に形成さ
れたＩｎＡｌＰ層と、前記ＩｎＡｌＰ層上に形成され、
ショットキ接触するゲート電極と、前記ＩＩＩ−Ｖ族化
合物半導体結晶積層の表面であって且つ前記ゲート電極
を挟んで形成されたＧａＡｓ層又はＩｎＧａＡｓ層と、
前記、ＧａＡｓ層又はＩｎＧａＡｓ層を含み、前記Ｉｎ
ＡｌＰ層を介在することなく前記能動層と電気的に接続
されている１対のソース／ドレイン電極とを有する。 【００１３】ゲート電極下にＩｎＡｌＰ層を設けること
により、ゲート電極のショットキ障壁を高めることがで
きる。ゲート電極を挟んで積層表面にＧａＡｓ層又はＩ
ｎＧａＡｓ層を設け、ＩｎＡｌＰ層を介することなくソ
ース／ドレイン電極を形成することにより、ソース／ド
レイン電極と能動層との間を低抵抗で接続できる。 【００１４】 【作用】ゲート電極とＩＩＩ−Ｖ族化合物半導体結晶層
との間に、ＩｎＡｌＰ層を挿入することにより、ゲート
電極のショットキ接触は、ゲート電極とＩｎＡｌＰ層と
の間で形成される。下地半導体層としてＩｎＡｌＰ層を
用いることにより、従来得られなかった高いショットキ
障壁を得ることができる。 【００１５】 【実施例】ゲート電極のリーク電流を減少させるために
は、ゲート電極のショットキ障壁を高くすることが望ま
しい。本発明者は、高いショットキ障壁のデート電極を
見いだすため、以下に述べる予備実験を行った。 【００１６】図７に示すように、半絶縁性ＧａＡｓ基板
２１の上に、有機金属気相成長法（ＭＯＣＶＤ）によ
り、ｎ型ＩＩＩ−Ｖ族化合物半導体層３０を厚さ約１５
０ｎｍ成長し、その上に直径約１００μｍのＡｌ電極３
２を蒸着して形成した。なお、このＡｌ電極３２の形成
は、まず電極形状の開口を有するレジストマスクを半導
体層３０の上に形成し、Ａｌ電極層を蒸着し、リフトオ
フすることによって電極層の不要部分を除去して行っ
た。 【００１７】化合物半導体層３０として、種々のＩＩＩ
−Ｖ族化合物半導体（混晶を含む）を試みた。ＩＩＩ−
Ｖ族化合物半導体層３０がｎ型ＧａＡｓ、ｎ型ＡｌＧａ
Ａｓ、ｎ型ＩｎＧａＰ、ｎ型ＩｎＡｌＰであった場合、
各ショットキ接触のショットキ障壁は以下のように求め
られた。なお、ショットキ障壁は、順方向電流−電圧
（Ｉ−Ｖ）特性から求めた。また、ｎ型ＩＩＩ−Ｖ族化
合物半導体層３０は、Ｓｉドープで約１．５×１０18ｃ
ｍ-3の不純物濃度を有していた。なお、不純物濃度測定
は容量−電圧（Ｃ−Ｖ）法によって測定した。 【００１８】 【表１】 【００１９】一般に、ショットキ電極を流れる電流は、
ショットキ障壁が高くなると共に、指数関数的に減少す
ることが知られている。従って、ショットキゲート電極
のリーク電流は、そのショットキゲート電極のショット
キ障壁高さに指数関数的に依存する。 【００２０】従来の電界効果型半導体装置のショットキ
ゲート電極の下地半導体層は、ｎ型ＧａＡｓ、ｎ型Ｉｎ
ＧａＰ、ｎ型ＡｌＧａＡｓ等であり、上述の実験によれ
ばこれらのショットキ障壁は高々０．６９Ｖであった。
ショットキゲート電極の下地半導体層としてｎ型ＩｎＡ
ｌＰを用いれば、約１０％高いショットキ障壁を得るこ
とができる。 【００２１】図１は、本発明の実施例によるＨＥＭＴの
構成を概略的に示す。Ｃｒドープの半絶縁性ＧａＡｓ基
板１の上に、有機金属気相成長法（ＭＯＣＶＤ）によ
り、まずノンドープのＧａＡｓバッファ層２を約０．５
μｍ成長する。続いて、バッファ層２の上に、ノンドー
プＧａＡｓ能動層３を約０．１μｍ、ノンドープＡｌＧ
ａＡｓスペーサ層を約３ｎｍ、Ｓｉを約１×１０18ｃｍ
-3程度ドープしたｎ型ＡｌＧａＡｓ電子供給層５を約１
００ｎｍＭＯＣＶＤによって成長する。この工程まで
は、従来のＨＥＭＴの製造工程とほぼ同様である。 【００２２】電子供給層５の上に、ＭＯＣＶＤによりさ
らにＳｉを約１×１０18ｃｍ-3程度ドープしたｎ型Ｉｎ
ＡｌＰバリア層６を厚さ約３ｎｍ成長し、さらにその上
にＳｉを約１〜３×１０18ｃｍ-3程度ドープしたｎ型Ｇ
ａＡｓキャップ層７を厚さ約１０〜５０ｎｍ成長する。 【００２３】次に、１対の開口を有するレジストパター
ンをキャップ層７の上に形成し、厚さ約５０ｎｍのＡｌ
Ｇｅ層と厚さ約２００ｎｍのＡｕ層を蒸着し、レジスト
パターンをリフトオフして開口部のみにソース／ドレイ
ン電極８ａ、８ｂを残す。その後アロイイングを行な
い、ソース／ドレイン電極８ａ、８ｂを能動層３にオー
ミック接触させる。 【００２４】なお能動層３は、スペーサ層４との界面付
近に２次元電子ガスの走行領域を形成するので、アロイ
イングによるオーミック接触は２次元電子ガスに到達す
ればよい。 【００２５】次に、ソース／ドレイン電極を覆うレジス
トマスクを形成し、その間に露出したコンタクト層７を
ＨＦ＋Ｈ2 Ｏ2 混合エッチング液でエッチングする。こ
のウエットエッチングは、ｎ型ＩｎＡｌＰバリア層６が
露出した点で自動的に停止する。 【００２６】ソース／ドレイン電極８ａ、８ｂの間に露
出したｎ型ＩｎＡｌＰバリア層６の上に、レジストマス
クを用いたリフトオフ法により、厚さ約０．２μｍのＡ
ｌゲート電極９を形成する。 【００２７】ゲート電極９は制御信号端子Ｖg を介して
入力信号源Ｖinに接続される。ソース電極８ａはソース
端子Ｖs を介して接地され、ドレイン電極８ｂはドレイ
ン端子Ｖd を介して出力端子Ｖout に接続される。ま
た、ドレイン端子Ｖd は負荷Ｌを介して電源電圧＋Ｖに
接続される。Ａｌゲート電極９は、ｎ型ＩｎＡｌＰバリ
ア層６にショットキ接触しているため、高いショットキ
障壁を有する。なお、このｎ型ＩｎＡｌＰバリア層６
は、厚さが約３ｎｍであるため、ゲート電極９が能動層
３に与える影響を実質的に変更させることはない。ま
た、ソース／ドレイン電極８ａ、８ｂと能動層３との間
のオーミック性にも大きな影響を与えることはない。 【００２８】なお、電極形成前の能動層の特性をＩｎＡ
ｌＰ層のない場合とある場合とで測定した。能動層の２
次元電子ガスの濃度と移動度を、室温と７７Ｋで測定し
た。 【００２９】 【表２】 なお、２ＤＥＧ濃度は、ｃｍ-2の単位であり、Ｅ１２は
×１０12を表す。移動度の単位はｃｍ2 ／Ｖ・ｓｅｃで
ある。 【００３０】これらの測定結果から判明するように、電
子供給層の上にＩｎＡｌＰ層を形成することによって
は、能動層の特性はほとんど影響されない。次に、Ｉｎ
ＡｌＰ層を挿入することにより、ゲート電極の特性がど
のように変化したかを以下の実験によって確認した。 【００３１】図２（Ａ）に示すように、ｎ型ＡｌＧａＡ
ｓ電子供給層５上のｎ型ＩｎＡｌＰ層６をＨＣｌで部分
的にエッチング除去した。ｎ型ＩｎＡｌＰ層６の上とｎ
型ＡｌＧａＡｓ層５の上に同時にそれぞれ直径約１００
μｍのＡｌ電極Ｅ１１、Ｅ１２を蒸着／リフトオフ法に
よって形成した。これらのショットキ電極Ｅ１１、Ｅ１
２のＩ−Ｖ特性を図２（Ｂ）、（Ｃ）に示す。 【００３２】図２（Ｂ）において、横軸は印加電圧をＶ
で示し、縦軸はショットキ電極を流れる電流をμＡで示
す。図２（Ｃ）においては、横軸は同様に印加電圧を、
異なるスケールのＶで示し、縦軸はショットキ電極を流
れる電流をｍＡで示す。すなわち、図２（Ｃ）は、図２
（Ｂ）の特性をより広範囲に見たグラフである。 【００３３】図から明らかなように、従来技術に相当す
るショットキ電極Ｅ１２の特性ｉ１２の立ち上がりと、
本実施例のゲート電極に対応するショットキ電極Ｅ１１
の特性ｉ１１の立ち上がりは、ショットキ電極Ｅ１１の
方がより高電圧である。同一の電流が流れる電圧を比較
すると、常にショットキ電極Ｅ１１の電圧がショットキ
電極Ｅ１２の電圧よりも高い。 【００３４】例えば、２μＡの順方向電流（０．０２５
Ａ／ｃｍ2）が流れる順方向電圧は、図２（Ｂ）から明
らかなように、ＩｎＡｌＰ層６上のショットキ電極Ｅ１
１の場合には約１．２Ｖであるのに対し、ＡｌＧａＡｓ
層５の上のショットキ電極Ｅ１２の場合には約１．０Ｖ
である。 【００３５】リーク電流が０．０２５Ａ／ｃｍ2 の場合
を限界とすると、ショットキ電極Ｅ１１に印加できる電
圧は１．２Ｖであるのに対し、ショットキ電極Ｅ１２に
対しては１．０Ｖである。 【００３６】すなわち、図１のＨＥＭＴにおいては、ゲ
ート電極９に従来よりも約０．２Ｖ大きな順方向電圧を
印加することができる。なお、リーク電流の限界を変化
させると、印加できる電圧差も変化する。より大きなリ
ーク電流まで許容すれば、図２（Ｃ）から明らかなよう
に、印加できるゲート電圧はさらに大きくなる。 【００３７】なお、図１の実施例においては、電子供給
層としてｎ型ＡｌＧａＡｓを用いたが、ｎ型ＩｎＧａＰ
を用いてもよい。この場合も、電子供給層とゲート電極
との間にＩｎＡｌＰ層６を挿入することにより、同様に
ゲート電極に印加できる順方向電圧は増大する。 【００３８】また、ゲート電極としてＡｌを用いる場合
を説明したが、ゲート電極にＷＳｉ x を用いる場合も、
電子供給層とゲート電極との間にＩｎＡｌＰ層を挿入す
ることにより、ショットキ障壁はほぼ同様に増大するで
あろう。 【００３９】なお、図１の実施例においては、ＩｎＡｌ
Ｐバリア層６はソース／ドレイン電極下にも存在した。
しかしながら、ソース／ドレイン電極を形成する領域に
おいて、ＩｎＡｌＰ層を挿入する必要はない。 【００４０】図３は、本発明の他の実施例によるＨＥＭ
Ｔの構成を示す。半絶縁性ＧａＡｓ基板１の上に、Ａｌ
ＧａＡｓバッファ層２ａが形成され、その上にノンドー
プのＧａＡｓ能動層３、ノンドープＡｌＧａＡｓスペー
サ層４、ｎ型ＡｌＧａＡｓ電子供給層５がエピタキシャ
ル成長されている。電子供給層５の上に、ゲート電極を
形成する領域にはノンドープＩｎＡｌＰ層６ａが厚さ３
〜１０ｎｍエピタキシャルに形成され、その両側にはｎ
型ＧａＡｓコンタクト層７ａが厚さ１０〜５０ｎｍエピ
タキシャルに成長される。 【００４１】ノンドープＩｎＡｌＰ層６ａの上に、ゲー
ト電極９が形成され、ｎ型ＧａＡｓコンタクト層７ａの
上に、ソース／ドレイン電極８ａ、８ｂが形成される。
本実施例においては、バッファ層としてＡｌＧａＡｓ層
を用いている。ＡｌＧａＡｓは、ＧａＡｓよりも広いバ
ンドギャップを有し、能動層３を基板１から電気的に遮
断するのにより有効である。 【００４２】また、本実施例においては、ＩｎＡｌＰ層
６ａがゲート電極下のみに形成され、ソース／ドレイン
電極下からは除去されている。このため、ｎ型ＧａＡｓ
コンタクト７ａは、ｎ型ＡｌＧａＡｓ電子供給層５上に
直接形成されている。このため、良好なオーミック接触
を形成し易くなる。ＩｎＡｌＰバリア層６ａは、オーミ
ック電極の特性を考慮する必要がなく、ノンドープとさ
れている。このため、より良好なショットキゲート電極
を形成し易くなる。その他の点は図１の実施例と同様で
あるため、説明を省略する。 【００４３】ＩｎＡｌＰはＧａＡｓと格子整合すること
ができるため、ＧａＡｓ基板上の化合物半導体装置に用
いるのに適している。しかしながら、基板と若干格子不
整合であってもその層の厚さを薄くすることにより、Ｉ
ｎＡｌＰ層を同様に用いることができる。 【００４４】図４は本発明の他の実施例によるＨＥＭＴ
の構成例を示す。半絶縁性ＩｎＰ基板１１の上に、ノン
ドープのＩｎＰバッファ層１２、ノンドープのＩｎＧａ
Ａｓ能動層１３、ｎ型ＩｎＡｌＡｓ電子供給層１５がエ
ピタキシャルに成長されている。これらの層は、好まし
くはＩｎＰ基板１１に格子整合させる。 【００４５】ｎ型ＩｎＡｌＡｓ電子供給層１５の上に、
ノンドープのＩｎＡｌＰバリア層１６がエピタキシャル
に成長され、ゲート電極を形成する領域を残してその両
側の領域を除去されている。露出されたｎ型ＩｎＡｌＡ
ｓ電子供給層１５の上には、ｎ型ＩｎＧａＡｓコンタク
ト層１７がエピタキシャルに成長されている。 【００４６】ノンドープＩｎＡｌＰバリア層１６の上
に、ショットキゲート電極１９が形成され、ｎ型ＩｎＧ
ａＡｓコンタクト層１７の上にオーミックソース／ドレ
イン電極１８ａ、１８ｂが形成されている。 【００４７】ＩｎＡｌＰバリア層１６は、ＩｎＰ基板１
１と格子整合させることができない。しかしながら、そ
の厚さを臨界膜厚以下とすれば、過度の格子欠陥を含む
ことなくエピタキシャル成長させることができる。Ｉｎ
ＧａＡｓ能動層１３は、ＧａＡｓ能動層よりも高い２次
元電子ガス移動度を実現することができる。このため、
より高周波動作の可能なＨＥＭＴを構成することがき
る。 【００４８】また、ｎ型ＩｎＧａＡｓコンタクト層は、
ｎ型ＧａＡｓコンタクト層よりも良好なオーミック接触
を形成することができる。このため、よりオン抵抗の低
いＨＥＭＴを構成することがきる。図３の構成におい
て、コンタクト層７ａをｎ型ＩｎＧａＡｓ層にしてもよ
い。 【００４９】以上、ＨＥＭＴにＩｎＡｌＰ層を用いる場
合を説明したが、ＨＥＭＴ以外にもＩｎＡｌＰ層をショ
ットキ電極の下地半導体層として用いることは可能であ
る。図５は、本発明の他の実施例によるＭＥＳＦＥＴの
構成例を示す。半絶縁性ＧａＡｓ基板１の上に、ノンド
ープＧａＡｓバッファ層２ｂ、ｎ型ＧａＡｓ能動層３ａ
がエピタキシャルに成長されている。ｎ型ＧａＡｓ能動
層３ａの一部表面上に、ノンドープＩｎＡｌＰバリア層
６ｂがエピタキシャルに成長されている。ノンドープＩ
ｎＡｌＰバリア層６ｂの上にショットキゲート電極が形
成され、ｎ型ＧａＡｓ能動層３ａの上に、オーミック接
触するソース／ドレイン電極８ａ、８ｂが形成されてい
る。 【００５０】ショットキゲート電極９は、ノンドープＩ
ｎＡｌＰバリア層６ｂを介してｎ型ＧａＡｓ能動層３ａ
上に形成されるため、より高いショットキ障壁を得るこ
とができる。 【００５１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、結
晶成長を有機金属気相成長法（ＭＯＣＶＤ）で行う場合
を説明したが、分子線エピタキシ（ＭＢＥ）等他のエピ
タキシャル成長を用いてもよい。 【００５２】オーミック電極、ショットキ電極の材料
も、下地半導体層に合わせ種々選択することが可能であ
る。単一のトランジスタ部分を図示し説明したが、集積
回路内の構成素子として用いることもできる。集積回路
構成の場合、素子間を酸素イオン注入等の分離領域で分
離することもできる。その他種々の変更、改良、組み合
わせ等が可能なことは当業者に自明であろう。 【００５３】 【発明の効果】以上説明したように、本発明によれば、
高いショットキ障壁を有するショットキゲート電極を備
えた電界効果型化合物半導体装置が提供される。
に関し、特にＩＩＩ−Ｖ族化合物半導体を用い、ショッ
トキゲート電極を有する電界効果型半導体装置に関す
る。 【０００２】 【従来の技術】ＩＩＩ−Ｖ族化合物半導体を用いると、
Ｓｉ、Ｇｅよりも高いキャリア移動度を得ることができ
る。ヘテロ接合による狭いポテンシャルの谷と低不純物
密度のＩＩＩ−Ｖ族化合物半導体結晶を利用すると、著
しく高い移動度を有する２次元電子ガスを得ることがで
きる。 【０００３】このような２次元電子ガスを利用する電界
効果型半導体装置として、たとえば高電子移動度トラン
ジスタ（ＨＥＭＴ）が知られている。ＨＥＭＴ等の高速
動作化合物半導体装置は高速動作のコンピュータ等への
利用が期待されている。 【０００４】ＨＥＭＴは、当初ＡｌＧａＡｓ／ＧａＡｓ
ヘテロ接合を用いて実現された。その後ＡｌＧａＡｓ
は、Ｉ−Ｖ特性を歪ませる原因等となる深い準位のトラ
ップであるＤＸセンタを含むことが判り、ＤＸセンタを
含まないＩｎＧａＰ／ＧａＡｓヘテロ接合を用いるＨＥ
ＭＴも開発された。なお、チャネル（電子走行）層とし
てはＧａＡｓの代わりにＩｎＧａＡｓも用いられる。 【０００５】ＩＩＩ−Ｖ族化合物半導体結晶に対して
は、Ｓｉ結晶に対する酸化シリコンのような良好な絶縁
膜が未だ見いだされていない。従って、Ｓｉ半導体装置
におけるＭＯＳ型制御電極のような絶縁ゲート電極を作
成することができず、ゲート電極はショットキ電極によ
って形成される。ショットキ接触は、金属−半導体接合
で構成されるため、ショットキ電圧以上の順バイアス電
圧を印加すると、順方向電流が流れる。 【０００６】図６に、従来の技術によるＨＥＭＴの構成
例を示す。Ｃｒ等をドープした半絶縁性ＧａＡｓ基板２
１の上に、ノンドープのＧａＡｓバッファ層２２をエピ
タキシャルに成長した後、その上にノンドープのＧａＡ
ｓ能動層２３をエピタキシャルに成長し、さらにその上
にノンドープのＡｌＧａＡｓスペーサ層２４、Ｓｉドー
プのｎ型ＡｌＧａＡｓ電子供給層２５、Ｓｉドープのｎ
型ＧａＡｓコンタクト層２７がこの順序でエピタキシャ
ルに成長される。コンタクト層２７の一部を取り除き、
電子供給層２５の上にＡｌ、ＷＳｉx 等で形成されたシ
ョットキゲート電極２９が形成される。 【０００７】また、コンタクト層２７の上にオーミック
接触を形成するソース／ドレイン電極２８が形成されア
ロイイングされる。なお、ＡｌＧａＡｓはＤＸセンタを
伴うため、ＨＥＭＴ特性に悪影響を与える。ＡｌＧａＡ
ｓの代わりにＩｎＧａＰを用いて電子供給層２５を形成
することもできる。この場合には、ショットキゲート電
極２９はｎ型ＩｎＧａＰ層の上に形成される。 【０００８】ＭＥＳＦＥＴにおいては、チャネル層の上
にショットキゲート電極が形成され、ショットキゲート
電極を挟むように１対のソース／ドレイン電極が形成さ
れる。ＧａＡｓＭＥＳＦＥＴの場合、ｎ型ＧａＡｓ層の
上にＡｌ、ＷＳｉ2 等を用いてショットキゲート電極が
形成される。 【０００９】これらの電界効果型ＩＩＩ−Ｖ族化合物半
導体装置において、ゲート電極はチャネル層内のキャリ
アの走行を制御するためのものである。ところで、ショ
ットキゲート電極は、下地半導体層に対し特有のショッ
トキ障壁を有し、ある電圧以上の順バイアス電圧が印加
されると電流が流れてしまう。入力信号電圧の振幅が大
きな場合、ゲート電極に大きな順方向電圧が印加される
こともある。このような場合にはゲート電極に電流が流
れることになる。 【００１０】 【発明が解決しようとする課題】以上説明したように、
従来のＩＩＩ−Ｖ族化合物半導体装置におけるショット
キ電極は、限られた値のショットキ障壁を有し、高い順
方向電圧を受けると電流が流れてしまう。 【００１１】本発明の目的は、電流が流れ難いショット
キ電極を有するＩＩＩ−Ｖ族化合物半導体装置を提供す
ることである。本発明の他の目的は、ゲート電流の流れ
難い電界効果型化合物半導体装置を提供することであ
る。 【００１２】 【課題を解決するための手段】本発明の高電子移動度ト
ランジスタは、ＧａＡｓ基板と、前記ＧａＡｓ基板上に
形成され、２次元キャリアガスが走行する能動層と前記
能動層にキャリアを供給できる電子供給層とを含む複数
のＩＩＩ−Ｖ族化合物半導体結晶積層と、前記ＩＩＩ−
Ｖ族化合物半導体結晶積層上の少なくとも一部に形成さ
れたＩｎＡｌＰ層と、前記ＩｎＡｌＰ層上に形成され、
ショットキ接触するゲート電極と、前記ＩＩＩ−Ｖ族化
合物半導体結晶積層の表面であって且つ前記ゲート電極
を挟んで形成されたＧａＡｓ層又はＩｎＧａＡｓ層と、
前記、ＧａＡｓ層又はＩｎＧａＡｓ層を含み、前記Ｉｎ
ＡｌＰ層を介在することなく前記能動層と電気的に接続
されている１対のソース／ドレイン電極とを有する。 【００１３】ゲート電極下にＩｎＡｌＰ層を設けること
により、ゲート電極のショットキ障壁を高めることがで
きる。ゲート電極を挟んで積層表面にＧａＡｓ層又はＩ
ｎＧａＡｓ層を設け、ＩｎＡｌＰ層を介することなくソ
ース／ドレイン電極を形成することにより、ソース／ド
レイン電極と能動層との間を低抵抗で接続できる。 【００１４】 【作用】ゲート電極とＩＩＩ−Ｖ族化合物半導体結晶層
との間に、ＩｎＡｌＰ層を挿入することにより、ゲート
電極のショットキ接触は、ゲート電極とＩｎＡｌＰ層と
の間で形成される。下地半導体層としてＩｎＡｌＰ層を
用いることにより、従来得られなかった高いショットキ
障壁を得ることができる。 【００１５】 【実施例】ゲート電極のリーク電流を減少させるために
は、ゲート電極のショットキ障壁を高くすることが望ま
しい。本発明者は、高いショットキ障壁のデート電極を
見いだすため、以下に述べる予備実験を行った。 【００１６】図７に示すように、半絶縁性ＧａＡｓ基板
２１の上に、有機金属気相成長法（ＭＯＣＶＤ）によ
り、ｎ型ＩＩＩ−Ｖ族化合物半導体層３０を厚さ約１５
０ｎｍ成長し、その上に直径約１００μｍのＡｌ電極３
２を蒸着して形成した。なお、このＡｌ電極３２の形成
は、まず電極形状の開口を有するレジストマスクを半導
体層３０の上に形成し、Ａｌ電極層を蒸着し、リフトオ
フすることによって電極層の不要部分を除去して行っ
た。 【００１７】化合物半導体層３０として、種々のＩＩＩ
−Ｖ族化合物半導体（混晶を含む）を試みた。ＩＩＩ−
Ｖ族化合物半導体層３０がｎ型ＧａＡｓ、ｎ型ＡｌＧａ
Ａｓ、ｎ型ＩｎＧａＰ、ｎ型ＩｎＡｌＰであった場合、
各ショットキ接触のショットキ障壁は以下のように求め
られた。なお、ショットキ障壁は、順方向電流−電圧
（Ｉ−Ｖ）特性から求めた。また、ｎ型ＩＩＩ−Ｖ族化
合物半導体層３０は、Ｓｉドープで約１．５×１０18ｃ
ｍ-3の不純物濃度を有していた。なお、不純物濃度測定
は容量−電圧（Ｃ−Ｖ）法によって測定した。 【００１８】 【表１】 【００１９】一般に、ショットキ電極を流れる電流は、
ショットキ障壁が高くなると共に、指数関数的に減少す
ることが知られている。従って、ショットキゲート電極
のリーク電流は、そのショットキゲート電極のショット
キ障壁高さに指数関数的に依存する。 【００２０】従来の電界効果型半導体装置のショットキ
ゲート電極の下地半導体層は、ｎ型ＧａＡｓ、ｎ型Ｉｎ
ＧａＰ、ｎ型ＡｌＧａＡｓ等であり、上述の実験によれ
ばこれらのショットキ障壁は高々０．６９Ｖであった。
ショットキゲート電極の下地半導体層としてｎ型ＩｎＡ
ｌＰを用いれば、約１０％高いショットキ障壁を得るこ
とができる。 【００２１】図１は、本発明の実施例によるＨＥＭＴの
構成を概略的に示す。Ｃｒドープの半絶縁性ＧａＡｓ基
板１の上に、有機金属気相成長法（ＭＯＣＶＤ）によ
り、まずノンドープのＧａＡｓバッファ層２を約０．５
μｍ成長する。続いて、バッファ層２の上に、ノンドー
プＧａＡｓ能動層３を約０．１μｍ、ノンドープＡｌＧ
ａＡｓスペーサ層を約３ｎｍ、Ｓｉを約１×１０18ｃｍ
-3程度ドープしたｎ型ＡｌＧａＡｓ電子供給層５を約１
００ｎｍＭＯＣＶＤによって成長する。この工程まで
は、従来のＨＥＭＴの製造工程とほぼ同様である。 【００２２】電子供給層５の上に、ＭＯＣＶＤによりさ
らにＳｉを約１×１０18ｃｍ-3程度ドープしたｎ型Ｉｎ
ＡｌＰバリア層６を厚さ約３ｎｍ成長し、さらにその上
にＳｉを約１〜３×１０18ｃｍ-3程度ドープしたｎ型Ｇ
ａＡｓキャップ層７を厚さ約１０〜５０ｎｍ成長する。 【００２３】次に、１対の開口を有するレジストパター
ンをキャップ層７の上に形成し、厚さ約５０ｎｍのＡｌ
Ｇｅ層と厚さ約２００ｎｍのＡｕ層を蒸着し、レジスト
パターンをリフトオフして開口部のみにソース／ドレイ
ン電極８ａ、８ｂを残す。その後アロイイングを行な
い、ソース／ドレイン電極８ａ、８ｂを能動層３にオー
ミック接触させる。 【００２４】なお能動層３は、スペーサ層４との界面付
近に２次元電子ガスの走行領域を形成するので、アロイ
イングによるオーミック接触は２次元電子ガスに到達す
ればよい。 【００２５】次に、ソース／ドレイン電極を覆うレジス
トマスクを形成し、その間に露出したコンタクト層７を
ＨＦ＋Ｈ2 Ｏ2 混合エッチング液でエッチングする。こ
のウエットエッチングは、ｎ型ＩｎＡｌＰバリア層６が
露出した点で自動的に停止する。 【００２６】ソース／ドレイン電極８ａ、８ｂの間に露
出したｎ型ＩｎＡｌＰバリア層６の上に、レジストマス
クを用いたリフトオフ法により、厚さ約０．２μｍのＡ
ｌゲート電極９を形成する。 【００２７】ゲート電極９は制御信号端子Ｖg を介して
入力信号源Ｖinに接続される。ソース電極８ａはソース
端子Ｖs を介して接地され、ドレイン電極８ｂはドレイ
ン端子Ｖd を介して出力端子Ｖout に接続される。ま
た、ドレイン端子Ｖd は負荷Ｌを介して電源電圧＋Ｖに
接続される。Ａｌゲート電極９は、ｎ型ＩｎＡｌＰバリ
ア層６にショットキ接触しているため、高いショットキ
障壁を有する。なお、このｎ型ＩｎＡｌＰバリア層６
は、厚さが約３ｎｍであるため、ゲート電極９が能動層
３に与える影響を実質的に変更させることはない。ま
た、ソース／ドレイン電極８ａ、８ｂと能動層３との間
のオーミック性にも大きな影響を与えることはない。 【００２８】なお、電極形成前の能動層の特性をＩｎＡ
ｌＰ層のない場合とある場合とで測定した。能動層の２
次元電子ガスの濃度と移動度を、室温と７７Ｋで測定し
た。 【００２９】 【表２】 なお、２ＤＥＧ濃度は、ｃｍ-2の単位であり、Ｅ１２は
×１０12を表す。移動度の単位はｃｍ2 ／Ｖ・ｓｅｃで
ある。 【００３０】これらの測定結果から判明するように、電
子供給層の上にＩｎＡｌＰ層を形成することによって
は、能動層の特性はほとんど影響されない。次に、Ｉｎ
ＡｌＰ層を挿入することにより、ゲート電極の特性がど
のように変化したかを以下の実験によって確認した。 【００３１】図２（Ａ）に示すように、ｎ型ＡｌＧａＡ
ｓ電子供給層５上のｎ型ＩｎＡｌＰ層６をＨＣｌで部分
的にエッチング除去した。ｎ型ＩｎＡｌＰ層６の上とｎ
型ＡｌＧａＡｓ層５の上に同時にそれぞれ直径約１００
μｍのＡｌ電極Ｅ１１、Ｅ１２を蒸着／リフトオフ法に
よって形成した。これらのショットキ電極Ｅ１１、Ｅ１
２のＩ−Ｖ特性を図２（Ｂ）、（Ｃ）に示す。 【００３２】図２（Ｂ）において、横軸は印加電圧をＶ
で示し、縦軸はショットキ電極を流れる電流をμＡで示
す。図２（Ｃ）においては、横軸は同様に印加電圧を、
異なるスケールのＶで示し、縦軸はショットキ電極を流
れる電流をｍＡで示す。すなわち、図２（Ｃ）は、図２
（Ｂ）の特性をより広範囲に見たグラフである。 【００３３】図から明らかなように、従来技術に相当す
るショットキ電極Ｅ１２の特性ｉ１２の立ち上がりと、
本実施例のゲート電極に対応するショットキ電極Ｅ１１
の特性ｉ１１の立ち上がりは、ショットキ電極Ｅ１１の
方がより高電圧である。同一の電流が流れる電圧を比較
すると、常にショットキ電極Ｅ１１の電圧がショットキ
電極Ｅ１２の電圧よりも高い。 【００３４】例えば、２μＡの順方向電流（０．０２５
Ａ／ｃｍ2）が流れる順方向電圧は、図２（Ｂ）から明
らかなように、ＩｎＡｌＰ層６上のショットキ電極Ｅ１
１の場合には約１．２Ｖであるのに対し、ＡｌＧａＡｓ
層５の上のショットキ電極Ｅ１２の場合には約１．０Ｖ
である。 【００３５】リーク電流が０．０２５Ａ／ｃｍ2 の場合
を限界とすると、ショットキ電極Ｅ１１に印加できる電
圧は１．２Ｖであるのに対し、ショットキ電極Ｅ１２に
対しては１．０Ｖである。 【００３６】すなわち、図１のＨＥＭＴにおいては、ゲ
ート電極９に従来よりも約０．２Ｖ大きな順方向電圧を
印加することができる。なお、リーク電流の限界を変化
させると、印加できる電圧差も変化する。より大きなリ
ーク電流まで許容すれば、図２（Ｃ）から明らかなよう
に、印加できるゲート電圧はさらに大きくなる。 【００３７】なお、図１の実施例においては、電子供給
層としてｎ型ＡｌＧａＡｓを用いたが、ｎ型ＩｎＧａＰ
を用いてもよい。この場合も、電子供給層とゲート電極
との間にＩｎＡｌＰ層６を挿入することにより、同様に
ゲート電極に印加できる順方向電圧は増大する。 【００３８】また、ゲート電極としてＡｌを用いる場合
を説明したが、ゲート電極にＷＳｉ x を用いる場合も、
電子供給層とゲート電極との間にＩｎＡｌＰ層を挿入す
ることにより、ショットキ障壁はほぼ同様に増大するで
あろう。 【００３９】なお、図１の実施例においては、ＩｎＡｌ
Ｐバリア層６はソース／ドレイン電極下にも存在した。
しかしながら、ソース／ドレイン電極を形成する領域に
おいて、ＩｎＡｌＰ層を挿入する必要はない。 【００４０】図３は、本発明の他の実施例によるＨＥＭ
Ｔの構成を示す。半絶縁性ＧａＡｓ基板１の上に、Ａｌ
ＧａＡｓバッファ層２ａが形成され、その上にノンドー
プのＧａＡｓ能動層３、ノンドープＡｌＧａＡｓスペー
サ層４、ｎ型ＡｌＧａＡｓ電子供給層５がエピタキシャ
ル成長されている。電子供給層５の上に、ゲート電極を
形成する領域にはノンドープＩｎＡｌＰ層６ａが厚さ３
〜１０ｎｍエピタキシャルに形成され、その両側にはｎ
型ＧａＡｓコンタクト層７ａが厚さ１０〜５０ｎｍエピ
タキシャルに成長される。 【００４１】ノンドープＩｎＡｌＰ層６ａの上に、ゲー
ト電極９が形成され、ｎ型ＧａＡｓコンタクト層７ａの
上に、ソース／ドレイン電極８ａ、８ｂが形成される。
本実施例においては、バッファ層としてＡｌＧａＡｓ層
を用いている。ＡｌＧａＡｓは、ＧａＡｓよりも広いバ
ンドギャップを有し、能動層３を基板１から電気的に遮
断するのにより有効である。 【００４２】また、本実施例においては、ＩｎＡｌＰ層
６ａがゲート電極下のみに形成され、ソース／ドレイン
電極下からは除去されている。このため、ｎ型ＧａＡｓ
コンタクト７ａは、ｎ型ＡｌＧａＡｓ電子供給層５上に
直接形成されている。このため、良好なオーミック接触
を形成し易くなる。ＩｎＡｌＰバリア層６ａは、オーミ
ック電極の特性を考慮する必要がなく、ノンドープとさ
れている。このため、より良好なショットキゲート電極
を形成し易くなる。その他の点は図１の実施例と同様で
あるため、説明を省略する。 【００４３】ＩｎＡｌＰはＧａＡｓと格子整合すること
ができるため、ＧａＡｓ基板上の化合物半導体装置に用
いるのに適している。しかしながら、基板と若干格子不
整合であってもその層の厚さを薄くすることにより、Ｉ
ｎＡｌＰ層を同様に用いることができる。 【００４４】図４は本発明の他の実施例によるＨＥＭＴ
の構成例を示す。半絶縁性ＩｎＰ基板１１の上に、ノン
ドープのＩｎＰバッファ層１２、ノンドープのＩｎＧａ
Ａｓ能動層１３、ｎ型ＩｎＡｌＡｓ電子供給層１５がエ
ピタキシャルに成長されている。これらの層は、好まし
くはＩｎＰ基板１１に格子整合させる。 【００４５】ｎ型ＩｎＡｌＡｓ電子供給層１５の上に、
ノンドープのＩｎＡｌＰバリア層１６がエピタキシャル
に成長され、ゲート電極を形成する領域を残してその両
側の領域を除去されている。露出されたｎ型ＩｎＡｌＡ
ｓ電子供給層１５の上には、ｎ型ＩｎＧａＡｓコンタク
ト層１７がエピタキシャルに成長されている。 【００４６】ノンドープＩｎＡｌＰバリア層１６の上
に、ショットキゲート電極１９が形成され、ｎ型ＩｎＧ
ａＡｓコンタクト層１７の上にオーミックソース／ドレ
イン電極１８ａ、１８ｂが形成されている。 【００４７】ＩｎＡｌＰバリア層１６は、ＩｎＰ基板１
１と格子整合させることができない。しかしながら、そ
の厚さを臨界膜厚以下とすれば、過度の格子欠陥を含む
ことなくエピタキシャル成長させることができる。Ｉｎ
ＧａＡｓ能動層１３は、ＧａＡｓ能動層よりも高い２次
元電子ガス移動度を実現することができる。このため、
より高周波動作の可能なＨＥＭＴを構成することがき
る。 【００４８】また、ｎ型ＩｎＧａＡｓコンタクト層は、
ｎ型ＧａＡｓコンタクト層よりも良好なオーミック接触
を形成することができる。このため、よりオン抵抗の低
いＨＥＭＴを構成することがきる。図３の構成におい
て、コンタクト層７ａをｎ型ＩｎＧａＡｓ層にしてもよ
い。 【００４９】以上、ＨＥＭＴにＩｎＡｌＰ層を用いる場
合を説明したが、ＨＥＭＴ以外にもＩｎＡｌＰ層をショ
ットキ電極の下地半導体層として用いることは可能であ
る。図５は、本発明の他の実施例によるＭＥＳＦＥＴの
構成例を示す。半絶縁性ＧａＡｓ基板１の上に、ノンド
ープＧａＡｓバッファ層２ｂ、ｎ型ＧａＡｓ能動層３ａ
がエピタキシャルに成長されている。ｎ型ＧａＡｓ能動
層３ａの一部表面上に、ノンドープＩｎＡｌＰバリア層
６ｂがエピタキシャルに成長されている。ノンドープＩ
ｎＡｌＰバリア層６ｂの上にショットキゲート電極が形
成され、ｎ型ＧａＡｓ能動層３ａの上に、オーミック接
触するソース／ドレイン電極８ａ、８ｂが形成されてい
る。 【００５０】ショットキゲート電極９は、ノンドープＩ
ｎＡｌＰバリア層６ｂを介してｎ型ＧａＡｓ能動層３ａ
上に形成されるため、より高いショットキ障壁を得るこ
とができる。 【００５１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、結
晶成長を有機金属気相成長法（ＭＯＣＶＤ）で行う場合
を説明したが、分子線エピタキシ（ＭＢＥ）等他のエピ
タキシャル成長を用いてもよい。 【００５２】オーミック電極、ショットキ電極の材料
も、下地半導体層に合わせ種々選択することが可能であ
る。単一のトランジスタ部分を図示し説明したが、集積
回路内の構成素子として用いることもできる。集積回路
構成の場合、素子間を酸素イオン注入等の分離領域で分
離することもできる。その他種々の変更、改良、組み合
わせ等が可能なことは当業者に自明であろう。 【００５３】 【発明の効果】以上説明したように、本発明によれば、
高いショットキ障壁を有するショットキゲート電極を備
えた電界効果型化合物半導体装置が提供される。
【図面の簡単な説明】
【図１】本発明の実施例によるＨＥＭＴを示す概略断面
図である。 【図２】図１の実施例の特性を検証する実験を説明する
ための断面図およびグラフである。 【図３】本発明の他の実施例によるＨＥＭＴの構成を概
略的に示す断面図である。 【図４】本発明の他の実施例によるＨＥＭＴの構成を概
略的に示す断面図である。 【図５】本発明の他の実施例によるＨＥＭＴの構成を概
略的に示す断面図である。 【図６】従来の技術によるＨＥＭＴの構成を概略的に示
す断面図である。 【図７】本発明の予備実験に用いたサンプルの構成を概
略的に示す断面図である。 【符号の説明】 １ 半絶縁性ＧａＡｓ基板 ２ ＧａＡｓ（ＡｌＧａＡｓ）バッファ層 ３ ＧａＡｓ能動層 ４ ノンドープＡｌＧａＡｓスペーサ層 ５ ｎ型ＡｌＧａＡｓ電子供給層 ６ ＩｎＡｌＰバリア層 ７ ｎ型ＧａＡｓコンタクト層 ８ オーミックソース／ドレイン電極 ９ ショットキゲート電極 １１ 半絶縁性ＩｎＰ基板 １２ ＩｎＰバッファ層 １３ ノンドープＩｎＧａＡｓ能動層 １５ ｎ型ＩｎＡｌＡｓ電子供給層 １６ ノンドープＩｎＡｌＰバリア層 １７ ｎ型ＩｎＧａＡｓコンタクト層 １８ オーミックソース／ドレイン電極 １９ ショットキゲート電極
図である。 【図２】図１の実施例の特性を検証する実験を説明する
ための断面図およびグラフである。 【図３】本発明の他の実施例によるＨＥＭＴの構成を概
略的に示す断面図である。 【図４】本発明の他の実施例によるＨＥＭＴの構成を概
略的に示す断面図である。 【図５】本発明の他の実施例によるＨＥＭＴの構成を概
略的に示す断面図である。 【図６】従来の技術によるＨＥＭＴの構成を概略的に示
す断面図である。 【図７】本発明の予備実験に用いたサンプルの構成を概
略的に示す断面図である。 【符号の説明】 １ 半絶縁性ＧａＡｓ基板 ２ ＧａＡｓ（ＡｌＧａＡｓ）バッファ層 ３ ＧａＡｓ能動層 ４ ノンドープＡｌＧａＡｓスペーサ層 ５ ｎ型ＡｌＧａＡｓ電子供給層 ６ ＩｎＡｌＰバリア層 ７ ｎ型ＧａＡｓコンタクト層 ８ オーミックソース／ドレイン電極 ９ ショットキゲート電極 １１ 半絶縁性ＩｎＰ基板 １２ ＩｎＰバッファ層 １３ ノンドープＩｎＧａＡｓ能動層 １５ ｎ型ＩｎＡｌＡｓ電子供給層 １６ ノンドープＩｎＡｌＰバリア層 １７ ｎ型ＩｎＧａＡｓコンタクト層 １８ オーミックソース／ドレイン電極 １９ ショットキゲート電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/338
H01L 29/778
H01L 29/812
Claims (1)
- (57)【特許請求の範囲】 【請求項１】ＧａＡｓ基板と、 前記ＧａＡｓ基板上に形成され、２次元キャリアガスが
走行する能動層と前記能動層にキャリアを供給できる電
子供給層とを含む複数のＩＩＩ−Ｖ族化合物半導体結晶
積層と、 前記ＩＩＩ−Ｖ族化合物半導体結晶積層上の少なくとも
一部に形成されたＩｎＡｌＰ層と、 前記ＩｎＡｌＰ層上に形成され、ショットキ接触するゲ
ート電極と、前記ＩＩＩ−Ｖ族化合物半導体結晶積層の表面であって
且つ前記ゲート電極を挟んで形成されたＧａＡｓ層又は
ＩｎＧａＡｓ層と、 前記、ＧａＡｓ層又はＩｎＧａＡｓ層を含み、前記Ｉｎ
ＡｌＰ層を介在することなく前記能動層と電気的に接続
されている １対のソース／ドレイン電極とを有する高電
子移動度トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04887594A JP3376078B2 (ja) | 1994-03-18 | 1994-03-18 | 高電子移動度トランジスタ |
| US08/398,519 US5610410A (en) | 1994-03-18 | 1995-03-03 | III-V compound semiconductor device with Schottky electrode of increased barrier height |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04887594A JP3376078B2 (ja) | 1994-03-18 | 1994-03-18 | 高電子移動度トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219058A Division JP2003051509A (ja) | 2002-07-29 | 2002-07-29 | 高電子移動度トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263663A JPH07263663A (ja) | 1995-10-13 |
| JP3376078B2 true JP3376078B2 (ja) | 2003-02-10 |
Family
ID=12815469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04887594A Expired - Lifetime JP3376078B2 (ja) | 1994-03-18 | 1994-03-18 | 高電子移動度トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5610410A (ja) |
| JP (1) | JP3376078B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964336A (ja) * | 1995-08-25 | 1997-03-07 | Advantest Corp | 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法 |
| US5789771A (en) * | 1996-12-11 | 1998-08-04 | National Science Council Of Republic Of China | Camel-gate field-effect transistor with multiple modulation-doped channels |
| JP3751398B2 (ja) * | 1997-03-13 | 2006-03-01 | 富士通株式会社 | 化合物半導体装置 |
| JP3716906B2 (ja) * | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2003209125A (ja) * | 2002-01-15 | 2003-07-25 | Hitachi Ltd | 化合物半導体装置とその製造方法、及び高周波モジュール |
| JP4610858B2 (ja) * | 2003-02-12 | 2011-01-12 | 住友化学株式会社 | 化合物半導体エピタキシャル基板 |
| JP2005353993A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| JP2005353992A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| GB0413277D0 (en) * | 2004-06-15 | 2004-07-14 | Filtronic Plc | Pseudomorphic hemt structure compound semiconductor substrate and process for forming a recess therein |
| US7902571B2 (en) * | 2005-08-04 | 2011-03-08 | Hitachi Cable, Ltd. | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal |
| EP2080273B1 (en) * | 2006-11-10 | 2018-09-05 | Skyworks Solutions, Inc. | Compact low loss high frequency switch with improved linearity performance |
| US7952150B1 (en) | 2008-06-05 | 2011-05-31 | Rf Micro Devices, Inc. | Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate |
| WO2009151473A1 (en) * | 2008-06-10 | 2009-12-17 | University Of Florida Research Foundation, Inc. | Chlorine detection |
| TWI550828B (zh) * | 2011-06-10 | 2016-09-21 | 住友化學股份有限公司 | 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法 |
| KR20140033070A (ko) * | 2011-06-10 | 2014-03-17 | 스미또모 가가꾸 가부시키가이샤 | 반도체 디바이스, 반도체 기판, 반도체 기판의 제조 방법 및 반도체 디바이스의 제조 방법 |
| TW201306235A (zh) * | 2011-06-10 | 2013-02-01 | Sumitomo Chemical Co | 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法 |
| JP6087552B2 (ja) * | 2012-09-21 | 2017-03-01 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| US10867792B2 (en) * | 2014-02-18 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783028B2 (ja) * | 1986-06-02 | 1995-09-06 | 株式会社日立製作所 | 半導体装置及び製造方法 |
-
1994
- 1994-03-18 JP JP04887594A patent/JP3376078B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-03 US US08/398,519 patent/US5610410A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5610410A (en) | 1997-03-11 |
| JPH07263663A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376078B2 (ja) | 高電子移動度トランジスタ | |
| US6797994B1 (en) | Double recessed transistor | |
| US6271547B1 (en) | Double recessed transistor with resistive layer | |
| US7071499B2 (en) | Heterojunction field effect type semiconductor device having high gate turn-on voltage and low on-resistance and its manufacturing method | |
| US5181087A (en) | Semiconductor device and method of producing the same | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5760418A (en) | GaAs power semiconductor device operating at a low voltage and method for fabricating the same | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| US8288260B1 (en) | Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| KR100707325B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조방법 | |
| GB2239557A (en) | High electron mobility transistors | |
| JP2003051509A (ja) | 高電子移動度トランジスタ | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPS6068661A (ja) | 半導体装置 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH0818036A (ja) | 半導体装置 | |
| JPH0810762B2 (ja) | 半導体装置 | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH05144843A (ja) | 電界効果トランジスタ | |
| JPH03240242A (ja) | 電界効果トランジスタ | |
| JPS63107172A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131129 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |