JPH0964336A - 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法 - Google Patents

原子層ドーピングによる半導体のオーム性電極構造及びその形成方法

Info

Publication number
JPH0964336A
JPH0964336A JP7240577A JP24057795A JPH0964336A JP H0964336 A JPH0964336 A JP H0964336A JP 7240577 A JP7240577 A JP 7240577A JP 24057795 A JP24057795 A JP 24057795A JP H0964336 A JPH0964336 A JP H0964336A
Authority
JP
Japan
Prior art keywords
semiconductor
atomic layer
electrode
doping
ingap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7240577A
Other languages
English (en)
Inventor
Harutaka Nakamura
陽登 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP7240577A priority Critical patent/JPH0964336A/ja
Priority to US08/703,105 priority patent/US5793109A/en
Publication of JPH0964336A publication Critical patent/JPH0964336A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds

Abstract

(57)【要約】 【目的】 本発明は半導体デバイスの金属と半導体界面
が低接触抵抗なオーム性接触であり且つ安定に作成でき
る手法の開発を提供する。 【構成】 半導体と金属電極の接合界面近傍の半導体内
層部に不純物を原子層ドーピングし、この上に電極とな
る金属電極を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体と金属との接触抵
抗を低減する為に、電極直下の接合界面に原子層ドーピ
ングの形成方法とこの電極構造に関する。
【0002】
【従来の技術】従来において、半導体デバイスにおける
金属と半導体との接触面が良好なオーム性接触を形成す
る手段としては、金属と半導体との接触領域の電圧−
電流特性が直線で対称性であること、接触抵抗が低い
ことが望まれる。
【0003】接触抵抗値と一義的関係にある接触界面に
おける電流値は、接触面のショットキ障壁の高さ、温
度、ドーピング濃度に依存する。接触抵抗を減少するに
は、ショットキ障壁を低くするか、接触面近傍の電子濃
度を高める必要がある。
【0004】従来、ショットキ障壁を低くする手段とし
て、ショットキ障壁の低い材料を用いるか、合金化によ
り低くする方法が用いられている。他方、接触面近傍に
高濃度層を得る為、エピタキシャル法や拡散法が用いら
れている。
【0005】
【発明が解決しようとする課題】半導体デバイスの高集
積化、高信頼性化に伴い金属と半導体界面の低接触抵抗
化と熱的な高安定化が特に要求される。
【0006】前述の如く、従来、ショットキ障壁を低く
する手段として、ショットキ障壁の低い材料を用いる
か、合金化により低くする方法が用いられていた。しか
しながら、前者は材料自身の種類が限られており使用す
る半導体材料と適合できないことが多い。また、後者
は、合金化層の深さが均一性に乏しくまた熱的安定性に
も乏しく良好な半導体デバイスを作成し難い。
【0007】また、一方、従来、接触面近傍に高濃度層
を得る為、エピタキシャル法や拡散法が用いられている
が、生産性の点から、より安易でかつ高安定な電極形成
方法が望まれている。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、本発明の構成では、半導体と金属電極の接合界面近
傍の半導体内層部に接触面近傍の電子濃度を高める不純
物を原子層ドーピングし、この上に電極となる金属電極
を形成する。即ち、半導体基板上に価電子帯又は伝導帯
がフェルミ凖位(fermi level)位置となる量(井戸の
底12位置に相当)の不純物を原子層ドーピングして形
成し、前記原子層ドーピング層と金属電極の間に半導体
基板と同じ半導体を、キャリアが十分にトンネリングす
る厚みに結晶成長させて形成し、前記で形成した半導体
の上に電極となる金属電極を形成し、以上のプロセスに
よりオーム性電極を形成したことを特徴とする原子層ド
ーピングによる半導体のオーム性電極構造を形成実現す
る。これにより、半導体上に形成するオーム性電極を、
一層高安定なオーム性電極の形成を容易に実現できる。
【0009】より具体的手段としては、InGaP半導
体基板上に、価電子帯又は伝導帯がフェルミ凖位位置と
なる量即ち、シ−トキャリア濃度2×1013〜2×10
14cm-2範囲35による高濃度電子層の不純物を原子層
ドーピングして形成し、前記原子層ドーピング層と金属
電極の間にInGaP半導体を、十分にキャリアがトン
ネリングする厚みに結晶成長させて形成し、前記で形成
したInGaP半導体の上に電極となる金属電極を形成
し、以上のプロセスによりオーム性電極を形成したこと
を特徴とする原子層ドーピングによる半導体のオーム性
電極を形成する手段がある。
【0010】また、この場合の原子層ドーピングする不
純物は、シリコン(Si)を使用する。この場合では、
原子層ドーピング層と金属電極の間に形成する十分にキ
ャリアがトンネリングする半導体の厚みとしては、In
GaP半導体基板材とTi/Au電極材の場合は5nm
前後が、良好なる半導体のオーム性電極構造形成でき
る。前記の基板材、電極材、ドープ材の組み合わせ以外
にも、任意の材料の組み合わせでも実現可能であり、例
えば、半導体基板としては、P型半導体、N型半導体、
ゲルマニューム、ガリウムヒ素等があり、電極材料とし
ては、アルミ、白金、タングステン等があり、不純物と
しては、錫、カーボン、ベリリウム、亜鉛等があり、こ
れら3つの各種材料の組み合わせにおいても、フェルミ
準位以上に到達する範囲35に原子層をドープ形成する
ことにより、従来より一層安定な低接触特性をもつオー
ム性接触の電極構造を実現できる。
【0011】
【作用】本方法により得られる金属と半導体の接触のエ
ネルギバンド図を図1に示す。原子層ドーピングの位置
dは、電子がdの厚さの半導体を十分に透過できるよう
に設定する。
【0012】原子層ドーピングの量は原子層ドーピング
により発生する井戸の底12がほぼフェルミ凖位に到達
する範囲35で行う。このことにより、半導体に注入さ
れる電子はショットキ障壁高さφBに無関係に半導体に
注入される。この結果オーム性接触となると共に最適な
ドーピング量により低い接触抵抗が得られる。
【0013】また、本方法による限り、ドーピング位置
と量により特性は一義的に定まり、良好なオーム性接触
特性と低接触特性が安定に得られる。従って、形成方法
も安定で容易である。
【0014】
【実施例】本発明では、金属電極22と半導体20との
接合界面近傍に不純物を原子層ドーピング処理すること
で、一層安定な低接触特性をもつオーム性接触を得る電
極構造を形成する。ここで、原子層ドーピング(dopin
g)とは、プレーナードーピングとも称され、不純物原
子を半導体結晶中に注入して、ある電気抵抗値を与える
方法であり、同一原子層上にドーピングを行う方法であ
り、ドーピングされた原子の分布がデルタ関数の様に分
布する。
【0015】原子層ドーピングを行うには、分子線結晶
成長装置や気相結晶成長装置などがある。本実施例で
は、ガリウムひ素デバイス等を製造する結晶成長装置を
使用した場合の例で説明する。
【0016】図2に示す結晶断面構造図のように、イン
ジューム・ガリウム・リン(InGaP)を半導体基板
とし、この上に形成する電極22としてチタン/金(T
i/Au)電極材料を用い、このときにドープする不純
物をシリコン(Si)とした場合の例で以下に説明す
る。
【0017】まず半導体基板28としてInGaP半
導体基板を結晶成長させる。MEB(M elecular Beam
Esitaxy)法の例では、個体のIn、Gaと、PH3を用
い、これを気化照射して半導体基板28を成長形成させ
ます。 やがて、所望の厚みの数nm手前迄形成したら、I
n、Gaの気化照射を止めてInGaP結晶層の成長を
一時停止させます。 次に、PH3と共にInGaP結晶に対して不純物で
あるドーピング物質のシリコン(Si)を気化照射して
原子層ドーピングさせる。このドーピング層26のドー
プ量としては、1原子層に満たない1013〜1014原子
数/cmー2程度の微量のドーピング層26を形成する。 その後、再びInGaP半導体薄膜基板24を数nm
結晶成長させてInGaP半導体の形成を停止する。こ
こで、このInGaP層の厚みdは、主に使用する2つ
の半導体基板InGaPとTi/Au金属電極材の関係
で決まり、本材料の場合d=5nmで良好な結果が得ら
れている。他の使用材料においては、一般におよそ10
nm以下であれば良好な結果が期待できる。最後に金属
電極22をこの上に形成して電極構造の形成が終了す
る。
【0018】上記工程で形成した電極構造のオーム性接
触特性と接触抵抗値の実測値を図3に示す。この実測値
では、原子層ドーピングによるシ−トキャリア濃度(sh
eetcarrier concentration)が2×1013〜2×1014
cm-2の範囲35内で、良好なるオーム性接触特性を示
し、この時の固有抵抗値としては5〜6×10-6Ωcm
2 の抵抗値を得た。特に原子層ドーピングの濃度が7×
1013cm-2のキャリア濃度36位置では5×10-6Ω
cm2 の最低値を示し、本値は合金化により得られる値
とほぼ同程度の良好な低抵抗値である。このことは原子
層ドーピングと電極間の半導体の厚みは、十分にキャリ
アがトンネリングできる厚さに形成されていることをも
意味している。
【0019】なお、オーム性接触特性を示し始める原子
層ドーピング濃度2×1013cm-2は、図1に示す井戸
の底12がフェルミ凖位に到達する濃度にほぼ一致して
いる。このことは、この井戸の底12にあるフェルミ凖
位に原子層ドーピング濃度を与えることが最良のドーピ
ング条件であることを意味している。
【0020】上記実施例の説明では、半導体基板をIn
GaPとし、電極材料をTi/Auとし、このときドー
プする不純物をSiとした場合の電極構造例であった
が、この他の電極構造でも、半導体基板(例えばP型半
導体、N型半導体、ゲルマニューム、ガリウムヒ素等)
と、電極材料(例えばアルミ、白金、タングステン等)
と、半導体基板に対する不純物であるドーピング物質
(例えば錫、カーボン、ベリリウム、亜鉛等)の、これ
ら3つの各種組み合わせ使用による電極構造の形成で
も、同様にフェルミ準位以上に到達する範囲35に原子
層をドープ形成する原子ドーピング層を形成することに
より、従来より一層安定な低接触特性をもつオーム性接
触を実現可能である。換言すれば、電極材料については
導電性があり、かつ半導体と良好な接合を形成する電極
材であれば何れでも良く、又、ドーピング物質は、ドー
ピング可能でフェルミ凖位に到達する不純物であれば何
れの不純物でも良い。このときの、半導体材料について
も特に制約はなく全ての半導体において適用実施可能で
ある。
【0021】上記実施例の説明では、結晶成長装置の場
合で説明していたが、所望により上記説明の原子層ドー
ピングの形成が可能な他のドーピング手段(例えば気相
結晶成長装置等)を使用しても良く、同様にしてフェル
ミ準位以上に到達する範囲35に原子層をドープ形成し
た後電極を形成することにより、安定な低接触特性をも
つオーム性接触を実現可能である。
【0022】
【発明の効果】本発明は上記の如く、半導体と金属電極
の接合界面近傍の半導体内層部に接触面近傍の電子濃度
を高める不純物を原子層ドーピングの層を設けることに
より、電極材料である金属と半導体材料間のショットキ
障壁高さφBを下げて、安定な低接触特性をもつオーム
性接触を得る効果が得られる。またその特性はドーピン
グ位置と量により一義的に定まり工業的にも容易に形成
可能である。
【図面の簡単な説明】
【図1】本発明の、金属と半導体との接触界面に不純物
を原子層ドーピングした場合のエネルギバンド図であ
る。
【図2】本発明の、実験に供した試料の構造図である。
【図3】本発明の、実験により得た金属と半導体間の接
触抵抗とシ−トキャリア濃度の特性図である。
【符号の説明】
12 井戸の底 20 半導体 22 電極 24 InGaP半導体薄膜基板 26 ドーピング層 28 半導体基板 35 範囲 36 キャリア濃度 φB ショットキ障壁高さ d 原子ドーピングの位置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体上に形成するオーム性電極におい
    て、 半導体と金属電極の接合界面近傍の半導体内層部に不純
    物を原子層ドーピングし、この上に電極となる金属電極
    を形成したことを特徴とする原子層ドーピングによる半
    導体のオーム性電極構造。
  2. 【請求項2】 半導体上に形成するオーム性電極におい
    て、 半導体基板上に価電子帯又は伝導帯がフェルミ凖位位置
    となる量の不純物を原子層ドーピングして形成し、 前記原子層ドーピング層と金属電極の間に半導体基板と
    同じ半導体を、キャリアが十分にトンネリングする厚み
    に結晶成長させて形成し、 前記で形成した半導体の上に電極となる金属電極を形成
    し、 以上のプロセスによりオーム性電極を形成したことを特
    徴とする原子層ドーピングによる半導体のオーム性電極
    構造及びその形成方法。
  3. 【請求項3】 半導体上に形成するオーム性電極におい
    て、 InGaP半導体基板上に、価電子帯又は伝導帯がフェ
    ルミ凖位位置となる量即ち、シ−トキャリア濃度2×1
    13〜2×1014cm-2範囲による高濃度電子層の不純
    物を原子層ドーピングして形成し、 前記原子層ドーピング層と金属電極の間にInGaP半
    導体を、十分にキャリアがトンネリングする厚みに結晶
    成長させて形成し、 前記で形成したInGaP半導体の上に電極となる金属
    電極を形成し、 以上のプロセスによりオーム性電極を形成したことを特
    徴とする原子層ドーピングによる半導体のオーム性電極
    構造及びその形成方法。
  4. 【請求項4】 原子層ドーピングする不純物は、シリコ
    ンを使用する請求項3記載の原子層ドーピングによる半
    導体のオーム性電極構造及びその形成方法。
JP7240577A 1995-08-25 1995-08-25 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法 Withdrawn JPH0964336A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7240577A JPH0964336A (ja) 1995-08-25 1995-08-25 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法
US08/703,105 US5793109A (en) 1995-08-25 1996-08-26 Structure of ohmic electrode for semiconductor by atomic layer doping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7240577A JPH0964336A (ja) 1995-08-25 1995-08-25 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法

Publications (1)

Publication Number Publication Date
JPH0964336A true JPH0964336A (ja) 1997-03-07

Family

ID=17061594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7240577A Withdrawn JPH0964336A (ja) 1995-08-25 1995-08-25 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法

Country Status (2)

Country Link
US (1) US5793109A (ja)
JP (1) JPH0964336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800544B2 (en) 2000-09-06 2004-10-05 President Of Tohoku University Semiconductor device having a metal-semiconductor junction with a reduced contact resistance

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541353B1 (en) 2000-08-31 2003-04-01 Micron Technology, Inc. Atomic layer doping apparatus and method
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7892915B1 (en) * 2006-03-02 2011-02-22 National Semiconductor Corporation High performance SiGe:C HBT with phosphorous atomic layer doping
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224225A (ja) * 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
JP3376078B2 (ja) * 1994-03-18 2003-02-10 富士通株式会社 高電子移動度トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800544B2 (en) 2000-09-06 2004-10-05 President Of Tohoku University Semiconductor device having a metal-semiconductor junction with a reduced contact resistance

Also Published As

Publication number Publication date
US5793109A (en) 1998-08-11

Similar Documents

Publication Publication Date Title
US4897710A (en) Semiconductor device
US5744817A (en) Hot carrier transistors and their manufacture
JPH0383332A (ja) 炭化珪素半導体装置の製造方法
Fang et al. Effect of Crystal Orientation on Ge‐GaAs Heterojunctions
JPH02138743A (ja) ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法
JPH0964336A (ja) 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法
Wang et al. Molecular beam epitaxial GaAs‐Al x Ga1‐x As heterostructures for metal semiconductor field effect transistor applications
US3972060A (en) Semiconductor cold electron emission device
Hastas et al. Electrical characterization of nanocrystalline carbon–silicon heterojunctions
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
JP2505805B2 (ja) ホットキャリアトランジスタ
JPH0728025B2 (ja) 半導体装置
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法
USRE27052E (en) Rx. zyjmsz
JPH0249422A (ja) 炭化珪素半導体装置の製造方法
US3337375A (en) Semiconductor method and device
JPS62286277A (ja) ホット電荷キャリヤトランジスタ
JPH0395824A (ja) 半導体電子放出素子
JPS63248168A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
EP0231656B1 (en) Silicon semiconductor device
JP2000260300A (ja) 電子放出素子及びその製造方法
JPH03236224A (ja) 半導体装置の製造方法
Gurumurthy et al. Excellent rectifying characteristics in Au/n-CdTe diodes upon exposure to rf nitrogen plasma
JP2586625B2 (ja) ▲iii▼―v族化合物半導体装置の製造方法
JPH0467527A (ja) 半導体電子放出素子

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105