JP2586625B2 - ▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法 - Google Patents
▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法Info
- Publication number
- JP2586625B2 JP2586625B2 JP1006340A JP634089A JP2586625B2 JP 2586625 B2 JP2586625 B2 JP 2586625B2 JP 1006340 A JP1006340 A JP 1006340A JP 634089 A JP634089 A JP 634089A JP 2586625 B2 JP2586625 B2 JP 2586625B2
- Authority
- JP
- Japan
- Prior art keywords
- iii
- compound semiconductor
- acceptor
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はIII−Ｖ族化合物半導体装置の製造方法に係
り、詳しくはｐ−ｎ接合の低温形成法に関する。
り、詳しくはｐ−ｎ接合の低温形成法に関する。
（従来の技術およびその課題） 半導体中への不純物ドーピングは半導体デバイスを製
作するプロセスのなかでも最も重要であり不純物ドーピ
ングなしではデバイス作成は不可能である。通常の不純
物ドーピングは結晶成長、イオン注入、拡散等によって
行なわれているが比較的高温の工程を経る為不純物の拡
散等望ましくない現象が起こる。現在の半導体装置は微
細化によってその性能が得られる点が多く、不純物の拡
散や合金化等微細化を阻む工程はできるだけ避けること
が望ましく。従って低温でのｐ−ｎ接合形成或るいは拡
散技術が望まれている。
作するプロセスのなかでも最も重要であり不純物ドーピ
ングなしではデバイス作成は不可能である。通常の不純
物ドーピングは結晶成長、イオン注入、拡散等によって
行なわれているが比較的高温の工程を経る為不純物の拡
散等望ましくない現象が起こる。現在の半導体装置は微
細化によってその性能が得られる点が多く、不純物の拡
散や合金化等微細化を阻む工程はできるだけ避けること
が望ましく。従って低温でのｐ−ｎ接合形成或るいは拡
散技術が望まれている。
本発明は以上述べたような従来の事情に鑑みてなされ
たもので、III−Ｖ族化合物基板上に低温で形成可能な
ｐ−ｎ接合の作製方法を提供することを目的とする。
たもので、III−Ｖ族化合物基板上に低温で形成可能な
ｐ−ｎ接合の作製方法を提供することを目的とする。
（課題を解決するための手段） 本発明は、半導体基板上にドナー及びアクセプター不
純物とを同時に含み前記アクセプター不純物濃度が前記
ドナー不純物濃度よりも高いIII−Ｖ族化合物半導体層
を形成する工程１と、引き続き前記半導体層に原子状水
素を照射して前記半導体層の一部のアクセプター不純物
のみを電気的に不活性化する工程２とを含むことを特徴
とするIII−Ｖ族化合物半導体装置の製造方法である。
純物とを同時に含み前記アクセプター不純物濃度が前記
ドナー不純物濃度よりも高いIII−Ｖ族化合物半導体層
を形成する工程１と、引き続き前記半導体層に原子状水
素を照射して前記半導体層の一部のアクセプター不純物
のみを電気的に不活性化する工程２とを含むことを特徴
とするIII−Ｖ族化合物半導体装置の製造方法である。
（作用） III・Ｖ族化合物半導体中にドーピングされたドナー
及びアクセプター不純物のうちアクセプターは低温での
原子状水素の拡散によって電気的に不活性化する。一方
ドナー不純物は同様の処理によってほとんど電気的な不
活性化は起こらない。また原子状水素は200−300℃の低
温で半導体中によく拡散する。従ってドナー及びアクセ
プターを同時に含む化合物半導体中に原子状水素を拡散
すれば水素の拡散距離に応じてその領域のアクセプター
のみが電気的に不活性化されるため初めのアクセプター
濃度をドナーのそれよりも高くしておけばｎ−ｐ接合が
低温で従って急峻なキャリア分布が作製できる。以下ア
クセプターの電気的不活性化及び原子状水素の拡散につ
いて説明する。半導体としてはGaPを用いアクセプター
として亜鉛（２×1018cm-3）、ドナーとして硫黄（２×
1017cm-3）をドープした層について各々原子状水素の拡
散を行なった。水素拡散後試料に金電極を蒸着し電圧−
容量特性から亜鉛を含む試料の正孔濃度及び硫黄を含む
試料の電子濃度を測定したところ電子濃度については水
素拡散前と変化がなかったが、正孔濃度は表面付近で５
×1015cm-3以下に減少していた。また原子状水素を照射
する時の半導体基板温度を変化させた実験から、例えば
基板温度300℃の時には表面から約１μｍ、200℃では約
0.5μｍまで正孔濃度が減少しており、照射水素濃度及
び基板温度を適当に設定しておけば通常の半導体で必要
な任意の深さまでアクセプターを不活性化可能であるこ
とが解った。
及びアクセプター不純物のうちアクセプターは低温での
原子状水素の拡散によって電気的に不活性化する。一方
ドナー不純物は同様の処理によってほとんど電気的な不
活性化は起こらない。また原子状水素は200−300℃の低
温で半導体中によく拡散する。従ってドナー及びアクセ
プターを同時に含む化合物半導体中に原子状水素を拡散
すれば水素の拡散距離に応じてその領域のアクセプター
のみが電気的に不活性化されるため初めのアクセプター
濃度をドナーのそれよりも高くしておけばｎ−ｐ接合が
低温で従って急峻なキャリア分布が作製できる。以下ア
クセプターの電気的不活性化及び原子状水素の拡散につ
いて説明する。半導体としてはGaPを用いアクセプター
として亜鉛（２×1018cm-3）、ドナーとして硫黄（２×
1017cm-3）をドープした層について各々原子状水素の拡
散を行なった。水素拡散後試料に金電極を蒸着し電圧−
容量特性から亜鉛を含む試料の正孔濃度及び硫黄を含む
試料の電子濃度を測定したところ電子濃度については水
素拡散前と変化がなかったが、正孔濃度は表面付近で５
×1015cm-3以下に減少していた。また原子状水素を照射
する時の半導体基板温度を変化させた実験から、例えば
基板温度300℃の時には表面から約１μｍ、200℃では約
0.5μｍまで正孔濃度が減少しており、照射水素濃度及
び基板温度を適当に設定しておけば通常の半導体で必要
な任意の深さまでアクセプターを不活性化可能であるこ
とが解った。
（実施例） 次に本発明の実施例について説明する。
本実施例ではLPE法を用いて作製したGaPエピタキシャ
ル層中に作製したｎ−ｐ接合構造について説明する。ま
ず通常の液相エピタキシャル法によりｐ−GaP基板に亜
鉛と硫黄を各々２×1018cm-3、２×1017cm-3同時に添加
しながら約5um成長する。次にこの試料に対して原子状
水素の拡散を行なった。ベース真空度＜１×10-7Torrの
装置にて水素圧６×10-3TorrをECR（電子サイクロトロ
ン共鳴）装置に導入してプラズマを発生させ、試料温度
300℃で３時間水素照射を行なった。この場合、ECRによ
るプラズマ中から拡散してくる水素ラジカル（中性励起
水素原子）のみを試料に照射している。特に水素イオン
による衝撃を避けるために、試料をとりつけるステンレ
スブロック裏面がECRプラズマ室に向くように配置し
た。この後試料表面にAuSiを試料裏面にAuZnを各々蒸着
しオーミック電極とした。この構造の試料の電圧−容量
特性を測定したところ、ｎ−ｐ接合の特性を示し、また
その依存性を解析したところ有効キャリア濃度として〜
１×1017cm-3が得られた表面がｎ型になったｎ−ｐ接合
が得られていることが解った。
ル層中に作製したｎ−ｐ接合構造について説明する。ま
ず通常の液相エピタキシャル法によりｐ−GaP基板に亜
鉛と硫黄を各々２×1018cm-3、２×1017cm-3同時に添加
しながら約5um成長する。次にこの試料に対して原子状
水素の拡散を行なった。ベース真空度＜１×10-7Torrの
装置にて水素圧６×10-3TorrをECR（電子サイクロトロ
ン共鳴）装置に導入してプラズマを発生させ、試料温度
300℃で３時間水素照射を行なった。この場合、ECRによ
るプラズマ中から拡散してくる水素ラジカル（中性励起
水素原子）のみを試料に照射している。特に水素イオン
による衝撃を避けるために、試料をとりつけるステンレ
スブロック裏面がECRプラズマ室に向くように配置し
た。この後試料表面にAuSiを試料裏面にAuZnを各々蒸着
しオーミック電極とした。この構造の試料の電圧−容量
特性を測定したところ、ｎ−ｐ接合の特性を示し、また
その依存性を解析したところ有効キャリア濃度として〜
１×1017cm-3が得られた表面がｎ型になったｎ−ｐ接合
が得られていることが解った。
以上の実施例においてGaPを用いた例を示したが、本
発明は、GaAs、InPなどの他のIII−Ｖ族化合物半導体に
適用できる。また基板はIII−Ｖ族化合物半導体以外、
例えば、SiなどのIV族半導体、II−VI族半導体でも基板
上にIII−Ｖ半導体を成長可能であれば良い。
発明は、GaAs、InPなどの他のIII−Ｖ族化合物半導体に
適用できる。また基板はIII−Ｖ族化合物半導体以外、
例えば、SiなどのIV族半導体、II−VI族半導体でも基板
上にIII−Ｖ半導体を成長可能であれば良い。
（発明の効果） 以上説明したように、本発明によれば低温でIII−Ｖ
族化合物半導体のnp接合を形成することが可能であるた
め、不純物の拡散などが妨げる。ｐ−ｎ接合を有する各
種III−Ｖ族化合物半導体デバイスにその活用が期待さ
れる。
族化合物半導体のnp接合を形成することが可能であるた
め、不純物の拡散などが妨げる。ｐ−ｎ接合を有する各
種III−Ｖ族化合物半導体デバイスにその活用が期待さ
れる。
Claims (1)
- 【請求項１】半導体基板上にドナー及びアクセプター不
純物とを同時に含み前記アクセプター不純物濃度が前記
ドナー不純物濃度よりも高いIII−Ｖ族化合物半導体層
を形成する工程１と、前記半導体層に原子状水素を照射
して前記半導体層の一部のアクセプター不純物のみを電
気的に不活性化する工程２とを備えてなることを特徴と
するIII−Ｖ族化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006340A JP2586625B2 (ja) | 1989-01-13 | 1989-01-13 | ▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1006340A JP2586625B2 (ja) | 1989-01-13 | 1989-01-13 | ▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02187020A JPH02187020A (ja) | 1990-07-23 |
| JP2586625B2 true JP2586625B2 (ja) | 1997-03-05 |
Family
ID=11635635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1006340A Expired - Fee Related JP2586625B2 (ja) | 1989-01-13 | 1989-01-13 | ▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2586625B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053042A1 (en) * | 2006-11-02 | 2008-05-08 | Interuniversitair Microelektronica Centrum | Removal of impurities from semiconductor device layers |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4610731A (en) * | 1985-04-03 | 1986-09-09 | At&T Bell Laboratories | Shallow impurity neutralization |
-
1989
- 1989-01-13 JP JP1006340A patent/JP2586625B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．ｄｅｔｔ．４７（２）（１９８５）（米）Ｐ．１０８−１１０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02187020A (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096627A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC | |
| US7919791B2 (en) | Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same | |
| US4007104A (en) | Mesa fabrication process | |
| EP0165971B1 (en) | Method of making a bipolar junction transistor | |
| US3936322A (en) | Method of making a double heterojunction diode laser | |
| US3780359A (en) | Bipolar transistor with a heterojunction emitter and a method fabricating the same | |
| US4096622A (en) | Ion implanted Schottky barrier diode | |
| US5272096A (en) | Method for making a bipolar transistor having a silicon carbide layer | |
| US3949119A (en) | Method of gas doping of vacuum evaporated epitaxial silicon films | |
| US4611388A (en) | Method of forming an indium phosphide-boron phosphide heterojunction bipolar transistor | |
| JPS62122183A (ja) | 半導体装置 | |
| US3927225A (en) | Schottky barrier contacts and methods of making same | |
| EP0180457B1 (en) | Semiconductor integrated circuit device and method for producing same | |
| EP0125943B1 (en) | An indium phosphide-boron phosphide heterojunction bipolar transistor | |
| JP2586625B2 (ja) | ▲ｉｉｉ▼―ｖ族化合物半導体装置の製造方法 | |
| JP2022533187A (ja) | イオン注入及びイオン注入後の焼鈍を用いた埋込ドーパントの活性化を備える装置及び方法 | |
| Sansbury et al. | CONDUCTIVITY AND HALL MOBILITY OF ION‐IMPLANTED SILICON IN SEMI‐INSULATING GALLIUM ARSENIDE | |
| US5063174A (en) | Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor | |
| JPH0964336A (ja) | 原子層ドーピングによる半導体のオーム性電極構造及びその形成方法 | |
| US3530015A (en) | Method of producing gallium arsenide devices | |
| JPH09153466A (ja) | 半導体デバイスのキャリアの蓄積を減少させる方法 | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| US20030222272A1 (en) | Semiconductor devices using minority carrier controlling substances | |
| CN110085669A (zh) | 一种三极管及其制作方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |