JPH0728025B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0728025B2
JPH0728025B2 JP62006078A JP607887A JPH0728025B2 JP H0728025 B2 JPH0728025 B2 JP H0728025B2 JP 62006078 A JP62006078 A JP 62006078A JP 607887 A JP607887 A JP 607887A JP H0728025 B2 JPH0728025 B2 JP H0728025B2
Authority
JP
Japan
Prior art keywords
layer
impurity
doped
interface
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62006078A
Other languages
English (en)
Other versions
JPS63175471A (ja
Inventor
俊樹 牧本
佳治 堀越
小林  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62006078A priority Critical patent/JPH0728025B2/ja
Publication of JPS63175471A publication Critical patent/JPS63175471A/ja
Publication of JPH0728025B2 publication Critical patent/JPH0728025B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置に関し、特に合金化プロセスを経ず
に、半導体上へオーミック電極の形成を可能とする不純
物ドーピング層を有する半導体装置に関するものであ
る。
[従来の技術] 原子層ドーピングを用いて、トンネル電流を流すことに
より、低抵抗のオーミックコンタクトを形成する方法と
して、金属と半導体の界面近傍の半導体中に一層の原子
層ドーピングを行う方法がある。この方法におけるエネ
ルギバンド図を第3図に示す。この方法においては以下
に示すような2つの欠点がある。
まず、原子層ドープ層とショットキバリアにより形成
される三角ポテンシャル(第3図参照)を通過するトン
ネル電流を増やさねばならない。このためには原子層ド
ープ層中の不純物が高濃度であり、かつ活性化していな
ければならない。しかし、高濃度に原子層ドーピングを
行うと、不純物準位が深くなり、不純物が十分活性化さ
れず。ショットキバリアの高さに相当する電圧よりも大
きな電圧降下は得ることができず、ノンアロイオーミッ
クコンタクトの実現は困難であった。
次に、一層の原子層ドーピングによって、ショットキ
バリアの高さに相当する電圧よりも大きな電圧降下を引
き起こすためには、ドーピング層をある程度、金属と半
導体の界面から離さねばならない。(Appl.Phys.Lett.:
49(5),1986,292)。しかし、この時には三角ポテン
シャルは厚くなり電子のトンネル確率は低いものとなる
ため、ノンアロイオーミックコンタクトの実現は困難な
ものとなる。
金属と半導体との界面から距離dの位置に、シートキャ
リア濃度がNcの原子層ドーピングを行った場合の電圧降
下ΔVは ΔV=q×d×Nc/ε (1) (qは電子電荷、εは誘電率) で与えられる。
ここでは、GaAs中にSiを原子層ドープした例について述
べる。
原子層ドープ層にSi不純物を面密度で5×1013個/cm2
だけ入れた場合には、そのうちの20%だけがドナとなり
活性化することが報告されている(Jpn.J.Appl.Phys.;2
5,(1986),L748)。これはSi不純物の準位が深くなっ
ているため、不純物が十分に活性化されていないためで
ある。
第4図に従来の方法で作製した一層のドープ層を有する
半導体装置の例を示す。この従来例はn-type GaAs基板
1上にノンドープGaAs層2を200[Å]形成した後、Si
不純物を面密度で5×1013個/cm2入れた単原子層ドー
ピング層3を形成した後、再びノンドープGaAs層2をd
[Å]形成し、裏面にAuGeNiオーミックコンタクト4を
蒸着し、表面には、Au電極5を蒸着した構造となってい
る。
接触抵抗ρcは第4図に示すように、膜厚方向に電圧を
かけ、電流を測定することによって測定するができる。
dによる接触抵抗ρcの変化を第5図に示す。dの小さ
いときには、一層の原子層ドープ層による電圧降下がシ
ョットキバリアに相当する電圧よりも小さなためρcは
高い。また、dを大きくすると、三角ポテンシャルが厚
いためρcは高い。接触抵抗ρcが最小となるのは式
(1)においてΔVがショットキバリアの高さに相当す
るd=60[Å]である。しかし、この場合にも、三角ポ
テンシャルが厚いために十分なトンネル電流が流れない
ため、ρcは高い。
[発明が解決しようとする問題点] 本発明は、上述した従来の欠点、すなわちドーピング層
の活性化率が低下し、トンネル電流が少なかった点を解
決し、良好なノンアロイオーミック電極層を有する半導
体装置を提供することを目的とする。
[問題点を解決するための手段] このような目的を達成するために、本発明の金属と半導
体層の界面近傍の該半導体層内に該界面と平行に第1の
不純物ドープ単原子層が形成されており、該第1の不純
物ドープ単原子層より内部に該第1の層と同じ不純物で
ドープされ該第1の層と平行な第2の不純物ドープ単原
子層が形成され、前記第1の不純物ドープ単原子層の前
記界面からの距離が100Å以内であり、かつ前記第2の
不純物ドープ単原子層の前記界面からの距離が500Å以
内であることを特徴とする。
[作用] 本発明においては金属と半導体の界面に形成されるポテ
ンシャルを薄くすることにより十分なトンネル電流を流
すために、第1の単原子層ドープ層を金属と半導体界面
に十分に近くして不純物原子の活性化率を極めて高く
し、さらに第2の単原子層ドーピング層と供にショット
キバリアの高さに相当する電圧よりも大きな電圧降下を
引き起こさせる。金属と半導体との界面に近い高濃度の
ドーピング層の不純物準位は深いのにもかかわらず、フ
ェルミレベルよりも上にあるために、すべて活性化され
ることになる。
このために十分なトンネル電流を流すことができるの
で、ノンアロイオーミックコンタクトの実現が可能であ
る。
[実施例] 以下に図面を参照して本発明の実施例を説明する。
第1図に本発明の実施例を示す。
第1の不純物ドープ層としてd=10[Å]の位置に5×
1013個/cm2だけSiを単原子層ドープした第1の層3Aを
形成し、さらにd=60[Å]の位置に、第2の不純物ド
ープ層3Bとして活性化率が100%である5×1012個/cm2
のSi単原子層ドーピングを行った構造を作製した。他の
構造は第4図に示した従来例と同じである。
第1および第2の不純物ドープ層はそれぞれ複数の原子
層からなると、原子層間での不純物の相互作用によって
電子の放出が抑制される。従って両不純物ドープ層はそ
れぞれ単原子層であることが必要である。高濃度の不純
物をドープした単原子層を形成するには、MOCVD法を改
良した流量変調MOCVD法が有効である。
このとき、第1の不純物ドープ層の活性化率を従来例と
同様に20%とすると、第1層による電圧降下はΔV1=0.
14[V]となり、第2の不純物ドープ層による電圧降下
は、ΔV2=0.42[V]であるから、ΔV1+ΔV2<φ
B(0.9V)となり、低い接触抵抗ρcは得られない。し
かし、実際に測定を行なうとρc=1×10-8[Ω・c
m2]程度の極めて低い接触抵抗が得られた。
第2図に本発明における2層の単原子層ドープを行った
構造のエネルギーバンドを示す。
本発明においてはフェルミレベルよりも上の不純物準位
から電子が放出されることにより、第1層の活性化率が
実質上高くなったために低い接触抵抗が得られる。この
ように第1層の位置における伝導帯とフェルミレベルと
の差を比較的大きくとることにより、不純物の活性化率
を上げることができる。第2図と第3図とを比較すれば
明らかなように金属と半導体との界面付近の電子に対す
るポテンシャルは、従来の三角ポテンシャルに比べ薄く
なり、十分なトンネル電流を流すことができるために、
ノンアロイオーミックコンタクトの実現が可能である。
さらに、第1層および第2層のドーピング量をそれぞれ
5×1013個/cm2,5×1012個/cm2とし、第1層および第
2層の半導体表面からの位置を変え、抵抗率の変化を調
べた。その結果を第1表に示す。第1層の位置が界面か
ら100Åをこえて離れている場合および第2層の位置が5
00Åをこえて離れている場合には10-8Ω・cm2台の低い
抵抗率を得ることはできなかった。従って10-8Ω・cm2
台の低い抵抗率を得るためには、第1層および第2層の
位置は、半導体の表面から、それぞれ100Å,500Å以内
が望ましい。
[効果] 以上説明したように、本発明によれば金属と半導体との
界面付近に存在する単原子層ドーピング層内の不純物原
子のエネルギ準位が、フェルミレベルよりも上であり、
高濃度にドーピングを行なっても不純物原子は十分活性
化できる。このため、界面付近に存在するポテンシャル
は、非常に薄くなり、十分なトンネル電流を流すことが
できるため、ノンアロイオーミックコンタクトの実現が
可能となった。
【図面の簡単な説明】
第1図は本発明の実施例を示す断面図、 第2図は本発明におけるエネルギーバンド図、 第3図は従来の単一のドープ層を有する半導体装置にお
けるエネルギーバンド図、 第4図は従来の半導体装置の一例の断面図、 第5図は従来の装置における接触抵抗を示す図である。 1…n-GaAs基板、2…ノンドープGaAs層、3A…第1の不
純物ドープ単原子層、3B…第2の不純物ドープ単原子
層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】金属と半導体層の界面近傍の該半導体層内
    に該界面と平行に第1の不純物ドープ単原子層が形成さ
    れており、該第1の不純物ドープ単原子層より内部に該
    第1の層と同じ不純物でドープされ該第1の層と平行な
    第2の不純物ドープ単原子層が形成され、前記第1の不
    純物ドープ単原子層の前記界面からの距離が100Å以内
    であり、かつ前記第2の不純物ドープ単原子層の前記界
    面からの距離が500Å以内であることを特徴とする半導
    体装置。
  2. 【請求項2】前記第1の不純物のドーピング量は、金属
    と前記半導体を接触させた際に形成されるショットキバ
    リアの高さに相当する電圧よりも小さな電圧降下を引き
    起こす量であること特徴とする特許請求の範囲第1項に
    記載の半導体装置。
  3. 【請求項3】前記第1および第2図の不純物層によって
    引き起こされる電圧降下の量が前記ショットキバリアの
    高さに相当する電圧より大きいこと特徴とする特許請求
    の範囲第1項または第2項に記載の半導体装置。
JP62006078A 1987-01-16 1987-01-16 半導体装置 Expired - Fee Related JPH0728025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62006078A JPH0728025B2 (ja) 1987-01-16 1987-01-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62006078A JPH0728025B2 (ja) 1987-01-16 1987-01-16 半導体装置

Publications (2)

Publication Number Publication Date
JPS63175471A JPS63175471A (ja) 1988-07-19
JPH0728025B2 true JPH0728025B2 (ja) 1995-03-29

Family

ID=11628530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62006078A Expired - Fee Related JPH0728025B2 (ja) 1987-01-16 1987-01-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH0728025B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770340B2 (ja) * 1988-09-06 1998-07-02 ソニー株式会社 半導体装置、絶縁ゲート型電界効果トランジスタ及びショットキーゲート型電界効果トランジスタ
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2008098674A (ja) * 2003-06-10 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175774A (ja) * 1984-02-01 1984-10-04 Hitachi Ltd 半導体装置
JPH0770705B2 (ja) * 1986-06-19 1995-07-31 富士通株式会社 高速半導体装置

Also Published As

Publication number Publication date
JPS63175471A (ja) 1988-07-19

Similar Documents

Publication Publication Date Title
Mönch Barrier heights of real Schottky contacts explained by metal-induced gap states and lateral inhomogeneities
Hensel et al. Transistor action in Si/CoSi2/Si heterostructures
Solomon et al. Electrical measurements on n+‐GaAs‐undoped Ga0. 6Al0. 4 As‐n‐GaAs capacitors
US5321302A (en) Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency
Fang et al. Effect of Crystal Orientation on Ge‐GaAs Heterojunctions
JPH0728025B2 (ja) 半導体装置
CA1271266A (en) Vertical ballistic transistor with isolated base contact
JP2664051B2 (ja) 障壁の高さを高くする方法とシヨツトキー障壁
JP3087671B2 (ja) バイポーラトランジスタおよびその製造方法
JPS63268276A (ja) 半導体装置及びその製造方法
JP2798462B2 (ja) ダイヤモンド半導体発光素子
EP0229672B1 (en) A heterojunction bipolar transistor having a base region of germanium
JPS627159A (ja) 半導体装置
Ikeda et al. Tunneling emission from valence band of Si-metal–oxide–semiconductor electron tunneling cathode
JP2918275B2 (ja) 半導体装置
JP3124641B2 (ja) 超電導デバイス
JPS62286277A (ja) ホット電荷キャリヤトランジスタ
TWI831512B (zh) 半導體裝置和其形成方法
JPH0687509B2 (ja) ヘテロ接合磁気センサ
JP2569032B2 (ja) 半導体装置
JP3876397B2 (ja) 三族−五族化合物半導体装置の製造方法
EP0431836A1 (en) Semiconductor device and electronic device by use of the semiconductor
JP3127574B2 (ja) オーミック電極及びその形成方法
JP2724490B2 (ja) ゲートターンオフサイリスタの製造方法
JP3195807B2 (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees