TWI831512B - 半導體裝置和其形成方法 - Google Patents

半導體裝置和其形成方法 Download PDF

Info

Publication number
TWI831512B
TWI831512B TW111147494A TW111147494A TWI831512B TW I831512 B TWI831512 B TW I831512B TW 111147494 A TW111147494 A TW 111147494A TW 111147494 A TW111147494 A TW 111147494A TW I831512 B TWI831512 B TW I831512B
Authority
TW
Taiwan
Prior art keywords
oxide film
source
doped region
region
drain region
Prior art date
Application number
TW111147494A
Other languages
English (en)
Inventor
李佑祖
陳彥儒
蔣光浩
Original Assignee
鴻揚半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻揚半導體股份有限公司 filed Critical 鴻揚半導體股份有限公司
Priority to TW111147494A priority Critical patent/TWI831512B/zh
Application granted granted Critical
Publication of TWI831512B publication Critical patent/TWI831512B/zh

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公開提供一種半導體裝置,包括基板上方的飄移層、飄移層上方的源極/汲極區域、源極/汲極區域上的氧化物薄膜、氧化物薄膜上的接觸件及鄰近源極/汲極區域的閘極結構,其中氧化物薄膜直接接觸源極/汲極區域的頂表面,且氧化物薄膜直接接觸接觸件的底表面。源極/汲極區域包括摻雜第一導電類型的第一摻雜區域及摻雜第二導電類型的第二摻雜區域,其中第一摻雜區域及第二摻雜區域形成源極/汲極區域的頂表面,第二導電類型不同於第一導電類型。氧化物薄膜的導帶能階低於第一摻雜區域的導帶能階。

Description

半導體裝置和其形成方法
本公開內容是關於半導體裝置和其形成方法,且特別是關於金屬氧化物半導體裝置和其形成方法。
在半導體裝置中,金屬接觸件與半導體材料之間的接觸會形成歐姆接觸電阻(ohmic contact resistance)。歐姆接觸電阻過大時,半導體裝置整體的導通電阻(R on)會上升而影響裝置效能。若在半導體材料中摻雜雜質,金屬接觸件與半導體材料間的阻障厚度可能減少,從而降低歐姆接觸電阻。然而,在半導體材料中摻雜雜質會源於高游離能而難以提升摻雜濃度,造成歐姆接觸電阻的下降受限。為了符合目前半導體領域的發展趨勢,須克服上述問題以提升半導體裝置的效能。
根據本公開的一些實施方式,一種半導體裝置包括位於基板上方的飄移層、位於飄移層上方的源極/汲極區域、位於源極/汲極區域上的氧化物薄膜、位於氧化物薄膜上的接觸件及鄰近源極/汲極區域的閘極結構。源極/汲極區域包括摻雜第一導電類型的第一摻雜區域及摻雜第二導電類型的第二摻雜區域,其中第一摻雜區域及第二摻雜區域形成源極/汲極區域的頂表面,第二導電類型不同於第一導電類型。氧化物薄膜直接接觸源極/汲極區域的頂表面。氧化物薄膜的導帶能階低於第一摻雜區域的導帶能階。氧化物薄膜直接接觸接觸件的底表面。
在一些實施方式中,氧化物薄膜的厚度介於1奈米至5奈米間。
在一些實施方式中,第一導電類型為p型時,氧化物薄膜的導帶能階低於第一摻雜區域的價帶能階,氧化物薄膜的導帶能階與第一摻雜區域的價帶能階之間的能量差大於或等於0.1eV。
在一些實施方式中,氧化物薄膜包括MoO 3、WO 3或V 2O 5
在一些實施方式中,接觸件包括具有功函數介於4.6eV至7.0eV間的金屬材料。
在一些實施方式中,第一導電類型為n型時,氧化物薄膜的導帶能階與第一摻雜區域的導帶能階之間的能量差小於或等於0.1eV。
在一些實施方式中,氧化物薄膜包括TiO 2
在一些實施方式中,接觸件包括具有功函數介於2.0eV至4.4eV間的金屬材料。
在一些實施方式中,氧化物薄膜覆蓋第一摻雜區域及第二摻雜區域,且接觸件覆蓋氧化物薄膜。
在一些實施方式中,氧化物薄膜覆蓋第一摻雜區域,且接觸件覆蓋氧化物薄膜及第二摻雜區域。
在一些實施方式中,氧化物薄膜包括覆蓋第一摻雜區域的第一薄膜部分及覆蓋第二摻雜區域的第二薄膜部分,第一薄膜部分的材料不同於第二薄膜部分的材料。
在一些實施方式中,源極/汲極區域進一步包括摻雜第二導電類型的第三摻雜區域,其中第二摻雜區域與第三摻雜區域夾置第一摻雜區域,第一摻雜區域、第二摻雜區域及第三摻雜區域形成源極/汲極區域的頂表面。
在一些實施方式中,氧化物薄膜包括覆蓋第一摻雜區域的第一薄膜部分、覆蓋第二摻雜區域的第二薄膜部分及覆蓋第三摻雜區域的第三薄膜部分,第一薄膜部分的材料不同於第二薄膜部分及第三薄膜部分的材料。
在一些實施方式中,閘極結構包括自源極/汲極區域延伸進飄移層中的閘極電極層及環繞閘極電極層的閘極介電層,其中閘極介電層分離閘極電極層與源極/汲極區域且分離閘極電極層與飄移層。
在一些實施方式中,閘極介電層延伸至源極/汲極區域上,閘極介電層直接接觸源極/汲極區域的頂表面。
在一些實施方式中,氧化物薄膜與閘極介電層橫向間隔一距離。
在一些實施方式中,氧化物薄膜直接接觸閘極介電層。
根據本公開的一些實施方式,一種形成半導體裝置的方法包括在基板上方形成飄移層、使用第一導電類型摻雜劑摻雜飄移層的頂表面以形成源極/汲極區域的第一摻雜區域、使用不同於第一導電類型摻雜劑的第二導電類型摻雜劑摻雜飄移層的頂表面以形成源極/汲極區域的第二摻雜區域、在源極/汲極區域上形成氧化物薄膜,其中氧化物薄膜直接接觸源極/汲極區域的頂表面,氧化物薄膜的導帶能階低於第一摻雜區域的導帶能階。方法還包括在氧化物薄膜上形成接觸件,其中接觸件的底表面直接接觸氧化物薄膜。
在一些實施方式中,使用第一導電類型摻雜劑摻雜飄移層的摻雜濃度介於5×10 18/cm 3至5×10 20/cm 3間。
在一些實施方式中,方法進一步包括在摻雜飄移層之前在飄移層中形成開口和沿著開口的凸出部分、使用第一導電類型摻雜劑及第二導電類型摻雜劑摻雜飄移層的凸出部分以形成源極/汲極區域,及在摻雜飄移層之後在開口中形成閘極結構,其中閘極結構自源極/汲極區域延伸進飄移層中。
根據上述實施方式,本公開的半導體裝置中的氧化物薄膜具有導帶能階低於源極/汲極區域中的摻雜區域的導帶能階,因此氧化物薄膜可以改變源極/汲極區域的能階,從而降低半導體裝置的電阻以改善半導體裝置的效能。
為了實現提及主題的不同特徵,以下公開內容提供了許多不同的實施例或示例。以下描述組件、材料、配置等的具體示例以簡化本公開。當然,這些僅僅是示例,而不是限制性的。例如,在以下的描述中,在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例,並且還可以包括在第一特徵和第二特徵之間形成附加特徵,使得第一特徵和第二特徵可以不直接接觸的實施例。另外,本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的,並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外,本文可以使用空間相對術語,諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等,以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外,空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上),並且同樣可以相應地解釋在此使用的空間相對描述符號。
本公開內容提供一種半導體裝置,其包括具有多的摻雜區域的源極/汲極區域、接觸件及源極/汲極區域與接觸件之間的氧化物薄膜。由於氧化物薄膜與源極/汲極區域的摻雜區域之間具有適合的能階關係,氧化物薄膜可以增強源極/汲極區域與接觸件之間的穿隧效果,因此降低源極/汲極區域與接觸件之間的接觸電阻而改善半導體裝置的效能。
依據本公開的一些實施方式,第1圖繪示半導體裝置10的截面圖。半導體裝置10包括基板100、基板100上方的飄移層(drift layer)110、飄移層110上方的源極/汲極區域120、源極/汲極區域120上的氧化物薄膜130、氧化物薄膜130上的接觸件140,及鄰近源極/汲極區域120的閘極結構150。氧化物薄膜130的底表面直接接觸源極/汲極區域120的頂表面,且氧化物薄膜130的頂表面直接接觸接觸件140的底表面。由於氧化物薄膜130可以改變源極/汲極區域120的能階(energy level),使得源極/汲極區域120與接觸件140之間的接觸電阻降低,因此可以降低半導體裝置中整體的導通電阻(R on)。
具體而言,基板100、飄移層110和源極/汲極區域120是半導體材料堆疊,其中半導體材料堆疊中的各區域摻雜不同類型的摻雜劑。基板100可包括元素半導體材料、化合物半導體材料或適合作為半導體材料堆疊的基底材料,例如矽(Si)、碳化矽(SiC)、矽鍺(SiGe)或類似者。飄移層110可包括與基板100相同或不同的基底材料。在基板100是矽基板的示例中,飄移層110可以是摻雜氮(N)、磷(P)、砷(As)或其他n型摻雜劑的矽層或碳化矽層。源極/汲極區域120可包括與飄移層110相同的基底材料。在飄移層110是碳化矽層的示例中,源極/汲極區域120可以是摻雜n型摻雜劑及硼(B)、鎵(Ga)或其他p型摻雜劑的碳化矽層。在一些其他示例中,飄移層110可以摻雜p型摻雜劑,而源極/汲極區域120可以摻雜n型摻雜劑及p型摻雜劑。
源極/汲極區域120摻雜多種摻雜劑,從而形成多個摻雜區域。更具體而言,源極/汲極區域120包括位於源極/汲極區域120的頂部的第一摻雜區域122、第二摻雜區域124及第三摻雜區域126。第一摻雜區域122、第二摻雜區域124及第三摻雜區域126可具有齊平的頂表面,因此第一摻雜區域122、第二摻雜區域124及第三摻雜區域126形成源極/汲極區域120的頂表面。第一摻雜區域122位於第二摻雜區域124與第三摻雜區域126之間,使得第二摻雜區域124與第三摻雜區域126夾置第一摻雜區域122。第三摻雜區域126比第一摻雜區域122更接近閘極結構150。
第一摻雜區域122摻雜第一導電類型,第二摻雜區域124及第三摻雜區域126則摻雜第二導電類型,其中第二導電類型不同於第一導電類型。舉例而言,第一摻雜區域122可以摻雜p型摻雜劑,而第二摻雜區域124及第三摻雜區域126摻雜n型摻雜劑。第一摻雜區域122、第二摻雜區域124及第三摻雜區域126的摻雜濃度高於飄移層110,從而形成區別於飄移層110的源極/汲極區域120。在一些實施方式中,第一摻雜區域122可以摻雜n型摻雜劑,而第二摻雜區域124及第三摻雜區域126摻雜p型摻雜劑。在第1圖所示的實施方式中,源極/汲極區域120繪示成三個摻雜區域以說明源極/汲極區域120所包括的多種摻雜劑,但其他實施方式中的源極/汲極區域120可包括少於或多於三個摻雜區域,本公開並不以此為限。
接觸件140位於源極/汲極區域120上方,並且電性連接至源極/汲極區域120。在閘極結構150的控制下,接觸件140、源極/汲極區域120、飄移層110與基板100可形成貫穿半導體裝置10的導電路徑。在一些實施方式中,半導體裝置10還可包括基板100下方的接觸件160,其中接觸件140與接觸件160分別作為半導體裝置10的源極接觸件與汲極接觸件。在一些實施方式中,飄移層110與源極/汲極區域120之間還可包括阱(well)115,其中阱115可包括飄移層110的基底材料,且阱115經摻雜而具有不同於飄移層110的導電類型。例如,在飄移層110摻雜n型摻雜劑的實施方式中,阱115可摻雜p型摻雜劑而形成p型阱。
氧化物薄膜130位於源極/汲極區域120與接觸件140之間。詳細而言,氧化物薄膜130的底表面直接接觸源極/汲極區域120的頂表面,使得氧化物薄膜130覆蓋至少一部分的源極/汲極區域120。接觸件140的底表面直接接觸氧化物薄膜130的頂表面,使得接觸件140覆蓋至少一部分的氧化物薄膜130。在接觸件140至源極/汲極區域120的導電路徑方向上,接觸件140覆蓋氧化物薄膜130的部分與氧化物薄膜130覆蓋源極/汲極區域120的部分有所重疊,因此接觸件140經過氧化物薄膜130而電性連接至源極/汲極區域120。
氧化物薄膜130可以改變源極/汲極區域120的能階,使電荷載子更容易在源極/汲極區域120與接觸件140之間穿隧。具體而言,氧化物薄膜130的導帶(conduction band)能階低於源極/汲極區域120的導帶能階,使氧化物薄膜130可以彎曲源極/汲極區域120的能階。因此,氧化物薄膜130可以降低源極/汲極區域120與接觸件140之間的接觸電阻,從而增加半導體裝置10的效能。此外,氧化物薄膜130可以提供源極/汲極區域120與接觸件140之間的界面鈍化,用以保護源極/汲極區域120的表面。
為了更清楚說明源極/汲極區域120與氧化物薄膜130的能階關係,第2圖依據本公開的一些實施方式繪示源極/汲極區域120與氧化物薄膜130的能階圖。第2圖所示的縱軸為脫離能階所需的能量,E v與E c則代表各個材料的價帶(valance band)能階與導帶能階。當能階對應縱軸的數值越大時,說明電子需要越高的能量來脫離能階,也就是電子處於本文中所述越低的能階。
在第2圖所繪示的實施方式中,源極/汲極區域120是以碳化矽作為基底材料,且氧化物薄膜130可以根據源極/汲極區域120所具有的摻雜劑類型而包括群組A或群組B的氧化物材料。第2圖的網點處強調碳化矽的能隙(energy gap)範圍,用以比較源極/汲極區域120與氧化物薄膜130之間的能階差異。應理解,第2圖所繪示的實施方式僅作為源極/汲極區域120與氧化物薄膜130的材料組合示例,在本公開的其他實施方式中可根據源極/汲極區域120的材料而選用其他的氧化物薄膜130。
在源極/汲極區域120包括p型摻雜劑的實施方式中,氧化物薄膜130的導帶能階低於源極/汲極區域120的導帶能階,且氧化物薄膜130的導帶能階也低於源極/汲極區域120的價帶能階。詳細而言,氧化物薄膜130的導帶能階與源極/汲極區域120的價帶能階之間的能量差大於或等於0.1eV,例如介於0.1eV至1.0eV間。若能量差小於0.1eV,氧化物薄膜130難以改變源極/汲極區域120的能階而無法顯著增加電荷載子的穿隧效果。在一些其他實施方式中,氧化物薄膜130的導帶能階與源極/汲極區域120的價帶能階之間的能量差可以大於1.0eV。
如第2圖所示,在源極/汲極區域120包括p型摻雜劑的實施方式中,氧化物薄膜130可以包括群組A的氧化物材料,其中群組A的導帶能階低於源極/汲極區域120的價帶能階,且群組A的導帶能階與源極/汲極區域120的價帶能階之間的能量差大於0.1eV。舉例而言,群組A的氧化物材料可以包括MoO 3、WO 3或V 2O 5
在源極/汲極區域120包括n型摻雜區域的實施方式中,氧化物薄膜130的導帶能階低於源極/汲極區域120的導帶能階,但兩者的導帶能階很接近。詳細而言,氧化物薄膜130的導帶能階與源極/汲極區域120的導帶能階之間的能量差小於或等於0.1eV,例如介於0.01eV至0.1eV間。若能量差大於0.1eV,氧化物薄膜130難以改變源極/汲極區域120的能階而無法顯著增加電荷載子的穿隧效果。
如第2圖所示,在源極/汲極區域120包括n型摻雜區域的實施方式中,氧化物薄膜130可以包括群組B的氧化物材料,其中群組B的導帶能階低於源極/汲極區域120的導帶能階,但兩者之間差異小。舉例而言,群組B的氧化物材料可以包括TiO 2
為了更清楚說明氧化物薄膜130如何改變源極/汲極區域120的能階,第3圖及第4圖依據本公開的一些實施方式繪示半導體裝置中多個區域的能階變化圖。在第3圖和第4圖中,E v與E c分別代表各個材料的價帶能階與導帶能階,E fm則代表接觸件140的導電材料的費米能階(fermi level)。
依據本公開的一些實施方式,第3圖繪示沿著第1圖中的半導體裝置10的線A1-A2的能階變化圖。在第3圖所繪示的實施方式中,第一摻雜區域122是p型摻雜區域,而氧化物薄膜130的導帶能階低於第一摻雜區域122的價帶能階且兩者能量差大於或等於0.1eV。在氧化物薄膜130與第一摻雜區域122的界面處,氧化物薄膜130的能階與第一摻雜區域122的能階差異造成第一摻雜區域122的價帶能階彎曲,使電荷載子e更容易從第一摻雜區域122穿隧至接觸件140。
依據本公開的一些實施方式,第4圖繪示沿著第1圖中的半導體裝置10的線B1-B2的能階變化圖。在第4圖所繪示的實施方式中,第二摻雜區域124是n型摻雜區域,而氧化物薄膜130的導帶能階低於第二摻雜區域124的導帶能階且兩者能量接近。在氧化物薄膜130與第二摻雜區域124的界面處,氧化物薄膜130的能階與第二摻雜區域124的能階差異造成第二摻雜區域124的導帶能階彎曲,使電荷載子e更容易從接觸件140穿隧至第二摻雜區域124。
在第3圖與第4圖中,厚度T1與厚度T2代表氧化物薄膜130的厚度。在一些實施方式中,氧化物薄膜130的厚度可小於或等於5奈米,使氧化物薄膜130能提供良好的穿隧效果。舉例而言,氧化物薄膜130的厚度可以介於1奈米至5奈米間。在源極/汲極區域120包括p型摻雜區域的實施方式中,氧化物薄膜130的導帶能階與源極/汲極區域120的價帶能階之間的能量差越大,則容許越大厚度的氧化物薄膜130介入源極/汲極區域120與接觸件140之間。相對地,氧化物薄膜130的導帶能階與源極/汲極區域120的價帶能階之間的能量差越小,氧化物薄膜130需要越小的厚度來提供充足的穿隧效果。
在源極/汲極區域120包括n型摻雜區域的實施方式中,氧化物薄膜130的導帶能階與源極/汲極區域120的導帶能階之間的能量差越小,則容許越大厚度的氧化物薄膜130介入源極/汲極區域120與接觸件140之間。相對地,氧化物薄膜130的導帶能階與源極/汲極區域120的導帶能階之間的能量差越大,氧化物薄膜130需要越小的厚度來提供充足的穿隧效果。
在一些實施方式中,為了進一步降低接觸件140與源極/汲極區域120之間的接觸電阻,接觸件140可以根據氧化物薄膜130而選用適合的材料。在源極/汲極區域120包括p型摻雜區域的實施方式中,接觸件140可包括具有相對高功函數的導電材料,例如功函數介於約4.6eV至約7.0eV間的金屬材料。舉例而言,接觸件140可包括金(Au)、鉑(Pt)、鉬(Mo)、鎳(Ni)、上述組合或類似者。在源極/汲極區域120包括n型摻雜區域的實施方式中,接觸件140可包括具有相對低功函數的導電材料,例如功函數介於約2.0eV至約4.4eV間的金屬材料。舉例而言,接觸件140可包括銀(Ag)、鋁(Al)、鈦(Ti)、上述組合或類似者。
參考回第1圖,在第1圖所繪示的實施方式中,氧化物薄膜130的底表面直接接觸第一摻雜區域122、第二摻雜區域124及第三摻雜區域126的頂表面,因此氧化物薄膜130覆蓋第一摻雜區域122、第二摻雜區域124及一部分的第三摻雜區域126。接觸件140的底表面直接接觸氧化物薄膜130的頂表面,因此接觸件140覆蓋氧化物薄膜130。接觸件140可具有與氧化物薄膜130齊平的側壁,使得接觸件140覆蓋氧化物薄膜130的整體頂表面。
在第1圖所繪示的實施方式中,源極/汲極區域120包括p型摻雜區域(例如第一摻雜區域122)與n型摻雜區域(例如第二摻雜區域124)。若半導體裝置10不存在氧化物薄膜130, p型摻雜區域與接觸件140之間的接觸電阻可能高於n型摻雜區域與接觸件140之間的接觸電阻。因此,可以配合p型摻雜區域選擇氧化物薄膜130的材料,例如第2圖中的群組A的氧化物材料,從而優先降低p型摻雜區域與接觸件140之間的接觸電阻。
本公開的半導體裝置結構並不限於第1圖所繪示的實施方式。依據本公開的另一實施方式,第5圖繪示半導體裝置20的截面圖。半導體裝置20類似於第1圖中的半導體裝置10,除了氧化物薄膜130的結構。在半導體裝置20中,氧化物薄膜130形成在第一摻雜區域122上,而未形成在第二摻雜區域124及第三摻雜區域126上。換而言之,氧化物薄膜130覆蓋第一摻雜區域122但不覆蓋第二摻雜區域124及第三摻雜區域126。氧化物薄膜130未形成在第二摻雜區域124與接觸件140之間,因此接觸件140覆蓋第一摻雜區域122上的氧化物薄膜130及第二摻雜區域124。此外,氧化物薄膜130未形成在第三摻雜區域126與接觸件140之間,因此接觸件140覆蓋至少一部分的第三摻雜區域126。
在第5圖所繪示的實施方式中,第一摻雜區域122是p型摻雜區域而第二摻雜區域124是n型摻雜區域。若不存在氧化物薄膜130,第一摻雜區域122與接觸件140之間的接觸電阻可能高於第二摻雜區域124與接觸件140之間的接觸電阻。因此,氧化物薄膜130可單獨形成在第一摻雜區域122上,且氧化物薄膜130包括適合p型摻雜區域的材料,從而特定降低第一摻雜區域122與接觸件140之間的接觸電阻。換而言之,氧化物薄膜130的底表面可直接接觸至少第一摻雜區域122的頂表面。
依據本公開的另一實施方式,第6圖繪示半導體裝置30的截面圖。半導體裝置30類似於第1圖中的半導體裝置10,除了氧化物薄膜130的結構。在半導體裝置30中,氧化物薄膜130包括覆蓋第一摻雜區域122的第一薄膜部分132、覆蓋第二摻雜區域124的第二薄膜部分134及覆蓋部分的第三摻雜區域126的第三薄膜部分136。第一薄膜部分132、第二薄膜部分134及第三薄膜部分136分別對齊下方的摻雜區域,且各個薄膜部分包括對應各個摻雜區域的氧化物材料。
在第6圖所繪示的實施方式中,第一摻雜區域122的摻雜劑導電類型不同於第二摻雜區域124與第三摻雜區域126的摻雜劑導電類型,因此第一薄膜部分132的材料可不同於第二薄膜部分134與第三薄膜部分136的材料。舉例而言,在第一摻雜區域122包括p型摻雜劑,且第二摻雜區域124與第三摻雜區域126包括相同n型摻雜劑的實施方式中,第一薄膜部分132的導帶能階可低於第一摻雜區域122的價帶能階,第二薄膜部分134與第三薄膜部分136的導帶能階則低於且接近第二摻雜區域124與第三摻雜區域126的導帶能階。
在氧化物薄膜130包括多個薄膜部分的實施方式中,接觸件140也可以包括多個接觸件部分來配合多個薄膜部分。依據本公開的另一實施方式,第7圖繪示半導體裝置40的截面圖。半導體裝置40類似於第6圖中的半導體裝置30,除了接觸件140的結構。接觸件140包括覆蓋第一薄膜部分132的第一接觸件部分142、覆蓋第二薄膜部分134的第二接觸件部分144及覆蓋第三薄膜部分136的第三接觸件部分146。第一接觸件部分142、第二接觸件部分144及第三接觸件部分146分別對齊下方的薄膜部分,且各個接觸件部分包括對應各個薄膜部分的導電材料。
在第一摻雜區域122的摻雜劑導電類型不同於第二摻雜區域124與第三摻雜區域126的摻雜劑導電類型的實施方式中,第一薄膜部分132的材料可不同於第二薄膜部分134與第三薄膜部分136的材料。相應地,第一接觸件部分142的材料可不同於第二接觸件部分144與第三接觸件部分146的材料。舉例而言,在第一薄膜部分132的導帶能階低於第一摻雜區域122的價帶能階,且第二薄膜部分134與第三薄膜部分136的導帶能階低於且接近第二摻雜區域124與第三摻雜區域126的導帶能階的實施方式中,第一接觸件部分142可包括具有高功函數的金屬材料,第二接觸件部分144及第三接觸件部分146則包括具有低功函數的金屬材料。
參考回第1圖,鄰近源極/汲極區域120的閘極結構150可以自源極/汲極區域120延伸進飄移層110,從而控制半導體裝置10中的導電路徑。在一些實施方式中,閘極結構150可包括閘極電極層154與閘極介電層152。閘極電極層154可包括自源極/汲極區域120延伸進飄移層110中的導電材料,用以控制半導體裝置10中的導電路徑。舉例而言,閘極電極層154可包括多晶矽(polysilicon)、金屬氮化物、金屬矽化物、金屬氧化物、單金屬、合金、上述組合或類似者。
閘極介電層152環繞閘極電極層154,用以隔離閘極電極層154與半導體材料堆疊。如第1圖所示,閘極介電層152可以覆蓋閘極電極層154的側壁與底表面,從而分離閘極電極層154與源極/汲極區域120,並且分離閘極電極層154與飄移層110。閘極介電層152還可以覆蓋閘極電極層154的頂表面,從而保護閘極電極層154。閘極介電層152可包括例如氧化矽的氧化物、例如氮化矽的氮化物、複合結構(例如氧化物/氮化物/氧化物的堆疊)、上述的多層結構、上述的組合或類似者。
在一些實施方式中,閘極介電層152可延伸至源極/汲極區域120上,使得閘極介電層152直接接觸源極/汲極區域120的部分頂表面。延伸的閘極介電層152位於閘極電極層154與接觸件140之間,從而隔離閘極電極層154與接觸件140以避免短路。由於閘極介電層152延伸至源極/汲極區域120的頂表面上,閘極介電層152可鄰近源極/汲極區域120上的氧化物薄膜130。在一些示例中,如第1圖所示,氧化物薄膜130與閘極介電層152可橫向間隔一段距離,使氧化物薄膜130不會接觸閘極介電層152。在一些其他示例中,閘極介電層152可延伸至氧化物薄膜130的側壁,使氧化物薄膜130直接接觸閘極介電層152。
第8A圖至第8E圖依據本公開的一些實施方式繪示形成半導體裝置的多個中間階段的截面圖。下文將參照形成半導體裝置10的示例性製造製程描述第8A圖至第8E圖所繪示之步驟,然而本領域技術人員應理解,第8A圖至第8E圖所繪示的方法不僅可用於形成半導體裝置10,更可用於形成本公開範疇內其他具有接觸件與源極/汲極區域之間的氧化物薄膜的半導體裝置。
除非有額外說明,第8A圖至第8E圖所繪示或描述的一系列步驟的順序不應受到限制。例如,部分步驟可採取與所述實施方式不同的順序、部分步驟可同時發生、部分步驟可以不須採用及/或部分步驟可重複進行。此外,可以在所繪示的各步驟之前、期間或之後進行額外的步驟以形成完整的半導體裝置。
參考第8A圖,方法可開始於在基板100上方形成飄移層110。具體而言,在基板100上磊晶生長適合的半導體材料以形成飄移層110,其中飄移層110可包括n型摻雜劑或p型摻雜劑。舉例而言,可以藉由物理氣相傳輸製程(physical vapor transport,PVT)將飄移層110的半導體原料加熱成氣相物質,並將這些氣相物質傳輸至相對低溫的基板100上,從而在基板100上磊晶生長飄移層110。上述形成飄移層110的製程僅為示例,以其他沉積製程或適合的技術形成飄移層110也在本公開的考量範疇內。
參考第8B圖,方法可接續至在飄移層110中形成開口110p和沿著開口110p的凸出部分110c。具體而言,從飄移層110的頂表面進行非等向性的蝕刻製程,使得飄移層110的部分的頂表面凹陷而形成開口110p。舉例而言,第一蝕刻製程可以例如是使用電漿的乾式蝕刻製程或類似者。在後續的製程中,開口110p將作為容納閘極結構(例如第8E圖所示的閘極結構150)的空間,因此開口110p可具有適當的深度。例如,開口110p的深度不足以穿透飄移層110,使得開口110p不會暴露飄移層110下方的基板100。
參考第8C圖,方法可接續至使用第一導電類型摻雜劑摻雜飄移層110的頂表面以形成源極/汲極區域120的第一摻雜區域122,並使用第二導電類型摻雜劑摻雜飄移層110的頂表面以形成源極/汲極區域120的第二摻雜區域124與第三摻雜區域126。具體而言,使用摻雜劑摻雜飄移層110的凸出部分110c以形成源極/汲極區域120。在摻雜製程之前,可先使用遮罩層(未特別繪示)保護開口110p中的飄移層110,從而針對凸出部分110c形成源極/汲極區域120,並且維持開口110p的底部的飄移層110。
形成摻雜區域的第一導電類型摻雜劑不同於第二導電類型摻雜劑,使得第一摻雜區域122可以是p型摻雜區,而第二摻雜區域124與第三摻雜區域126是n型摻雜區,反之亦然。在一些實施方式中,可先使用第一遮罩層(未特別繪示)保護預定形成第二摻雜區域124與第三摻雜區域126的凸出部分110c再進行摻雜製程,使得第一遮罩層所暴露的飄移層110形成第一摻雜區域122。接著,使用第二遮罩層(未特別繪示)保護已形成的第一摻雜區域122再進行摻雜製程,使得第二遮罩層所暴露的飄移層110形成第二摻雜區域124與第三摻雜區域126。在一些其他實施方式中,可以其他順序形成第一摻雜區域122、第二摻雜區域124及第三摻雜區域126,本公開並不以此為限。
在一些實施方式中,在形成源極/汲極區域120之前,可先摻雜飄移層110的凸出部分110c以形成阱115。接著,摻雜飄移層110的凸出部分110c以形成阱115上方的源極/汲極區域120,使得阱115位於飄移層110與源極/汲極區域120之間。阱115的導電類型可不同於飄移層110的導電類型,但相同於源極/汲極區域120的部分摻雜區域的導電類型。
在一些實施方式中,形成源極/汲極區域120的摻雜濃度可大於形成飄移層110的摻雜濃度,亦即,第一摻雜區域122、第二摻雜區域124及第三摻雜區域126的摻雜濃度大於飄移層110本身的摻雜濃度。第一摻雜區域122、第二摻雜區域124及第三摻雜區域126彼此之間可具有相同或不同的摻雜濃度。舉例而言,源極/汲極區域120的各個摻雜區域的摻雜濃度可介於5×10 18/cm 3至5×10 20/cm 3間。若源極/汲極區域120的摻雜濃度小於5×10 18/cm 3,即使源極/汲極區域120與後續形成的接觸件140之間具有氧化物薄膜130,源極/汲極區域120與接觸件140之間的接觸電阻仍可能過大而影響半導體裝置10的整體導通電阻。在一些實施方式中,形成源極/汲極區域120的摻雜濃度也可大於形成阱115的摻雜濃度。
參考第8D圖,方法可接續至在源極/汲極區域120上形成氧化物薄膜130。具體而言,在源極/汲極區域120的頂表面上直接形成氧化物薄膜130,使氧化物薄膜130的底表面直接接觸源極/汲極區域120的頂表面。舉例而言,可以藉由化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、原子層沉積(atomic layer deposition,ALD)、其他適合的沉積方法或上述組合形成氧化物薄膜130。
沉積製程所使用的材料經過挑選,使氧化物薄膜130的導帶能階低於源極/汲極區域120的導帶能階。舉例而言,在氧化物薄膜130覆蓋第一摻雜區域122及第二摻雜區域124的實施方式中,氧化物薄膜130的導帶能階可低於第一摻雜區域122或第二摻雜區域124的導帶能階。在氧化物薄膜130覆蓋第一摻雜區域122而暴露第二摻雜區域124的實施方式中,氧化物薄膜130的導帶能階低於第一摻雜區域122的導帶能階,但非必須低於第二摻雜區域124的導帶能階。
參考第8E圖,方法可接續至在氧化物薄膜130上形成接觸件140。具體而言,在氧化物薄膜130的頂表面上直接形成接觸件140,使接觸件140的底表面直接接觸氧化物薄膜130的頂表面。舉例而言,可以藉由蒸鍍、濺鍍、電鍍、其他合適的方法或上述組合形成接觸件140。如第8E圖所示,接觸件140的底表面可以完全重疊氧化物薄膜130的頂表面,使接觸件140的側壁與氧化物薄膜130的側壁齊平。在一些其他實施方式中,接觸件140的底表面可以大於氧化物薄膜130的頂表面,使接觸件140延伸超過氧化物薄膜130而接觸未被氧化物薄膜130所覆蓋的源極/汲極區域120。
在形成接觸件140之後,接觸件140至基板100的導電路徑經過氧化物薄膜130、源極/汲極區域120、阱115及飄移層110。在一些實施方式中,方法還可包括形成基板100下方的接觸件160,從而形成依序經過接觸件140、氧化物薄膜130、源極/汲極區域120、阱115及飄移層110、基板100及接觸件160的導電路徑。
在一些實施方式中,方法還可包括在第8D圖所示的開口110p中沉積閘極介電層152,並形成閘極介電層152中的閘極電極層154,從而形成填滿開口110p的閘極結構150。形成閘極結構150、接觸件140及接觸件160的步驟順序可根據製程設計進行調換,本公開並不以此為限。
根據本公開上述實施方式,本公開的半導體裝置包括源極/汲極區域與接觸件之間的氧化物薄膜,其中氧化物薄膜直接接觸源極/汲極區域與接觸件。氧化物薄膜的導帶能階低於源極/汲極區域中的摻雜區域的導帶能階,使得氧化物薄膜與摻雜區域的能階差異改變了摻雜區域自身的能階,造成摻雜區域與接觸件之間的穿隧能力提升。因此,氧化物薄膜可以降低源極/汲極區域與接觸件之間的接觸電阻,從而降低半導體裝置的導通電阻且改善裝置效能。
前面概述一些實施例的特徵,使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解,他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎,以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解,這樣的等同構造不脫離本公開的精神和範圍,並且在不脫離本公開的精神和範圍的情況下,可以進行各種改變、替換和變更。
10,20,30,40:半導體裝置 100:基板 110:飄移層 110c:凸出部分 110p:開口 115:阱 120:源極/汲極區域 122:第一摻雜區域 124:第二摻雜區域 126:第三摻雜區域 130:氧化物薄膜 132:第一薄膜部分 134:第二薄膜部分 136:第三薄膜部分 140:接觸件 142:第一接觸件部分 144:第二接觸件部分 146:第三接觸件部分 150:閘極結構 152:閘極介電層 154:閘極電極層 160:接觸件 A,B:群組 A1-A2,B1-B2:線 e:電荷載子 E c:導帶能階 E fm:費米能階 E v:價帶能階 T1,T2:厚度
當結合附圖閱讀時,從以下詳細描述中可以最好地理解本公開的各方面。應注意,根據工業中的標準方法,各種特徵未按比例繪製。實際上,為了清楚地討論,可任意增加或減少各種特徵的尺寸。 第1圖依據本公開的一些實施方式繪示半導體裝置的截面圖。 第2圖依據本公開的一些實施方式繪示源極/汲極區域材料與氧化物薄膜材料的能階圖。 第3圖依據本公開的一實施方式繪示半導體裝置中沿著第1圖的線A1-A2的能階變化圖。 第4圖依據本公開的一實施方式繪示半導體裝置中沿著第1圖的線B1-B2的能階變化圖。 第5圖依據本公開的另一實施方式繪示半導體裝置的截面圖。 第6圖依據本公開的另一實施方式繪示半導體裝置的截面圖。 第7圖依據本公開的另一實施方式繪示半導體裝置的截面圖。 第8A圖至第8E圖依據本公開的一實施方式繪示形成半導體裝置的多個中間階段的截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10:半導體裝置
100:基板
110:飄移層
115:阱
120:源極/汲極區域
122:第一摻雜區域
124:第二摻雜區域
126:第三摻雜區域
130:氧化物薄膜
140:接觸件
150:閘極結構
152:閘極介電層
154:閘極電極層
160:接觸件
A1-A2,B1-B2:線

Claims (20)

  1. 一種半導體裝置,包括: 一飄移層,位於一基板上方; 一源極/汲極區域,位於該飄移層上方, 其中該源極/汲極區域包括: 摻雜一第一導電類型的一第一摻雜區域;及 摻雜一第二導電類型的一第二摻雜區域,其中該第一摻雜區域及該第二摻雜區域形成該源極/汲極區域的一頂表面,該第二導電類型不同於該第一導電類型; 一氧化物薄膜,位於該源極/汲極區域上,其中該氧化物薄膜直接接觸該源極/汲極區域的該頂表面,該氧化物薄膜的一導帶能階低於該第一摻雜區域的一導帶能階; 一接觸件,位於該氧化物薄膜上,其中該氧化物薄膜直接接觸該接觸件的一底表面;及 一閘極結構,鄰近該源極/汲極區域。
  2. 如請求項1所述之半導體裝置,其中該氧化物薄膜的厚度介於1奈米至5奈米間。
  3. 如請求項1所述之半導體裝置,其中該第一導電類型為p型時,該氧化物薄膜的該導帶能階低於該第一摻雜區域的一價帶能階,該氧化物薄膜的該導帶能階與該第一摻雜區域的該價帶能階之間的能量差大於或等於0.1eV。
  4. 如請求項3所述之半導體裝置,其中該氧化物薄膜包括MoO 3、WO 3或V 2O 5
  5. 如請求項3所述之半導體裝置,其中該接觸件包括具有功函數介於4.6eV至7.0eV間的金屬材料。
  6. 如請求項1所述之半導體裝置,其中該第一導電類型為n型時,該氧化物薄膜的該導帶能階與該第一摻雜區域的該導帶能階之間的能量差小於或等於0.1eV。
  7. 如請求項6所述之半導體裝置,其中該氧化物薄膜包括TiO 2
  8. 如請求項6所述之半導體裝置,其中該接觸件包括具有功函數介於2.0eV至4.4eV間的金屬材料。
  9. 如請求項1所述之半導體裝置,其中該氧化物薄膜覆蓋該第一摻雜區域及該第二摻雜區域,且該接觸件覆蓋該氧化物薄膜。
  10. 如請求項1所述之半導體裝置,其中該氧化物薄膜覆蓋該第一摻雜區域,且該接觸件覆蓋該氧化物薄膜及該第二摻雜區域。
  11. 如請求項1所述之半導體裝置,其中該氧化物薄膜包括覆蓋該第一摻雜區域的一第一薄膜部分及覆蓋該第二摻雜區域的一第二薄膜部分,該第一薄膜部分的一材料不同於該第二薄膜部分的一材料。
  12. 如請求項1所述之半導體裝置,其中該源極/汲極區域進一步包括: 摻雜該第二導電類型的一第三摻雜區域,其中該第二摻雜區域與該第三摻雜區域夾置該第一摻雜區域,該第一摻雜區域、該第二摻雜區域及該第三摻雜區域形成該源極/汲極區域的該頂表面。
  13. 如請求項12所述之半導體裝置,其中該氧化物薄膜包括覆蓋該第一摻雜區域的一第一薄膜部分、覆蓋該第二摻雜區域的一第二薄膜部分及覆蓋該第三摻雜區域的一第三薄膜部分,該第一薄膜部分的一材料不同於該第二薄膜部分及該第三薄膜部分的一材料。
  14. 如請求項1所述之半導體裝置,其中該閘極結構包括: 一閘極電極層,自該源極/汲極區域延伸進該飄移層中;及 一閘極介電層,環繞該閘極電極層,其中該閘極介電層分離該閘極電極層與該源極/汲極區域且分離該閘極電極層與該飄移層。
  15. 如請求項14所述之半導體裝置,其中該閘極介電層延伸至該源極/汲極區域上,該閘極介電層直接接觸該源極/汲極區域的該頂表面。
  16. 如請求項14所述之半導體裝置,其中該氧化物薄膜與該閘極介電層橫向間隔一距離。
  17. 如請求項14所述之半導體裝置,其中該氧化物薄膜直接接觸該閘極介電層。
  18. 一種形成半導體裝置的方法,包括: 在一基板上方形成一飄移層; 使用一第一導電類型摻雜劑摻雜該飄移層的一頂表面以形成一源極/汲極區域的一第一摻雜區域; 使用一第二導電類型摻雜劑摻雜該飄移層的該頂表面以形成該源極/汲極區域的一第二摻雜區域,其中該第二導電類型摻雜劑不同於該第一導電類型摻雜劑; 在該源極/汲極區域上形成一氧化物薄膜,其中該氧化物薄膜直接接觸該源極/汲極區域的一頂表面,該氧化物薄膜的一導帶能階低於該第一摻雜區域的一導帶能階;及 在該氧化物薄膜上形成一接觸件,其中該接觸件的一底表面直接接觸該氧化物薄膜。
  19. 如請求項18所述之形成半導體裝置的方法,其中使用該第一導電類型摻雜劑摻雜該飄移層的一摻雜濃度介於5×10 18/cm 3至5×10 20/cm 3間。
  20. 如請求項18所述之形成半導體裝置的方法,進一步包括: 在摻雜該飄移層之前,在該飄移層中形成一開口和沿著該開口的一凸出部分; 使用該第一導電類型摻雜劑及該第二導電類型摻雜劑摻雜該飄移層的該凸出部分以形成該源極/汲極區域;及 在摻雜該飄移層之後,在該開口中形成一閘極結構,其中該閘極結構自該源極/汲極區域延伸進該飄移層中。
TW111147494A 2022-12-09 2022-12-09 半導體裝置和其形成方法 TWI831512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111147494A TWI831512B (zh) 2022-12-09 2022-12-09 半導體裝置和其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111147494A TWI831512B (zh) 2022-12-09 2022-12-09 半導體裝置和其形成方法

Publications (1)

Publication Number Publication Date
TWI831512B true TWI831512B (zh) 2024-02-01

Family

ID=90824706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111147494A TWI831512B (zh) 2022-12-09 2022-12-09 半導體裝置和其形成方法

Country Status (1)

Country Link
TW (1) TWI831512B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104865A (en) * 2009-05-11 2011-02-01 Sumitomo Electric Industries Insulating gate type bipolar transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104865A (en) * 2009-05-11 2011-02-01 Sumitomo Electric Industries Insulating gate type bipolar transistor

Similar Documents

Publication Publication Date Title
KR102466678B1 (ko) 금속-이차원 물질-반도체의 접합을 포함하는 반도체 소자
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US11631765B2 (en) Method of manufacturing insulated gate semiconductor device with injection suppression structure
US9419119B2 (en) Semiconductor device and manufacturing method thereof
TWI402986B (zh) 嵌壁式半導體裝置
US11855150B2 (en) Semiconductor device having 2D channel layer
CN109524460B (zh) 高空穴移动率晶体管
CN107871784B (zh) 半导体器件
JP2012019186A (ja) 窒化物系半導体素子及びその製造方法
US20160268409A1 (en) Semiconductor device and manufacturing method thereof
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
CN110660674A (zh) 制造二维材料结构的方法
JP2016174140A (ja) 高電子移動度トランジスタ装置及びその製造方法
JP4645753B2 (ja) Iii族窒化物半導体を有する半導体素子
TW202115912A (zh) 集成電晶體元件及形成其的方法
US20240145589A1 (en) Semiconductor device
TWI831512B (zh) 半導體裝置和其形成方法
KR102634054B1 (ko) 일렉트라이드 전극을 포함하는 트랜지스터
US11430889B2 (en) Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof
CN114902424A (zh) 化合物半导体装置与制造化合物半导体装置的方法
TW202133274A (zh) 半導體裝置的製作方法
JP5551790B2 (ja) 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
US11411105B2 (en) Silicon carbide semiconductor device
JP7490995B2 (ja) 炭化珪素半導体装置
US20230028900A1 (en) Integrated circuit with nanostructure transistors and bottom dielectric insulators