CN107871784B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107871784B
CN107871784B CN201710865916.7A CN201710865916A CN107871784B CN 107871784 B CN107871784 B CN 107871784B CN 201710865916 A CN201710865916 A CN 201710865916A CN 107871784 B CN107871784 B CN 107871784B
Authority
CN
China
Prior art keywords
layer
insulating film
gate electrode
atoms
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710865916.7A
Other languages
English (en)
Other versions
CN107871784A (zh
Inventor
住吉和英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN107871784A publication Critical patent/CN107871784A/zh
Application granted granted Critical
Publication of CN107871784B publication Critical patent/CN107871784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了一种氮化物半导体器件，其中，氮化物半导体器件类型的场效应晶体管具有栅电极和覆盖栅电极的绝缘膜。栅电极具有镍(Ni)和金(Au)的层叠金属，而绝缘膜由氮化硅(SiN)制成。本发明的栅电极的特征是，镍层含有或掺杂有原子浓度从0.01at％至10at％的硅(Si)原子。

Description

半导体器件
技术领域
本发明涉及半导体器件，具体地，本发明涉及半导体器件的主要由氮化物半导体材料制成的栅极结构。
背景技术
主要由化合物半导体材料制成的半导体器件类型的场效应晶体管(FET)设置有电极以及保护电极且由氮化硅(SiN)制成的钝化膜。第JP-2001-156081A号日本专利申请公开已经公开了这种具有由钯(Pd)制成的栅电极的FET。在由氮化合物半导体材料制成的FET中，栅电极或与氮化物半导体材料的肖特基接触通常含有镍(Ni)。然而，镍(Ni)很可能容易地与硅(Si)耦合，从而形成具有稳定性质的镍-硅化物。即，可能会发生栅电极中的镍(Ni)与钝化膜中的硅(Si)之间的相互扩散。然而，硅化物材料通常显示出相对更大的电阻率。因此，钝化膜可能会通过从栅电极扩散的Ni原子来降低其电阻率；而栅电极可能会通过从钝化膜扩散的Si原子来增加其电阻率。
发明内容
本发明的方面涉及一种半导体器件，其包括衬底、半导体层、第一绝缘膜、栅电极和第二绝缘膜。半导体层外延生长在半导体衬底上。第一绝缘膜覆盖半导体层并且具有暴露出半导体层的表面的开口。栅电极通过第一绝缘膜中的开口来形成与半导体层的肖特基接触。第二绝缘膜覆盖栅电极和第一绝缘膜。本发明的半导体器件的特征是，第二绝缘膜由氮化硅制成，且栅电极含有镍(Ni)和0.01至10原子百分比的硅(Si)原子。
附图说明
参照附图，从下面对本发明的优选实施例的详细描述中将更好地理解前述和其它目的、方面和优点，附图中：
图1示出根据本发明的第一实施例的半导体器件的截面；
图2A至图2E示出了第一实施例的半导体器件在形成该器件的各个工艺步骤处的截面；
图3示出了根据本发明第二实施例的另一个半导体器件的截面；以及
图4A至4C示出了绝缘膜的表面。
具体实施方式
首先描述Ni原子与Si原子之间的相互扩散。制备了各种样品以用于研究Ni原子与Si原子之间的相互扩散。在由碳化硅(SiC)制成的衬底上，样品提供了氮化物半导体层、具有80nm厚度的Ni层、具有120nm厚度的金(Au)层和其上的氮化硅(SiN)膜。从衬底的侧面起，氮化物半导体层包括具有300nm厚度的氮化铝(AlN)层、具有1μm厚度的氮化镓(GaN)层、具有20nm厚度的氮化铝镓(AlGaN)层以及具有5nm厚度的另一GaN层。在场效应晶体管(FET)中，Ni层和Au层充当栅电极；而AlN层、GaN层、AlGaN层和另一GaN层分别充当核层、沟道层、阻挡层和覆盖层。充当钝化膜的SiN膜具有400nm厚度。Ni和Au的金属层由金属蒸镀来形成；而SiN膜通过等离子体增强化学气相沉积(PECVD)技术来形成。
制备表中所列的七种样品，样品S1中的Ni层不用Si原子来形成。样品S2至S7分别形成为含有0.008原子百分比(at％)、0.01at％(2.4×1018cm-3)、0.1at％(2.4×1019cm-3)、1at％(2.4×1020cm-3)、10at％和13at％的Si原子。通过在金属蒸镀中调节Ni源中所含的Si量，制备出含有各种Si量的样品。由于样品S1形成为不含Si原子，所以二次离子质谱(SIMS)分析检测到Si原子仅为0.0004at％，这几乎是SIMS分析的检测极限。
将这些样品在350℃下进行热处理，以分别引起SiN层和Ni层中的Ni原子和Si原子之间的相互扩散。通过目视检查对各样品在热处理前后的SiN膜的表面进行研究，当通过聚焦离子束(FIB)挖掘SiN膜的表面时，通过能量色散X射线光谱(EDX)和俄歇电子能谱(AES)研究了SiN膜中的Ni浓度。
图4A至图4C分别示出热处理之前样品S1的表面、热处理10小时之后样品S1的表面以及热处理30小时之后样品S1的表面。如图4A中所示，未经热处理的样品示出光滑表面，而图4B和图4C示出很多灰点。EDX分析检测到在灰点P中存在Ni原子，且AES分析确定灰点P中的Ni原子的浓度是10at％至25at％。另一方面，除了灰点P以外，EDX分析和AES分析没有检测到Ni原子。因此，灰点P表示扩散的Ni原子的痕迹。在下表中，符号A至C分别意味着样品的表面示出图4A至图4C中所示的状态。
表 热处理后的状态
Figure BDA0001416086660000031
如上表中所列，样品S1在未经任何热处理的情况下示出表面A，但是通过10小时热处理该表面改变为状态B，以及通过长于30小时的热处理该表面改变为状态C。
另一方面，即使在10小时热处理之后样品S2使SiN膜的表面仍保持为状态A，通过50小时以内的热处理该表面改变为状态B，以及通过100小时热处理该表面改变为状态C。在30小时热处理以内，样品S3使表面保持为状态A，但是通过100小时热处理该表面改变为状态B，以及通过长于150小时的热处理该表面改变为状态C。针对样品S4，50小时以内的热处理使表面保持在状态A，通过长于100小时的热处理使表面改变为状态B。针对样品S5至S7，即使长于150小时的热处理仍然使表面保持在状态A。因此，随着Si量增加，绝缘膜26的表面保持状态A。
因此，在Ni层中不含有Si原子的样品S1通过Au层使Ni原子扩散至SiN膜；而含有Si原子的样品S2至S7有效地示出了对Ni原子扩散的耐受性。图4A中所示的状态A仅在热处理30小时之后才可以允许用于半导体器件。样品S3至S7满足该标准，这意味着Ni层中的Si量优选大于0.01％。更有利地，Ni层中所含的Si量优选大于1at％，其对应于样品S5至S7，这些样品示出即使在热处理100小时之后对Ni原子的扩散的耐受性。
上表还指示在350℃下热处理30分钟之后，样品S1至S7的Ni层的电阻率。该电阻率是从Ni和Au的复合金属的电阻率来评估的。样品S1至S5示出基本不变的电阻率，而在样品S6和S7中，电阻率增加。因为，硅化镍(NiSi)固有地表现出20μΩ·cm至50μΩ·cm的相当大的电阻率，所以含有许多Si原子的Ni层变成显示出更大电阻率的硅化镍(NiSi)。然而，由于Ni层中更大的电阻率或者Ni与Au的层叠可能会降低FET的性能，这是因为栅极电阻增加了。
第一实施例
图1示出根据本发明的第一实施例的半导体器件的截面。半导体器件100是场效应晶体管(FET)类型，其设置有衬底10、氮化物半导体层20、源电极22、漏电极24、栅电极28、绝缘膜26、绝缘膜27、绝缘膜30以及互连件32和互连件34。从衬底10的一侧起，生长在衬底10上的氮化物半导体层20以如下次序层叠了氮化铝(AlN)层12、氮化镓(GaN)层14、氮化铝镓(AlGaN)层16、以及另一GaN层18。衬底10可以由在其顶表面中具有表面取向(0001)的碳化硅(SiC)制成。氮化物半导体层20沿着晶体取向[0001]外延生长在衬底10的顶表面上。AlN层12具有300nm厚度并且作为核层(nucleus layer)来工作。GaN层14是具有1μm厚度的未掺杂层并且作为传输电子的沟道层来工作。AlGaN层16是具有20nm厚度的n型层并且作为电子供应层来工作，或者有时被称为阻挡层。另一GaN层18是具有5nm厚度的n型层并且作为覆盖层来工作。
源电极22和漏电极24设置在另一GaN层18上，其中它们呈现出用于载流子传输的非整流特性，通常被称为欧姆电极。另一GaN层18上还设置有两个绝缘膜26和27以及栅电极28，栅电极28呈现出整流特性，被称为肖特基电极。源电极22和漏电极24由具有30nm厚度的钛(Ti)和具有300nm厚度的铝的层叠金属形成。互连件32和互连件34分别设置在源电极22和漏电极24上。这些互连件32和34含有金(Au)并且具有约3μΩ·cm的电阻率。
绝缘膜26与氮化物半导体层20直接接触，该绝缘膜26在下文中被称为第一绝缘膜并且在源电极22与漏电极24之间延伸。另一绝缘膜27设置在第一绝缘膜26上，所述另一绝缘膜27在源电极22和漏电极24上部分地延伸。这两个绝缘膜26和27设置有在源电极22与漏电极24之间的开口，其中栅电极28形成在开口中从而与氮化物半导体层20直接接触。
从另一GaN层18的侧面起，栅电极28层叠了具有50nm厚度的镍(Ni)层21、具有50nm厚度的钯(Pd)层25和具有400nm厚度的金(Au)层23。与另一GaN层18和第一绝缘膜26接触的Ni层21显示出肖特基电极的功能。Ni层21含有量为0.1原子百分比(0.1at％)至10原子百分比(10at％)的硅(Si)，其对应于从2.4×1019cm-3至2.4×1021cm-3的范围。Pd层25作为阻挡层来工作以防止镍(Ni)与金(Au)之间的互相扩散。Au层23降低栅电极28的电阻率。
在下文被称为第二绝缘膜的又一绝缘膜30覆盖栅电极28和另一绝缘膜27。具体地，第二绝缘膜30覆盖和接触栅电极28的侧面和顶部，同时第二绝缘膜30覆盖互连件32和互连件34。第一绝缘膜26可以由折射率大于2.2且厚度为50nm的氮化硅(SiN)制成。第一绝缘膜26的厚度优选为从15nm至100nm。另一绝缘膜27还可以由折射率小于2.2且厚度为40nm(优选厚度为20至100nm)的氮化硅(SiN)制成。因此，相对于另一绝缘膜27和第二绝缘膜30的硅(Si)/氮(N)的组分比，第一绝缘膜26具有更大的硅(Si)/氮(N)的组分比。
形成半导体器件100的工艺
接下来，将参照图2A至图2E来描述形成半导体器件100的工艺，其中这些图示出各个步骤处的半导体器件100的截面。
如图2A所示，金属有机化学气相沉积(MOCVD)技术可以在衬底10上外延生长氮化物半导体层20。
在下文中，等离子体增强化学气相沉积(p-CVD)技术可以将第一绝缘膜26沉积在另一GaN层18上，如图2B所示。然后，该工艺可以通过由光刻胶制成的掩膜40而在第一绝缘膜26上形成悬垂结构，具体地，该工艺通过曝光敏感性彼此不同的双层光刻胶来涂覆第一绝缘膜26，并且曝光和显影的连续工艺可以在与欧姆金属相对应的各个开口中形成如图2C中所示的悬垂物。形成在光刻胶40中的开口暴露了第一绝缘膜26。对暴露的第一绝缘膜26的刻蚀和后续金属蒸镀，在开口内形成欧姆金属22和欧姆金属24，从而与另一GaN层18直接接触。因为另一GaN层18具有约5nm的厚度，所以对第一绝缘膜26的刻蚀可能会刻蚀掉所述另一GaN层18。即使所述另一GaN层18被去除，将与AlGaN阻挡层16直接接触的欧姆金属22和24显示出与欧姆金属22和24位于所述另一GaN层18上的布置相同的功能。即，所述另一GaN层18对于载流子传输来说可以基本上是透明的。通过剥离技术去除沉积在光刻胶40上的金属，在氮化物半导体层20上形成欧姆金属22和24。对于钛(Ti)和铝(Al)的欧姆金属，在550℃(优选地从500℃至600℃)下合成欧姆金属，从而使源电极22和漏电极24实现与氮化物半导体层20的非整流接触。
在去除光刻胶40之后，该工艺沉积由氮化硅(siN)制成的另一绝缘膜27，从而覆盖欧姆电极22和24、在源电极22和漏电极24之间的第一绝缘膜26、以及暴露在欧姆电极22和24与第一绝缘膜26之间的间隙内的氮化物半导体层20。然后，在另一绝缘膜27上沉积另一图案化光刻胶42。光刻胶42具有开口26a，开口26a使另一GaN层18的表面暴露出来。
金属蒸镀可以在暴露于开口26a内的另一GaN层18的表面上形成栅电极28。作为替代，金属溅射也可以形成栅电极28。栅电极28中的镍(Ni)层含有硅(Si)，或者Ni层21掺杂有Si。例如，通过同时使用Ni和Si的金属蒸镀，则可以容易地获得掺杂有Si的Ni层21。在形成Ni层21之后，与光刻胶42上的Ni一起同时去除光刻胶42。
在下文中，除去另一绝缘层27中与各欧姆电极相对应的部分，来暴露出源电极22的顶部和漏电极24的顶部。然后，金属电镀可以在暴露的电极22和24上选择性地形成互连件32和34。最后，通过PECVD沉积的第二绝缘膜30覆盖另一绝缘层27以及互连件32和34。因此，形成半导体器件100的工艺完成。
因为Ni层21含有Si原子或掺杂有Si，所以可以有效地抑制Ni原子进入绝缘膜27和30的相互扩散，这还抑制了由Ni原子的相互扩散导致的半导体器件100的击穿电压的降低以及漏电极24与栅电极28之间的短路。此外，因为Ni层21仅具有50nm厚度，所以Ni原子的相互扩散在Ni层21中留下了缺陷和空隙，这意味着等效栅极长度变得更短，且FET的阈值电压变得更深。本发明的第一实施例可以有效地抑制栅极长度的缩短和器件性能的改变。
栅电极28包括Ni层21、Au层23和Pd层25，其中，Au层23和Pd层25作为阻挡层来工作以用于Ni原子的相互扩散。Ni原子可能通过阻挡层Au和Pd进行相互扩散。然而，因为Ni层含有或掺杂有Si原子，这可以有效地抑制Ni原子的相互扩散。Au层23可以使栅电极28的电阻率保持为低。Au层23可以替换为电阻率小于Ni的电阻率的任何其他金属。Pd层25并不总是必须的。此外，Au层23和Pd层25并不总是必须的。仅有Ni层21也可以形成栅电极28。即使在Ni层21与第一绝缘膜26和第二绝缘膜30接触时，也可以通过用Si来掺杂Ni层21而抑制Ni原子的相互扩散。在替代方案中，含有Ni的合金可以是栅电极。
Ni层21可以含有量为0.01at％至10at％的Si。甚至在Ni层21并不是特意含有Si时，Ni层可能含有量为0.004at％的Si。这种Ni层可以相互扩散Ni原子。因此，Ni层优选地含有量为至少0.01at％的Si。即使在350℃下的30小时热处理之后，这种Ni层也可以有效地抑制Ni原子的相互扩散。
另一方面，镍(Ni)可以通过捕获硅Si来容易地形成镍-硅化物(NiSi)，且已知NiSi为稳定的硅化物材料但具有相对高的电阻率。即，Ni层21中的Si浓度优选尽可能地低，因为具有相当大电阻率的栅极金属可能会降低FET的性能。例如，栅电极的电阻率优选是4.5μΩ·cm或更小。相应地，Ni层21中的Si浓度优选小于10at％。因此，Ni层21中的Si浓度优选在0.1at％至10at％之间。
参照图1，在氮化物半导体层20上，栅电极28填充形成在绝缘膜26和27中的开口26a。如所述的那样，对半导体器件100的热处理可以加速Ni原子至绝缘膜26和27的相互扩散，这实质上改变了栅极长度，并且相应地，改变了半导体器件100的包括阈值电压的器件性能。本发明的第一实施例可以有效地抑制Ni原子至绝缘膜26和27的相互扩散，可以抑制栅极长度和器件性能的变化。
因为第一绝缘膜26具有比绝缘膜27和第二绝缘膜30的硅(Si)和氮(N)的比率更高的硅(Si)和氮(N)的比率，例如，第一绝缘膜26具有0.9至1.3的硅和氮(Si/N)的比率，因此，具有较大硅和氮的比率的第一绝缘膜26可以从氮化物半导体层20的表面容易地捕获或提取氧(O)，这被认为是对抗电流崩塌的对策。然而，第一绝缘膜26通常显示出较差的晶体质量，这意味着Si与N之间的结合较弱。因此，镍(Ni)原子容易在其中相互扩散。然而，本发明的实施例在形成源电极22和漏电极24之前，形成第一绝缘膜26，这意味着在约500℃下欧姆金属的合成期间，第一绝缘膜26被隐含地热处理，这使得第一绝缘膜26硬且致密。因此，与绝缘膜27和30相比，第一绝缘膜26变得难以与Ni原子相互扩散。含有0.1at％至10at％大量Si的Ni层21可以有效地抑制Ni原子的相互扩散，且在约500℃下被热处理的第一绝缘膜26也难以进行Ni原子的相互扩散。绝缘膜26和30可以从氮化硅(SiN)被替换为氧化硅(SiO)、氮氧化硅(SiON)。
栅电极28可以是具有80nm厚度的Ni层21和具有120nm厚度的Au层23的层叠金属。栅电极28优选具有比4.5μΩ·cm小的电阻率。
第二实施例
图3示出了根据第二实施例的半导体器件100A的截面；其中，所述半导体器件100A设置有场板(field plate)50。在描述中将省略第二实施例中与第一实施例的元件相同的元件。
如图3所述，第二实施例的半导体器件100A在绝缘膜30上设置有场板50以便于栅电极28重叠并且在栅电极28与漏电极24之间延伸。从绝缘膜30的侧面起，场板50可以由具有5nm厚度的钛(Ti)和具有200nm厚度的金(Au)的层叠金属制成。场板50和绝缘膜30可以被由例如氮化硅(SiN)、聚酰亚胺等制成的另一绝缘膜覆盖。图3省略了该另一绝缘膜。
当栅电极28(具体地，其镍层21)不含有或未掺杂有硅(Si)时，镍层21中的Ni原子和绝缘膜30中的Si原子可能在半导体器件的长时间的热处理期间引起相互扩散，这降低了绝缘膜30的电阻率，并且降低了器件的击穿电压。因为场板50与栅电极28重叠，所以其间的距离基本等于绝缘膜30的厚度，其远远短于从栅电极28到源电极22或到漏电极24的距离。因此，当绝缘膜30的击穿电压降低时，栅电极28很可能形成至场板50的泄漏路径。
本发明的第二实施例在Ni层21中含有或掺杂Si原子，这可以抑制镍层21中的Ni原子与绝缘膜30中的Si原子之间的相互扩散。因此，相互扩散可以得到有效抑制，且绝缘膜30可以保持其足够的电阻率。即使场板50沿栅电极28设置且与栅电极28重叠，也可以有效抑制栅电极28的击穿电压的减小。
第一实施例和第二实施例中的氮化物半导体层20含有氮(N)，除了氮化镓(GaN)和氮化铝镓(AlGaN)之外，氮化物半导体层20还可以含有氮化镓铟(InGaN)、氮化铟(InN)、氮化铝(AlN)、氮化铝铟(InAlN)、氮化铝铟镓(AlInGaN)等。此外，本发明关注具有场效应晶体管(FET)类型的半导体器件100和100A的情况，但是本发明可以具有包括其他类型半导体器件的范围。
虽然已经出于说明的目的在本文中描述了本发明的特定实施例，但是对于本领域技术人员来说，许多变型和变化将变得明显。因此，所附权利要求旨在包括落在本发明的真实精神和范围内的所有这些变型和变化。
本申请要求于2016年9月23日提交的第2016-185742号日本专利申请的优先权，其通过引用并入本文中。

Claims (3)

1.一种半导体器件，包括：
衬底；
半导体层，其设置在所述衬底上；
第一绝缘膜，其设置在所述半导体层上，所述第一绝缘膜具有暴露出其中的半导体层的开口；
栅电极，其由镍(Ni)层、金(Au)层和钯(Pd)层的层叠金属制成，所述镍(Ni)层通过所述第一绝缘膜中的所述开口来形成与所述半导体层的肖特基接触，所述镍(Ni)层含有0.01至10原子百分比的硅(Si)；以及
第二绝缘膜，其覆盖所述栅电极和所述第一绝缘膜，所述第二绝缘膜由氮化硅(SiN)制成。
2.如权利要求1所述的半导体器件，
其中，所述栅电极具有比4.5μΩ·cm小的电阻率。
3.如权利要求1所述的半导体器件，
还包括设置在所述第二绝缘膜上的场板，所述场板沿所述栅电极延伸并且具有与所述栅电极重叠的部分。
CN201710865916.7A 2016-09-23 2017-09-22 半导体器件 Active CN107871784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016185742A JP6724685B2 (ja) 2016-09-23 2016-09-23 半導体装置
JP2016-185742 2016-09-23

Publications (2)

Publication Number Publication Date
CN107871784A CN107871784A (zh) 2018-04-03
CN107871784B true CN107871784B (zh) 2022-03-08

Family

ID=61686679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710865916.7A Active CN107871784B (zh) 2016-09-23 2017-09-22 半导体器件

Country Status (3)

Country Link
US (1) US10283609B2 (zh)
JP (1) JP6724685B2 (zh)
CN (1) CN107871784B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981601B2 (ja) * 2018-05-29 2021-12-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP7047615B2 (ja) * 2018-06-13 2022-04-05 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
IT201800011065A1 (it) * 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
CN113035943A (zh) * 2019-12-25 2021-06-25 华润微电子（重庆）有限公司 具有场板结构的hemt器件及其制备方法
CN111129140B (zh) * 2019-12-31 2021-01-29 哈尔滨工业大学 基于多层氮化硅钝化且包含氧化铝栅极电介质的高电子迁移率晶体管及其制备方法
JP2022079033A (ja) * 2020-11-16 2022-05-26 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
CN112447841B (zh) * 2020-11-27 2022-09-27 厦门市三安集成电路有限公司 一种高电子迁移率晶体管及其制备方法
CN113793867B (zh) * 2021-11-16 2022-03-01 深圳市时代速信科技有限公司 一种电极结构及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216487A (ja) * 1985-03-22 1986-09-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3662263B2 (ja) * 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3344416B2 (ja) 1999-09-16 2002-11-11 松下電器産業株式会社 半導体装置およびその製造方法
US6774449B1 (en) 1999-09-16 2004-08-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CA2783659A1 (en) * 1999-12-21 2001-06-28 Sumitomo Electric Industries, Ltd. Horizontal junction field-effect transistor
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
JP3597831B2 (ja) * 2002-07-01 2004-12-08 株式会社東芝 電界効果トランジスタ及びその製造方法
JP4730662B2 (ja) * 2005-03-02 2011-07-20 日立金属株式会社 薄膜配線層
US7416949B1 (en) * 2007-02-14 2008-08-26 Texas Instruments Incorporated Fabrication of transistors with a fully silicided gate electrode and channel strain
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
US9425267B2 (en) * 2013-03-14 2016-08-23 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
JP2017059621A (ja) * 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20180090584A1 (en) 2018-03-29
US10283609B2 (en) 2019-05-07
JP2018049990A (ja) 2018-03-29
JP6724685B2 (ja) 2020-07-15
CN107871784A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
CN107871784B (zh) 半导体器件
CN103367418B (zh) 高电子迁移率晶体管及其形成方法
US8766276B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10079296B2 (en) High electron mobility transistor with indium nitride layer
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
CN110071173B (zh) 半导体装置及其制造方法
US11043583B2 (en) Semiconductor structure and method for forming the same
US9331155B2 (en) Semiconductor device and manufacturing method
TW201621989A (zh) 半導體裝置及其製造方法
US20120175631A1 (en) ENHANCEMENT MODE GaN HEMT DEVICE WITH GATE SPACER AND METHOD FOR FABRICATING THE SAME
US11233144B2 (en) Nitride semiconductor device and nitride semiconductor package
CN113439340B (zh) 氮基半导体器件及其制造方法
US10032880B2 (en) Method for forming ohmic contacts
CN111527610A (zh) 半导体装置及其制造方法
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
CN111758166A (zh) 半导体器件及其制造方法
CN110875383B (zh) 半导体装置及其制造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
US12051739B2 (en) Package structure having a first connection circuit and manufacturing method thereof
US20240222437A1 (en) Manufacturing method of semiconductor device
US20240079485A1 (en) High electron mobility transistor device and manufacturing method thereof
Li Planar and non-gold metal stacks processes and conduction mechanisms for AlGaN/GaN high-electron-mobility transistors on silicon
KR102099438B1 (ko) 반도체 소자
KR20150095317A (ko) 전력 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant