JP5408929B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5408929B2
JP5408929B2 JP2008212915A JP2008212915A JP5408929B2 JP 5408929 B2 JP5408929 B2 JP 5408929B2 JP 2008212915 A JP2008212915 A JP 2008212915A JP 2008212915 A JP2008212915 A JP 2008212915A JP 5408929 B2 JP5408929 B2 JP 5408929B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor region
metal layer
ohmic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008212915A
Other languages
English (en)
Other versions
JP2010050267A (ja
Inventor
朗浩 松瀬
幸太郎 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008212915A priority Critical patent/JP5408929B2/ja
Priority to KR1020117005606A priority patent/KR101216786B1/ko
Priority to US13/059,759 priority patent/US9035321B2/en
Priority to EP09808072.4A priority patent/EP2320466B1/en
Priority to PCT/JP2009/003973 priority patent/WO2010021136A1/ja
Priority to CN2009801319346A priority patent/CN102124567B/zh
Publication of JP2010050267A publication Critical patent/JP2010050267A/ja
Application granted granted Critical
Publication of JP5408929B2 publication Critical patent/JP5408929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特にオーミック接合層の表面平坦性に優れた半導体装置およびその製造方法に関するものである。
従来から、ＳｉＣショットキーバリアダイオードは、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。この問題を解決するために、ＳｉＣ半導体素子の一つの表面にｎ型領域とｐ型領域とを並列に配置し、大電流導通時にｐ型領域から少数キャリアである正孔の注入が起こるようにした素子構造が提案されている（例えば、非特許文献１参照）。このような素子構造とした場合、サージ耐量を向上させることができる。
このような素子構造は、ＭＰＳ（Ｍｅｒｇｅｄ ｐ−ｉ−ｎ Ｓｃｈｏｔｔｋｙ）構造と呼ばれている。ＭＰＳ構造では、半導体素子の一方の表面にショットキーダイオードとｐｎ型ダイオードとを交互に配置している。したがって、半導体素子の一方の表面上には、ｎ型半導体領域に良好なショットキー接合し、かつｐ型半導体領域に良好なオーミック接合をする接合材料からなる接合層を設ける必要である。
ｎ型半導体領域にショットキー接合をする接合層と、ｐ型半導体領域にオーミック接合をする接合層とを同一材料で同時に形成する場合、これらをそれぞれ異なる材料で別々に形成する場合と比較して、製造工程を簡素化することができ、好ましい。
このような接合層に用いられる接合材料としては、ＮｉＡｌ合金が知られている（例えば、特許文献１参照）。しかしながら、接合層としてＮｉＡｌ合金からなるものを用いた場合、ショットキー接合する均質な接合層を形成することは困難であった。それは以下のような理由によるものと考察される。
例えば、半導体基体としてＳｉＣからなるものを用い、半導体基体のｎ型半導体領域上にショットキー接合するＮｉＡｌ合金からなる接合層を形成する場合、通常、ｎ型半導体領域上にＮｉＡｌ合金となる金属層を形成し、高温でアロイングすることにより形成する。このようにして接合層を形成する場合、ｎ型半導体領域を構成するＳｉＣと、接合層を構成するＮｉＡｌ合金との界面において、ＮｉＡｌ合金に含まれるＮｉとＡｌとの組成が不均一になりやすく、ショットキー接合する接合層内にバリアハイトの不均一な領域が生じてしまう場合があった。このため、このような方法で製造されたショットキーバリアダイオードに逆方向電圧を印加すると、ショットキーバリアの低い領域でリーク電流の増大が観察され、十分な電気的特性が得られない場合があった。
ショットキー接合する合金とｎ型半導体領域との界面における合金組成の不均一に起因する問題を解決するには、ショットキー接合する接合層として単一元素の金属を用いることが望ましい。しかし、現在まで、ｎ型半導体領域に良好なショットキー接合をし、なおかつｐ型半導体領域に良好なオーミック接合をする単一元素の金属は発見されていない。
したがって、ｎ型半導体領域に良好なショットキー接合をし、かつｐ型半導体領域に良好なオーミック接合をする接合層とするために、ｎ型半導体領域に良好なショットキー接合をするショットキー接合層と、ｐ型半導体領域に良好なオーミック接合をするオーミック接合層とをそれぞれ異なる材料で形成することが考えられる。
例えば、ｐ型ＳｉＣ半導体基体に対するオーミック電極としては、ＴｉとＡｌとを順に成膜して熱処理することにより得られたものがある（例えば、特許文献２参照）。また、特許文献２には、ニッケルとシリコンと炭素とアルミニウムとを含むオーミック電極構造も記載されている。
特表２００３−５１０８１７号公報 特開２００３−８６５３４号公報 Analysis of a High-Voltage Merged p-i-n/Schottky (MPS) Rectifier:IEEE Electron Device Letters,Vol.Edl8;No.9,September 1987：p407-409
しかしながら、ｐ型半導体領域上にＡｌを含む合金金属層を形成し、高温でアロイングすることにより得られたオーミック接合層では、アロイングを行うことにより約６６０℃と融点の低いアルミニウムが融けて凝集するため、表面に凹凸が生じて表面が荒れることが問題となっている。表面に凹凸を有するオーミック接合層では、ＳｉＣからなる半導体基体との界面においてオーミック接合層に含まれる合金の組成が不均一となっていることにより、電気的特性の劣化が引き起こされる。
また、ＭＰＳ構造のＳｉＣショットキーダイオードを大電流で使用する場合、オーミック接合層は、ショットキー接合層との界面における低い抵抗値や安定性が要求されるとともに、その上に積層されるショットキー接合層との高い密着性が要求される。しかし、表面の荒れたオーミック接合層は、その上に積層されるショットキー接合層との間に空隙が生じやすいものであるため、ショットキー接合層との十分に高い密着性が得られない場合があった。
本発明は、上記事情に鑑みてなされたもので、表面平坦性に優れ、半導体基体との界面における組成の均一性に優れ、ショットキー接合層との十分に高い密着性が得られるオーミック接合層を備える半導体装置を提供することを目的とする。
また、本発明は、表面平坦性に優れた本発明の半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
（１） ｎ型のＳｉＣ半導体基体と、該ＳｉＣ半導体基体の一方の主表面とオーミック接触するカソード電極と、前記ＳｉＣ半導体基体の他方の主表面に形成されたｐ型ＳｉＣからなる第一半導体領域と、前記他方の主表面に形成されたｎ型ＳｉＣからなる第二半導体領域と、前記第一半導体領域にオーミック接触するオーミック接合層と、前記第二半導体領域にショットキー接触するショットキー接合層とを備え、前記オーミック接合層が、アルミニウムとチタンとを含み、アルミニウムを重量組成比で４０ｗｔ％以上６０ｗｔ％未満含む合金からなり、前記オーミック接合層の厚さが１００ｎｍから２００ｎｍの範囲であり、前記オーミック接合層の二乗平均粗さ（ｒｍｓ）が、２０ｎｍ以下であることを特徴とする半導体装置。
（２） 前記オーミック接合層の二乗平均粗さが、１０ｎｍ以下であることを特徴とする（１）に記載の半導体装置。
（３） 前記カソード電極が、ニッケルを主成分とする金属からなることを特徴とする（１）または（２）に記載の半導体装置。
（４） 前記ショットキー接合層が、モリブデンを主成分とする金属からなることを特徴とする（１）〜（３）のいずれかに記載の半導体装置。
（５） 前記合金が、アルミニウムを重量組成比で４５ｗｔ％以上５５ｗｔ％未満含むものであることを特徴とする（１）に記載の半導体装置。
（６） 一方の主表面と他方の主表面とを備え、前記他方の主表面にｐ型ＳｉＣからなる第一半導体領域とｎ型ＳｉＣからなる第二半導体領域とが設けられたｎ型のＳｉＣ半導体基体を形成する工程と、前記一方の主表面上に、第１金属層を形成する工程と、前記第１金属層をアロイングすることにより、前記一方の主表面とオーミック接触するカソード電極を形成する工程と、前記第一半導体領域上に、アルミニウム層とチタン層とを含み、前記アルミニウム層が重量組成比で４０ｗｔ％以上６０ｗｔ％未満含まれる第２金属層を形成する工程と、前記第２金属層を９００℃以上１０００℃未満の温度でアロイングすることにより、前記第一半導体領域とオーミック接合するオーミック接合層を形成する工程と、前記第二半導体領域上に、第３金属層を形成する工程と、前記第２金属層をアロイングする温度よりも低い温度で前記第３金属層をアロイングすることにより、前記第二の半導体領域とショットキー接合するショットキー接合層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
（７） 前記第１金属層をアロイングする工程と、前記第２金属層をアロイングする工程とを同時に行うことを特徴とする（６）に記載の半導体装置の製造方法。
（８） 前記第２金属層が、アルミニウムを重量組成比で４５ｗｔ％以上５５ｗｔ％未満含まれるものであることを特徴とする（６）または（７）に記載の半導体装置の製造方法。
（９） 前記カソード電極を、ニッケルを主成分とする金属で形成することを特徴とする（６）〜（８）のいずれかに記載の半導体装置の製造方法。
（１０） 前記ショットキー接合層を、モリブデンを主成分とする金属で形成することを特徴とする（６）〜（９）のいずれかに記載の半導体装置の製造方法。
本発明の半導体装置は、二乗平均粗さ（ｒｍｓ）が２０ｎｍ以下である表面平坦性に優れたオーミック接合層を備えるものであるので、オーミック接合層と第一半導体領域との界面における組成の均一性に優れ、第一半導体領域と良好にオーミック接合するものとなるとともに、オーミック接合層とショットキー接合層との十分に高い密着性が得られるものとなり、逆方向のリーク電流が低く、順方向サージ耐量が大きい優れた電気的特性を有するものとなる。
また、本発明の半導体装置の製造方法は、第一半導体領域上に、アルミニウム層とチタン層とを含み、前記アルミニウム層が重量組成比で４０ｗｔ％以上６０ｗｔ％未満含まれる第２金属層を形成する工程と、第２金属層をアロイングすることにより、前記第一半導体領域とオーミック接合するオーミック接合層を形成する工程と、第二半導体領域上に、第３金属層を形成する工程と、第２金属層をアロイングする温度よりも低い温度で前記第３金属層をアロイングすることにより、第二の半導体領域とショットキー接合するショットキー接合層を形成する工程とを含むので、アロイングすることによって第２金属層に含まれるアルミニウムが溶融して凝集することが防止される。このため、本発明の半導体装置の製造方法によれば、第一半導体領域と良好にオーミック接合し、二乗平均粗さが２０ｎｍ以下で表面平坦性に優れ、ショットキー接合層との十分に高い密着性が得られるオーミック接合層を備える半導体装置を実現できる。
以下、本発明を、図面を参照して詳細に説明する。なお、以下の説明において参照する図面に図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なっている場合がある。
「半導体装置」
図１は、本発明の半導体装置の一例であるショットキーバリアダイオードを示した縦断面図である。図１に示すショットキーバリアダイオードは、ＳｉＣ半導体基体１と、カソード電極５と、オーミック接合層７と、ショットキー接合層８とを備えたものである。
図１に示すＳｉＣ半導体基体１は、ｎ型のものであり、ｎ＋型ＳｉＣ層２とｎ−型ＳｉＣ層３とを備えている。ｎ＋型ＳｉＣ層２は、低抵抗のｎ＋型４Ｈ−ＳｉＣ単結晶基板からなるものである。ｎ＋型ＳｉＣ層２の不純物濃度は２×１０１８ｃｍ−３程度であることが好ましい。また、ｎ＋型ＳｉＣ層２の厚さは、３５０μｍ程度であること好ましい。
ｎ−型ＳｉＣ層３は、ｎ＋型ＳｉＣ層２上に形成されたｎ−型エピタキシャル層からなるものである。ｎ−型ＳｉＣ層３の不純物濃度は１×１０１６ｃｍ−３程度であることが好ましい。また、ｎ−型ＳｉＣ層３の厚さは、８μｍ程度であること好ましい。
ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３側の表面（他方の主表面）である上面１ａには、ｐ＋型ＳｉＣからなる複数の第一半導体領域６ａと、ｐ＋型ＳｉＣからなるガードリング４と、第一半導体領域６ａ間および第一半導体領域６ａとガードリング４との間に配置されたｎ−型ＳｉＣ層３の表面からなる第二半導体領域６ｂとが備えられている。
第一半導体領域６ａは、アルミニウムがイオン注入されることにより形成されたｐ＋型ＳｉＣである。図１に示すように、第一半導体領域６ａは、ｎ−型ＳｉＣ層３側の表面（上面１ａ）に複数個所設けてられていても良いが、一箇所のみ設けられていても良い。また、第一半導体領域６ａの平面形状は、特に限定されるものではなく、例えば、線状、島状、網目状などの形状にすることができる。
ガードリング４は、ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３側の表面（他方の主表面）上において、第一半導体領域６ａを取り囲むように環状に配置され、平面視でショットキー接合層８の周縁部に跨るように形成されている。ガードリング４は、ショットキー接合層８の周縁部における電界集中を緩和するものである。ガードリング４は、第一半導体領域６ａと同様に、アルミニウムがイオン注入されることにより形成されたｐ＋型ＳｉＣである。
ガードリング４と第一半導体領域６ａとにおいて、ｐ＋型ＳｉＣを構成するアルミニウムイオンの濃度やアルミニウムがイオン注入される深さは、同じであっても良いし、異なっていても良い。具体的に例えば、第一半導体領域６ａおよびガードリング４のｐ＋型ＳｉＣを構成するアルミニウムイオンのイオン注入量は１×１０１５ｃｍ−２程度とすることができ、アルミニウムがイオン注入される深さは３００ｎｍ程度とすることができる。
オーミック接合層７は、第一半導体領域６ａを構成するｐ＋型ＳｉＣにオーミック接触している電極である。オーミック接合層７は、第一半導体領域６ａの一部にのみオーミック接触していても良いし、第一半導体領域６ａの全部にオーミック接触していても良い。
オーミック接合層７の厚さは、１００ｎｍ〜２００ｎｍの範囲であることが望ましく、１６０ｎｍ程度であることがより望ましい。
オーミック接合層７の二乗平均粗さは２０ｎｍ以下とされており、１０ｎｍ以下とされていることがより好ましい。
また、オーミック接合層７は、アルミニウムとチタンとを含む合金からなり、アルミニウムを重量組成比で４０ｗｔ％以上６０ｗｔ％未満含むものであり、アルミニウムを重量組成比で４５ｗｔ％以上５５ｗｔ％未満含むものであることがより好ましい。アルミニウムの重量組成比が、４０ｗｔ％未満であると、オーミック接合層７の抵抗値が十分に低いものとならない恐れがある。また。アルミニウムの重量組成比が、６０ｗｔ％を超えると、オーミック接合層７の表面平坦性が悪化して二乗平均粗さが十分に低いものとならない恐れがある。
なお、アルミニウムとチタンとを含む合金は、アルミニウムとチタンのみからなるものであってもよいが、重量組成比で４０ｗｔ％以上６０ｗｔ％未満のアルミニウムと、チタンとに加えてさらにＮｉ、Ｓｉ、Ｃなどの元素を含むものであってもよい。
ショットキー接合層８は、第二半導体領域６ｂを構成するｎ−型ＳｉＣ層３にショットキー接触している電極である。また、ショットキー接合層８は、オーミック接合層７と電気的に接続されている。ショットキー接合層８は、ガードリング４の内側全域を覆うように設けられており、周縁部がガードリング４と平面視で重なり合っている。
ショットキー接合層８は、モリブデンを主成分とする金属からなるものである。モリブデンを主成分とする金属としては、モリブデン単体の他、Ｎｉ、Ｔｉ、Ｗ、Ｔａ、Ｐｔなどを含む金属などが挙げられる。
ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（一方の主表面）である下面１ｂには、カソード電極５が設けられている。カソード電極５は、ｎ＋型ＳｉＣ層２にオーミック接触されている。
カソード電極５は、ニッケルを主成分とする金属からなるものである。ニッケルを主成分とする金属としては、ニッケル単体の他、Ｔｉ、Ａｌなどを含む金属などが挙げられる。
また、カソード電極５の厚みは、特に限定されないが、１００ｎｍ程度であることが好ましい。
「半導体装置の製造方法」
次に、本発明の半導体装置の製造方法の一例として、図２を用いて、図１に示すショットキーバリアダイオードの製造方法を説明する。図２は、図１に示すショットキーバリアダイオードの製造方法を説明するための工程図である。
図１に示すショットキーバリアダイオードを製造するには、まず、ｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層してｎ−型ＳｉＣ層３を形成し、ｎ＋型ＳｉＣ層２とｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とする。
次いで、ｎ−型ＳｉＣ層３上に、プラズマＣＶＤ装置を用いて例えば厚さ略２μｍのＳｉＯ２膜を形成し、フォトリソグラフィー工程によりガードリング４および第一半導体領域６ａに対応する形状のパターンを描画する。続いて、ＳｉＯ２膜の一部を除去して、ｎ−型ＳｉＣ層３上のガードリング４および第一半導体領域６ａとなる領域を露出させ、アルミニウムをイオン注入してｐ＋型ＳｉＣとする。このことにより、図２（ａ）に示すように、ＳｉＣ半導体基体１の上面１ａに、第一半導体領域６ａと、ガードリング４と、第二半導体領域６ｂとが形成される。その後、ＳｉＯ２膜を除去し、ＳｉＣ半導体基体１を高温加熱炉内に導入し、例えば１８００℃の温度で３分間の熱処理を行うことにより、ガードリング４および第一半導体領域６ａにイオン注入されたアルミニウムイオンを活性化させる。
次に、図２（ｂ）に示すように、ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（下面１ｂ）に、電子ビーム（ＥＢ）蒸着法などを用いて、ニッケルを主成分とする金属からなる第１金属層５１を形成する。
次に、ｎ−型ＳｉＣ層３の第一半導体領域６ａ上に、フォトリソグラフィー工程により描画したオーミック接合層７に対応する形状のパターンを用いて、第一半導体領域６ａ上の全域に電子ビーム（ＥＢ）蒸着法などにより、チタン層６１とアルミニウム層６２とをこの順で設けて積層構造を形成し、アルミニウム層６２が重量組成比で４０ｗｔ％以上６０ｗｔ％未満含まれる図２（ｂ）に示す第２金属層６３を形成する。第２金属層６３に含まれるアルミニウム層６２の重量組成比は、第２金属層６３を構成する各層の厚みを調節することによって調整できる。
なお、第２金属層６１を構成する積層構造におけるチタン層６１とアルミニウム層６２との積層順序は特に限定されるものではなく、チタン層６１を先に形成してもよいし、アルミニウム層６２を先に形成してもよい。
次に、第１金属層５１および第２金属層６３の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、９００℃以上１０００℃未満の温度で１分間〜５分間の熱処理を行うことにより、第１金属層５１と第２金属層６３とを同時にアロイング（合金化熱処理）する。このことにより、図２（ｃ）に示すように、ｎ＋型ＳｉＣ層２とオーミック接触するカソード電極５と、第一半導体領域６ａとオーミック接合するオーミック接合層７を形成する。
オーミック接合層７となる第２金属層６３をアロイングする温度が９００℃未満であると、オーミック接合層７の抵抗値が十分に低いものとならない恐れがある。また、第２金属層６３をアロイングする温度が１０００℃以上であると、オーミック接合層７の表面平坦性が悪化して二乗平均粗さが十分に低いものとならない恐れがある。
次に、図２（ｃ）に示すように、ｎ−型ＳｉＣ層３の第二半導体領域６ｂ上に、フォトリソグラフィー工程により描画したショットキー接合層８に対応する形状のパターンを用いて、電子ビーム（ＥＢ）蒸着法などにより、モリブデンを主成分とする金属からなり、ガードリング４の内側全域を覆い、周縁部がガードリング４と平面視で重なり合う第３金属層８１を形成する。
次に、第３金属層８１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、第１金属層５１および第２金属層６３をアロイングする温度よりも低い温度で５分間〜２０分間の熱処理を行うことにより、第３金属層８１をアロイングする。このことにより、第二半導体領域６ｂとショットキー接合するショットキー接合層８を形成し、図１に示すショットキーバリアダイオードが得られる。
本実施形態のショットキーバリアダイオードは、二乗平均粗さが２０ｎｍ以下である表面平坦性に優れたオーミック接合層７を備えるものであるので、オーミック接合層７と第一半導体領域６ａとの界面における組成の均一性に優れ、第一半導体領域６ａと良好にオーミック接合するものとなるとともに、オーミック接合層７とショットキー接合層８との十分に高い密着性が得られるものとなり、逆方向のリーク電流が低く、順方向サージ耐量が大きい優れた電気的特性を有するものとなる。
また、本実施形態のショットキーバリアダイオードにおいて、オーミック接合層７の二乗平均粗さが１０ｎｍ以下である場合には、オーミック接合層７と第一半導体領域６ａとの界面における組成の均一性がより一層優れたものとなるとともに、オーミック接合層７とショットキー接合層８との密着性がより一層高いものとなる。
また、本実施形態のショットキーバリアダイオードにおいては、オーミック接合層７が、アルミニウムとチタンとを含む合金からなるものであるので、オーミック接合層７の抵抗値が十分に低く、第一半導体領域６ａに良好にオーミック接合するものとなる。
また、本実施形態のショットキーバリアダイオードにおいては、ショットキー接合層８が、モリブデンを主成分とする金属からなるものであるので、第二半導体領域６ｂを構成するｎ−型ＳｉＣ層３に良好にショットキー接触するショットキー接合層８を備えるものとなる。
しかも、本実施形態においては、オーミック接合層７が、アルミニウムとチタンとを含む合金からなり、ショットキー接合層８が、モリブデンを主成分とする金属からなるものであるので、オーミック接合層７とショットキー接合層８との電気的な接続も良好なものとなる。
さらに、本実施形態のショットキーバリアダイオードにおいては、オーミック接合層７が、アルミニウムとチタンとを含む合金からなるものであり、カソード電極５が、ニッケルを主成分とする金属からなるものであるので、カソード電極５となる第１金属層５１のアロイングと、オーミック接合層７となる第２金属層６３のアロイングとを同時に行う方法により、カソード電極５とオーミック接合層７とを形成することができる。したがって、第１金属層５１と第２金属層６３とをそれぞれ別々にアロイングする場合と比較して、製造工程を簡素化することができる。
また、本実施形態のショットキーバリアダイオードの製造方法は、第一半導体領域６ａ上に、アルミニウム層６１とチタン層６２とを含み、アルミニウム層６１が重量組成比で４０ｗｔ％以上６０ｗｔ％未満含まれる第２金属層６３を形成する工程と、第２金属層６３をアロイングすることによりオーミック接合層７を形成する工程と、第二半導体領域６ｂ上に第３金属層８１を形成し、第２金属層６３をアロイングする温度よりも低い温度でアロイングすることにより、ショットキー接合層８を形成する工程とを含むので、以下に示すように、アロイングによって第２金属層６３に含まれるアルミニウムが溶融して凝集することが防止され、アルミニウムの凝集に起因する表面の凹凸を防止できる。
すなわち、本実施形態においては、オーミック接合層７となる第２金属層６３が、アルミニウム層６１とチタン層６２とを含み、重量組成比でアルミニウム層６２が４０ｗｔ％以上６０ｗｔ％未満含まれるものであり、オーミック接合層７の抵抗値が十分に低いものとなる範囲でアルミニウムの量を低減させているので、アロイングすることによって溶融するアルミニウムの量が少なく、溶融したアルミニウムの凝集が防止される。
また、本実施形態においては、第２金属層６３をアロイングする温度よりも低い温度で第３金属層８１をアロイングすることにより、ショットキー接合層８を形成しているので、第３金属層８１をアロイングすることにより、オーミック接合層７に含まれるアルミニウムが溶融して凝集することが防止される。
このように本実施形態のショットキーバリアダイオードの製造方法においては、第２金属層６３に含まれるアルミニウムの凝集が防止されるので、第一半導体領域６ａと良好にオーミック接合し、二乗平均粗さが２０ｎｍ以下で表面平坦性に優れ、ショットキー接合層８との十分に高い密着性が得られるオーミック接合層７を備えるショットキーバリアダイオードを製造できる。
また、本実施形態のショットキーバリアダイオードの製造方法においては、第２金属層６３のアロイングを９００℃以上１０００℃未満の温度で行うので、抵抗値が十分に低く、かつ表面平坦性に優れたオーミック接合層７が得られる。
また、本実施形態のショットキーバリアダイオードの製造方法において、第２金属層６３が、アルミニウムを重量組成比で４５ｗｔ％以上５５ｗｔ％未満含まれるものである場合には、より一層表面平坦性に優れたオーミック接合層７が得られる。
また、本実施形態のショットキーバリアダイオードの製造方法においては、ショットキー接合層８を、モリブデンを主成分とする金属で形成しているので、第２金属層６３をアロイングする温度よりも低い温度で第３金属層８１をアロイングすることにより、ショットキー接合層８を形成することができる。
なお、本発明は、上記の実施形態に限定されるものではない。
例えば、第１金属層５１、第２金属層６３、第３金属層８１の形成方法は、電子ビーム（ＥＢ）蒸着法に限定されるものではなく、スパッタ法や抵抗加熱法などを用いてもよい。
また、製造工程を簡素化するために、上述した実施形態に示すように、第一半導体領域６ａとガードリング４とを同時に形成することが好ましいが、第一半導体領域６ａとガードリング４とは別々に形成してもよい。
さらに、ｎ＋型ＳｉＣ層２を構成するＳｉＣ単結晶基板の結晶多形は、４Ｈ−ＳｉＣに限定されるものではなく、６Ｈ−ＳｉＣや３Ｈ−ＳｉＣであってもよい。
なお、第１金属層５１および第２金属層６３のアロイングは、アルゴンの大気圧中で行ったが、窒素雰囲気でも良いし、真空中でも良い。また、第１金属層５１および第２金属層６３のアロイングは、急速熱処理（Rapid Thermal Annealing:ＲＴＡ）法によるアルゴン雰囲気中で行っても良い。
「実施例」
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例）
図１に示すショットキーバリアダイオードを次のようにして製造した。
まず、厚さ３５０μｍのｎ＋型ＳｉＣ層２上に、ｎ−型エピタキシャル層を積層して厚さ８μｍのｎ−型ＳｉＣ層３を形成し、ｎ＋型４Ｈ−ＳｉＣ単結晶基板からなる不純物濃度２×１０１８ｃｍ−３のｎ＋型ＳｉＣ層２と、不純物濃度１×１０１６ｃｍ−３のｎ−型ＳｉＣ層３とを備えるｎ型のＳｉＣ半導体基体１とした。
次いで、ｎ−型ＳｉＣ層３上に、プラズマＣＶＤ装置を用いて厚さ２μｍのＳｉＯ２膜を形成し、フォトリソグラフィー工程によりパターンを描画し、ＳｉＯ２膜の一部を除去して、ｎ−型ＳｉＣ層３上のガードリング４および第一半導体領域６ａとなる領域を露出させ、アルミニウムを１×１０１５ｃｍ−２のイオン注入量、３００ｎｍの深さでイオン注入し、ｐ＋型ＳｉＣとした。このことにより、ＳｉＣ半導体基体１のｎ−型ＳｉＣ層３の上面１ａに、複数の第一半導体領域６ａと、ガードリング４と、複数の第二半導体領域６ｂとを形成した。その後、ＳｉＯ２膜を除去し、ＳｉＣ半導体基体１を高温加熱炉内に導入し、１８００℃の温度で３分間の熱処理を行うことにより、ガードリング４および第一半導体領域６ａにイオン注入されたアルミニウムイオンを活性化させた。
次に、ＳｉＣ半導体基体１のｎ＋型ＳｉＣ層２側の表面（下面１ｂ）に、電子ビーム（ＥＢ）蒸着法を用いて、ニッケルからなる第１金属層５１を形成した。
次に、ｎ−型ＳｉＣ層３の第一半導体領域６ａ上に、フォトリソグラフィー工程により描画したオーミック接合層７に対応する形状のパターンを用い、電子ビーム（ＥＢ）蒸着法により、第一半導体領域６ａ上の全域に厚み６０ｎｍのチタン層と厚み１００ｎｍのアルミニウム層とをこの順で形成して積層構造とし、チタン層６１とアルミニウム層６２との重量組成比がＴｉ：Ａｌ＝５１：４９である第２金属層６３を形成した。
次に、第１金属層５１および第２金属層６３の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、大気圧のアルゴンガス雰囲気中、９００℃の温度で５分間の熱処理を行うことにより、第１金属層５１と第２金属層６３とを同時にアロイングした。このことにより、厚み１００ｎｍのカソード電極５と厚み１６０ｎｍのオーミック接合層７を形成した。
次に、ｎ−型ＳｉＣ層３の第二半導体領域６ｂ上に、フォトリソグラフィー工程により描画したショットキー接合層８に対応する形状のパターンを用いて、電子ビーム（ＥＢ）蒸着法により、モリブデンからなり、ガードリング４の内側全域を覆い、周縁部がガードリング４と平面視で重なり合う第３金属層８１を形成した。
次に、第３金属層８１の形成されたＳｉＣ半導体基体１を高温加熱炉内に導入し、６００℃の温度で１０分間の熱処理を行うことにより、第３金属層８１をアロイングした。このことにより、ショットキー接合層８を形成し、実施例のショットキーバリアダイオードを得た。
（比較例）
第２金属層として、厚み２０ｎｍのチタン層と厚み１００ｎｍのアルミニウム層とをこの順で形成して積層構造を形成し（チタン層とアルミニウム層との重量組成比は、Ｔｉ：Ａｌ＝２６：７４）、厚み１２０ｎｍのオーミック接合層を形成したこと以外は、実施例と同様にして、比較例のショットキーバリアダイオードを得た。
このようにして得られた実施例および比較例のショットキーバリアダイオードを構成するオーミック接合層の表面平坦性を調べるために、ショットキー接合層を形成する前に、オーミック接合層の表面をショットキー接合層側から電子顕微鏡を用いて観察した。その結果を図３に示す。
図３は、ショットキーバリアダイオードのオーミック接合層の電子顕微鏡写真であり、図３（ａ）は実施例であり、図３（ｂ）は比較例である。図３に示すように、実施例では表面が平滑であるが、比較例では凹凸が多く表面が荒れていることが分かる。
また、原子間力顕微鏡（Atomic Force Microscope; AFM）を用いて、ショットキー接合層を形成する前のオーミック接合層の表面の二乗平均粗さ（ｒｍｓ）を計測した。
その結果、二乗平均粗さは、実施例では９ｎｍ、比較例は２９ｎｍであり、比較例は２０ｎｍを超えていた。
また、このようにして得られた実施例および比較例のショットキーバリアダイオードの電気的特性を調べた。
その結果、比較例の電流密度は２５００Ａ／ｃｍ２であったが、実施例の電流密度は４０００Ａ／ｃｍ２であり、実施例では比較例と比較して、順方向サージ耐量が大きいことが確認できた。
図１は、本発明の半導体装置の一例であるショットキーバリアダイオードを示した縦断面図である。 図２は、図１に示すショットキーバリアダイオードの製造方法を説明するための工程図である。 図３は、ショットキーバリアダイオードのオーミック接合層の電子顕微鏡写真であり、図３（ａ）は実施例であり、図３（ｂ）は比較例である。
符号の説明
１・・・ＳｉＣ半導体基体、１ａ・・・上面（他方の主表面）、１ｂ・・・下面（一方の主表面）、２・・・ｎ＋型ＳｉＣ層、３・・・ｎ−型ＳｉＣ層、４・・・ガードリング、５・・・カソード電極、６ａ・・・第一半導体領域、６ｂ・・・第二半導体領域、７・・・オーミック接合層、８・・ショットキー接合層、５１・・・第１金属層、６１・・・チタン層、６２・・・アルミニウム層、６３・・・第２金属層、８１・・・第３金属層８１。

Claims (10)

  1. ｎ型のＳｉＣ半導体基体と、
    該ＳｉＣ半導体基体の一方の主表面とオーミック接触するカソード電極と、
    前記ＳｉＣ半導体基体の他方の主表面に形成されたｐ型ＳｉＣからなる第一半導体領域と、
    前記他方の主表面に形成されたｎ型ＳｉＣからなる第二半導体領域と、
    前記第一半導体領域にオーミック接触するオーミック接合層と、
    前記第二半導体領域にショットキー接触するショットキー接合層とを備え、
    前記オーミック接合層が、アルミニウムを重量組成比で４０ｗｔ％以上６０ｗｔ％未満含み、残部がチタンである合金からなり、
    前記オーミック層の厚さが１００ｎｍから２００ｎｍの範囲であり、
    前記オーミック接合層の二乗平均粗さが、２０ｎｍ以下であることを特徴とする半導体装置。
  2. 前記オーミック接合層の二乗平均粗さが、１０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記カソード電極が、ニッケルを主成分とする金属からなることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記ショットキー接合層が、モリブデンを主成分とする金属からなることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
  5. 前記合金が、アルミニウムを重量組成比で４５ｗｔ％以上５５ｗｔ％未満含むものであることを特徴とする請求項１に記載の半導体装置。
  6. 一方の主表面と他方の主表面とを備え、前記他方の主表面にｐ型ＳｉＣからなる第一半導体領域とｎ型ＳｉＣからなる第二半導体領域とが設けられたｎ型のＳｉＣ半導体基体を形成する工程と、
    前記一方の主表面上に、第１金属層を形成する工程と、
    前記第１金属層をアロイングすることにより、前記一方の主表面とオーミック接触するカソード電極を形成する工程と、
    前記第一半導体領域上に、アルミニウム層とチタン層からなり、前記アルミニウム層とチタン層とが重量組成比でアルミニウムを４０ｗｔ％以上６０ｗｔ％未満含み、残部がチタンとなる第２金属層を形成する工程と、
    前記第２金属層を９００℃以上１０００℃未満の温度でアロイングすることにより、前記第一半導体領域とオーミック接合するオーミック接合層を形成する工程と、
    前記第二半導体領域上に、第３金属層を形成する工程と、
    前記第２金属層をアロイングする温度よりも低い温度で前記第３金属層をアロイングすることにより、前記第二の半導体領域とショットキー接合するショットキー接合層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 前記第１金属層をアロイングする工程と、前記第２金属層をアロイングする工程とを同時に行うことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２金属層が、アルミニウムを重量組成比で４５ｗｔ％以上５５ｗｔ％未満含まれるものであることを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
  9. 前記カソード電極を、ニッケルを主成分とする金属で形成することを特徴とする請求項６〜請求項８のいずれかに記載の半導体装置の製造方法。
  10. 前記ショットキー接合層を、モリブデンを主成分とする金属で形成することを特徴とする請求項６〜請求項９のいずれかに記載の半導体装置の製造方法。
JP2008212915A 2008-08-21 2008-08-21 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5408929B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008212915A JP5408929B2 (ja) 2008-08-21 2008-08-21 半導体装置および半導体装置の製造方法
KR1020117005606A KR101216786B1 (ko) 2008-08-21 2009-08-20 반도체 장치 및 반도체 장치의 제조 방법
US13/059,759 US9035321B2 (en) 2008-08-21 2009-08-20 Semiconductor device and manufacturing method of semiconductor device
EP09808072.4A EP2320466B1 (en) 2008-08-21 2009-08-20 Semiconductor device and semiconductor device manufacturing method
PCT/JP2009/003973 WO2010021136A1 (ja) 2008-08-21 2009-08-20 半導体装置および半導体装置の製造方法
CN2009801319346A CN102124567B (zh) 2008-08-21 2009-08-20 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212915A JP5408929B2 (ja) 2008-08-21 2008-08-21 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010050267A JP2010050267A (ja) 2010-03-04
JP5408929B2 true JP5408929B2 (ja) 2014-02-05

Family

ID=41707026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212915A Expired - Fee Related JP5408929B2 (ja) 2008-08-21 2008-08-21 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9035321B2 (ja)
EP (1) EP2320466B1 (ja)
JP (1) JP5408929B2 (ja)
KR (1) KR101216786B1 (ja)
CN (1) CN102124567B (ja)
WO (1) WO2010021136A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537219B2 (ja) * 2010-03-30 2014-07-02 新電元工業株式会社 ショットキーバリアダイオード
JP5665361B2 (ja) * 2010-05-12 2015-02-04 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5562211B2 (ja) * 2010-11-05 2014-07-30 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5591151B2 (ja) * 2011-02-28 2014-09-17 三菱電機株式会社 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法
JP5377548B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 半導体整流装置
JP5775711B2 (ja) * 2011-03-09 2015-09-09 昭和電工株式会社 炭化珪素半導体装置及びその製造方法
US8809902B2 (en) * 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
JP2013120822A (ja) * 2011-12-07 2013-06-17 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2014063948A (ja) * 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2015176992A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP2016178336A (ja) * 2016-06-10 2016-10-06 住友電気工業株式会社 半導体装置の製造方法
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
CN109786447B (zh) * 2017-11-13 2022-06-21 比亚迪半导体股份有限公司 一种P型SiC欧姆接触材料及其制备方法
JP7079927B2 (ja) * 2018-03-16 2022-06-03 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102507841B1 (ko) * 2018-05-04 2023-03-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5935183B2 (ja) 1975-08-20 1984-08-27 サンケイ電気 （株） シヨツトキバリア半導体装置
JPS6086873A (ja) 1983-10-19 1985-05-16 Hitachi Ltd 半導体装置
JPH0766433A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
JPH0786621A (ja) 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd 複合ダイオード
DE50009436D1 (de) * 1999-09-22 2005-03-10 Siced Elect Dev Gmbh & Co Kg SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung
JP4026339B2 (ja) * 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP2003086534A (ja) 2001-09-10 2003-03-20 Nissan Motor Co Ltd 炭化珪素半導体のオーミック電極構造及び、炭化珪素半導体のオーミック電極製造方法
JP4126359B2 (ja) * 2002-03-01 2008-07-30 新電元工業株式会社 炭化けい素ショットキーダイオードおよびその製造方法
JP4340757B2 (ja) * 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
CN100463216C (zh) 2004-03-26 2009-02-18 财团法人电力中央研究所 肖特基结合型半导体装置的制造方法
JP2007036052A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2007281231A (ja) * 2006-04-07 2007-10-25 Shindengen Electric Mfg Co Ltd 半導体装置
KR101193453B1 (ko) 2006-07-31 2012-10-24 비쉐이-실리코닉스 실리콘 카바이드 쇼트키 다이오드를 위한 몰리브덴 장벽 금속 및 제조방법
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
JP4840229B2 (ja) 2007-03-02 2011-12-21 株式会社吉崎メッキ化工所 六価クロム含有排水の還元処理後の排水に含まれる還元剤の適正濃度維持方法および装置
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5262101B2 (ja) * 2007-12-17 2013-08-14 パナソニック株式会社 電力変換回路
JP2009158519A (ja) 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2010050267A (ja) 2010-03-04
CN102124567B (zh) 2013-04-03
US9035321B2 (en) 2015-05-19
EP2320466A1 (en) 2011-05-11
EP2320466B1 (en) 2016-11-23
WO2010021136A1 (ja) 2010-02-25
KR101216786B1 (ko) 2012-12-28
EP2320466A4 (en) 2013-12-11
KR20110042112A (ko) 2011-04-22
US20110147767A1 (en) 2011-06-23
CN102124567A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
JP6685263B2 (ja) 半導体装置
US9391136B1 (en) Semiconductor device
US8466474B2 (en) Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device
JP5401356B2 (ja) 半導体装置の製造方法
JP4594113B2 (ja) 半導体装置の製造方法
JP6922202B2 (ja) 半導体装置および半導体装置の製造方法
JP2009224603A (ja) ダイオードの製造方法
US8441017B2 (en) Schottky barrier diode and method for making the same
JP2014063948A (ja) 炭化珪素半導体装置の製造方法
JP4501488B2 (ja) 炭化珪素半導体のオーミック電極及びその製造方法
US20150325709A1 (en) Semiconductor device
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP2017147286A (ja) 半導体装置およびその製造方法
JP5982109B2 (ja) 炭化珪素半導体装置
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP5872327B2 (ja) 半導体整流素子
JPWO2010024240A1 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP2013074148A (ja) 半導体装置およびその製造方法
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6646171B2 (ja) 半導体装置
JP2023001782A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2006190882A (ja) ＳｉＣ半導体素子
JP2009246048A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5408929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees