JP5775711B2 - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5775711B2 JP5775711B2 JP2011051598A JP2011051598A JP5775711B2 JP 5775711 B2 JP5775711 B2 JP 5775711B2 JP 2011051598 A JP2011051598 A JP 2011051598A JP 2011051598 A JP2011051598 A JP 2011051598A JP 5775711 B2 JP5775711 B2 JP 5775711B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- type
- ohmic electrode
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 256
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 256
- 239000004065 semiconductor Substances 0.000 title claims description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000012535 impurity Substances 0.000 claims description 128
- 238000000034 method Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 51
- 229910052782 aluminium Inorganic materials 0.000 claims description 42
- 238000010438 heat treatment Methods 0.000 claims description 41
- 239000010936 titanium Substances 0.000 claims description 40
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 39
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 31
- 229910052719 titanium Inorganic materials 0.000 claims description 31
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 238000005275 alloying Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 4
- 229910002056 binary alloy Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 33
- 238000001312 dry etching Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000007789 gas Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 238000010790 dilution Methods 0.000 description 8
- 239000012895 dilution Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910010038 TiAl Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- -1 aluminum ions Chemical class 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
炭化珪素半導体装置50は、炭化珪素基板51と、炭化珪素基板51上に形成されたn型炭化珪素層52と、n型炭化珪素層52の表面近傍に形成されたp型不純物領域53と、p型不純物領域上に形成されたp型オーミック電極54と、p型オーミック電極54を覆うようにn型炭化珪素層52上に形成されたショットキー電極55と、ショットキー電極55上に形成された表面パッド電極56と、炭化珪素基板51の裏面に形成された裏面オーミック電極57とを備えている。
(1)炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面近傍に形成されたp型不純物領域と、前記p型不純物領域上に形成されたp型オーミック電極と、前記p型オーミック電極を覆うように前記n型炭化珪素層上に形成されたショットキー電極と、を備え、前記p型オーミック電極は前記p型不純物領域の表面に設けられた凹部内に形成されており、前記p型オーミック電極の上面は前記n型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
(2)炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面に設けられた窪み部の下方に形成されると共に、前記表面よりも低い位置に配置するp型不純物領域と、前記p型不純物領域上に形成されたp型オーミック電極と、前記p型オーミック電極を覆うように前記n型炭化珪素層上に形成されたショットキー電極と、を備え、前記p型オーミック電極は前記p型不純物領域の表面に設けられた凹部内に形成されており、前記p型オーミック電極の上面は前記n型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
(3)炭化珪素基板と、前記炭化珪素基板上に形成されたn型炭化珪素層と、前記n型炭化珪素層の表面に設けられた窪み部の下方に形成されると共に、前記表面よりも低い位置に配置するp型不純物領域と、前記p型不純物領域上に形成されたp型オーミック電極と、前記p型オーミック電極を覆うように前記n型炭化珪素層上に形成されたショットキー電極と、を備え、前記p型オーミック電極の上面は前記n型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。
(4)前記p型不純物領域は互いに離間して形成された複数の領域からなることを特徴とする(1)から(3)のいずれか一つに記載の炭化珪素半導体装置。
(5)前記ショットキー電極上に表面パッド電極を備えたことを特徴とする(1)から(4)のいずれか一つに記載の炭化珪素半導体装置。
(6)前記p型オーミック電極は直線状であることを特徴とする(1)から(5)のいずれか一つに記載の炭化珪素半導体装置。
(7)前記p型オーミック電極がチタンとアルミニウムを含有する合金からなることを特徴とする(1)から(6)のいずれか一つに記載の炭化珪素半導体装置。
(8)炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、前記n型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、前記p型オーミック電極を覆うように前記n型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする炭化珪素半導体装置の製造方法。
(9)炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面に窪み部を形成する工程と、前記窪み部にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域の表面に凹部を形成する工程と、前記凹部内に、前記n型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、前記p型オーミック電極を覆うように前記n型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする炭化珪素半導体装置の製造方法。
(10)炭化珪素基板上にn型炭化珪素層を形成する工程と、前記n型炭化珪素層の表面に窪み部を形成する工程と、前記窪み部にドーパントを注入してp型不純物領域を形成する工程と、前記p型不純物領域上に、前記n型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、前記p型オーミック電極を覆うように前記n型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする炭化珪素半導体装置の製造方法。
(11)前記p型オーミック電極を形成する工程が、チタン層、アルミニウム層を順に堆積し、熱処理によってそれらを合金化することを含むこと特徴とする(8)から(10)のいずれか一つに記載の炭化珪素半導体装置の製造方法。
図1は、本発明の炭化珪素半導体装置の一例を示した断面模式図である。
図1に示す炭化珪素半導体装置10は、炭化珪素基板1と、炭化珪素基板1上に形成されたn型炭化珪素層2と、n型炭化珪素層2の表面近傍に形成されたp型不純物領域3と、p型不純物領域上に形成されたp型オーミック電極4と、p型オーミック電極4を覆うようにn型炭化珪素層2上に形成されたショットキー電極5と、を備え、p型オーミック電極4はp型不純物領域3の表面に設けられた凹部3a内に形成されており、p型オーミック電極の上面はn型炭化珪素層の表面2aよりも低い位置にある。また、ショットキー電極5上には表面パッド電極6が備えられ、炭化珪素基板1の裏面には裏面オーミック電極7が備えられている。
なお、図示しないボンディングワイヤは表面パッド電極6上に形成される。
なお、後述する炭化珪素半導体装置の製造方法において説明するように、p型不純物領域3は、p型不純物濃度の違いにより、高濃度p型不純物領域と、その高濃度p型不純物領域を囲繞する低濃度p型不純物領域からなるものとしてもよい。また、p型不純物領域3は、エピタキシャル成長で形成されたものであってもよい。
なお、第1合金層4aと第2合金層4bとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
なお、電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
次に、本発明の実施形態である炭化珪素半導体装置10の製造方法について説明する。図3〜図8は、本実施形態の炭化珪素半導体装置10の製造方法の一例を説明する工程断面図である。なお、図1及び図2で示した部材と同一の部材については同一の符号を付している。
まず、炭化珪素基板1上にn型エピタキシャル層(n型炭化珪素層)2を形成する。
<マスク形成工程>
次に、図3に示すように、p型ドーパントを注入するためのマスクを形成する。
まず、CVD法により、N型エピタキシャル層2上に酸化膜を形成する。
次に、その酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして窓部11aを形成する。
レジストマスクをp型不純物のイオン注入用マスクとして用いてもよい。
高温でイオン注入を行う場合、レジストマスクを使用できないため、SiO2等の酸化膜マスクや、SiN等の窒化膜マスクその他のイオン注入用のマスクを用いることができる。
次に、図4に示すように、窓部11aが形成された酸化膜11をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2にイオン注入してp型不純物領域3を形成する。
イオン注入は、室温〜高温(600℃程度)で行うことができる。Alのイオン注入量は、1018〜1020/cm2程度がよい。多すぎると結晶のダメージが大きく、少なすぎるとNdが少なくなるからである。
マスクはレジストの場合、有機洗浄や灰化処理により除去する。SiO2等の場合、HF等の酸によりエッチング除去する。
イオンの活性化は1700〜1850℃程度の温度で行う。雰囲気はAr、処理時間は数分〜数10分程度が好ましい。表面保護膜によって面あれを防止してもよい。活性化後、保護マスクを付けた場合は、保護マスクを除去する。保護マスクが炭化膜の場合は酸化するとよい。
次に、図5及び図6に示すように、p型不純物領域3に、p型オーミック電極を形成するための凹部3aを形成する。
<マスク形成工程>
まず、図5に示すように、全面にレジストを塗布した後、p型不純物領域3に形成する凹部に対応した窓部12aを有するフォトレジストパターンを形成する。
次に、図6に示すように、窓部12aを有するレジストマスク12を用いて、ドライエッチングにより、p型不純物領域3の表面に深さ100〜300nm程度の凹部3aを形成する。100nmよりも浅いと、上面がn型炭化珪素層2の表面よりも低い位置にあるp型オーミック電極4を形成するのが困難であり、300nmよりも深いと、エッチングに時間がかかり過ぎるからである。
レジストマスクは逆テーパー型にしておくとよい。
ドライエッチングの条件としては例えば、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500W程度で行うことができる。
SiO2等の酸化膜マスクや、SiN等の窒化膜マスクを用いてドライエッチングを行ってもよい。
次に、図7に示すように、レジストマスク12を用いて、p型不純物領域3の凹部3a内に、p型オーミック電極4を形成する。この際、p型オーミック電極4の上面4cがn型炭化珪素層2の表面2aよりも低い位置になるようにp型オーミック電極4を形成する。
p型オーミック電極形成工程は、p型不純物領域3を形成したn型エピタキシャル層2上にチタン層を形成する工程(チタン層形成工程)と、チタン層上にアルミニウム層を形成する工程(アルミニウム層形成工程)と、熱処理により合金化する工程(熱処理工程)とから概略構成されている。
電子ビーム蒸着等の蒸着法やスパッタ法を用いて形成する。TiAlの厚さは、各々30nm、80nm程度が好ましい。上記マスクの上にTiAlを堆積し、リフトオフして電極を形成する。上記マスクを除去、TiAlを堆積後、フォトリソグラフィを行い、エッチングにより電極を形成してもよい。エッチングの場合は、残ったレジストを溶剤や灰化処理にて除去する。
合金化熱処理は、900℃前後、Ar雰囲気中で、数分〜数10分行うのが好ましい。
まず、前処理として例えば硫酸+過酸化水素、アンモニア+過酸化水素、フッ酸水溶液、塩酸+過酸化水素、フッ酸水溶液等を用いて基板をRCA洗浄する。
次に、スパッタ法または蒸着法を用いて、p型不純物領域3を形成したn型エピタキシャル層2上にチタン層を形成する。これにより、チタン層4aが形成される。
次に、スパッタ法または蒸着法を用いて、チタン層4a上にアルミニウム層を形成する。これにより、アルミニウム層4bが形成される。
ここで、チタン層4a及びアルミニウム層4bの膜厚は、それぞれ1〜200nmであることが好ましく、10〜100nmが特に好ましい。チタン層4a及びアルミニウム層4bの膜厚が1nm未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、200nmを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。チタン層4a及びアルミニウム層4bを合わせた膜厚は凹部3aの深さを超えない膜厚とする。
次に、積層されたチタン層4aとアルミニウム層4bとを熱処理により合金化する。熱処理には、赤外線ランプ加熱装置(RTA装置)等を用いることができる。熱処理温度は、880〜930℃が好ましく、890〜910℃がより好ましい。熱処理温度が880℃未満であると合金化反応が充分に促進しないため好ましくなく、930℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、1〜5分が好ましく、1〜3分がより好ましい。熱処理時間が1分未満であると合金化反応が充分に促進しないため好ましくなく、5分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウムからなる二元系の合金膜を形成する。
次に、図8に示すように、p型オーミック電極4を覆うようにn型炭化珪素層2上にショットキー電極5を形成する。ショットキー電極5の膜厚は100〜数100nm程度が好ましい。その後、ショットキー障壁高さを適切に制御するため、ショットキー熱処理を行う。ショットキー熱処理はショットキー電極金属により異なるが、Tiの場合、500℃前後で行う。
<マスク形成工程>
まず、p型オーミック電極4を形成したn型エピタキシャル層2上にレジストを塗布した後、フォトレジストパターンを形成する。
次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、そのレジストを除去(リフトオフ)することにより、窓部に形成された金属膜のみをp型オーミック電極4を覆うように残すことができる。
次に、ショットキー障壁制御のための熱処理(例えば、600℃での熱処理)を不活性ガス雰囲気で行い、ショットキー電極5を形成する。ショットキー電極5は、炭化珪素基板1に接続され、ショットキーコンタクトを形成している。
次に、図8に示すように、ショットキー電極5上に表面パッド電極6を形成する。パッド電極にはAl等を用い、その厚さは必要によるが、通常、数〜10μm程度とする。
<マスク形成工程>
まず、ショットキー金属部8を形成したn型エピタキシャル層2上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、スパッタ法で、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、前記レジストを除去(リフトオフ)することにより、窓部に形成された金属膜のみをショットキー電極5を覆うように残すことができる。
これにより、ショットキー電極5に電気的に接続された表面パッド電極6を形成する。
次に、図8に示すように、炭化珪素基板1の裏面に、裏面オーミック電極を形成する。裏面オーミック電極は例えば、Ni等を用い、1000℃程度、数分〜数10分、Ar雰囲気で熱処理する。この熱処理は、上記ショットキー熱処理温度よりも高いため、ショットキー電極形成前に行うか、又は、表面側に影響を与えない条件でレーザーアニールを用いて、ショットキー電極形成後に行うのが好ましい。
<保護膜形成工程>
まず、CVD法により、表面パッド電極6上に、たとえば、シリコン酸化膜(SiO2)からなる保護膜(図示せず)を形成する。
この後、CMP(Chemical Mechanical Polishing)法により、保護膜の平坦化を行ってもよい。
スパッタ法または蒸着法で、p型不純物領域3を形成した炭化珪素基板1の裏面に、例えば、Niからなる金属膜を形成する。
次に、熱処理(例えば、950℃の熱処理)を不活性ガス雰囲気または真空中で行って、裏面オーミック電極7とする。これにより、裏面オーミック電極7は、炭化珪素基板1の裏面と良好なオーミックコンタクトを形成する。
次に、保護膜を除去する。
図9は、本発明の炭化珪素半導体装置の一例を示した断面模式図である。
第1実施形態で示した部材と同一の部材については同一の符号を付し、その説明を省略する。
図9に示す炭化珪素半導体装置20は、炭化珪素基板1と、炭化珪素基板1上に形成されたn型炭化珪素層2と、前記n型炭化珪素層2の表面2aに設けられた窪み部2bの下方に形成されると共に、表面2aよりも低い位置に配置するp型不純物領域23と、p型不純物領域23上に形成されたp型オーミック電極24と、p型オーミック電極24を覆うようにn型炭化珪素層2上に形成されたショットキー電極5と、を備え、p型オーミック電極24はp型不純物領域23の表面に設けられた凹部23a内に形成されており、p型オーミック電極24の上面24aはn型炭化珪素層2の表面2aよりも低い位置にある。また、ショットキー電極5上には表面パッド電極6を備え、炭化珪素基板1の裏面には裏面オーミック電極7が備えられている。
第1実施形態とは、p型不純物領域23の最上面23aがn型炭化珪素層2の表面2aよりも低い位置に形成されている点で相違する。図9に示した例では、p型オーミック電極24の表面24aはp型不純物領域23の最上面23aよりも高い位置にあるが、最上面23aよりも低い位置にあってもよい。
なお、図示しないボンディングワイヤは表面パッド電極6上に形成される。
次に、本発明の実施形態である炭化珪素半導体装置20の製造方法について説明する。図10〜図15は、本実施形態の炭化珪素半導体装置20の製造方法の一例を説明する工程断面図である。
まず、炭化珪素基板1上にn型エピタキシャル層(n型炭化珪素層)2を形成する。
<マスク形成工程>
次に、n型エピタキシャル層2の表面に窪み部2bを形成すると共に、p型ドーパントを注入してp型不純物領域23を形成するためのマスクを形成する。
このマスクは図3を用いて説明したのと同様に、CVD法により、n型エピタキシャル層2上に酸化膜を形成する。
次に、その酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして窓部21aを形成する。
レジストからなるマスクを用いてもよい。
次に、図10に示すように、窓部21aが形成された酸化膜21をマスクとして用いて、ドライエッチングにより、n型エピタキシャル層2の表面に深さ50〜100nm程度の窪み部2bを形成する。50nmよりも浅いと、上面がn型炭化珪素層2の表面よりも低い位置にあるp型オーミック電極24を形成するのが困難であり、100nmよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500W程度で行うことができる。
SiO2等の酸化膜マスクや、SiN等の窒化膜マスクを用いてドライエッチングを行ってもよい。
次に、図11に示すように、窓部21aが形成された酸化膜21をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2の窪み部2bの下方部分にイオン注入してp型不純物領域23を形成する。酸化膜21を除去した後、注入したイオンの活性化を行うために熱処理を行う。
次に、図12及び図13に示すように、p型不純物領域23に、p型オーミック電極24を形成するための凹部23aを形成する。
<マスク形成工程>
まず、図12に示すように、全面にレジストを塗布した後、p型不純物領域23に形成する凹部23aに対応した窓部を有するフォトレジストパターンを形成する。
次に、図13に示すように、窓部22aを有するレジストマスク22を用いて、ドライエッチングにより、p型不純物領域23の表面に深さ50〜100nm程度の凹部23aを形成する。50nmよりも浅いと、上面がn型炭化珪素層2の表面よりも低い位置にあるp型オーミック電極24を形成するのが困難であり、100nmよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500W程度で行うことができる。
SiO2等の酸化膜マスクや、SiN等の窒化膜マスクを用いてドライエッチングを行ってもよい。
次に、図14に示すように、p型不純物領域23の凹部23a内に、p型オーミック電極24を形成する。この際、p型オーミック電極24の上面24aがn型炭化珪素層2の表面2aよりも低い位置になるようにp型オーミック電極24を形成する。
p型オーミック電極形成工程は、第1実施形態と同様に、p型不純物領域23を形成したn型エピタキシャル層2上にチタン層を形成する工程(チタン層形成工程)と、チタン層上にアルミニウム層を形成する工程(アルミニウム層形成工程)と、熱処理により合金化する工程(熱処理工程)とから概略構成されている。
各工程は第1実施形態と同様である。p型オーミック電極24の膜厚(チタン層及びアルミニウム層を合わせた膜厚)は窪み部2bの深さと凹部23aの深さを合わせた深さを超えない膜厚とする。
次に、図15に示すように、p型オーミック電極24を覆うようにn型炭化珪素層2上にショットキー電極5を形成する。この工程は第1実施形態と同様である。
次に、図15に示すように、ショットキー電極5上に表面パッド電極6を形成する。この工程は第1実施形態と同様である。
次に、図15に示すように、炭化珪素基板1の裏面に、裏面オーミック電極7を形成する。この工程は第1実施形態と同様である。
図16は、本発明の炭化珪素半導体装置の一例を示した断面模式図である。
第1実施形態で示した部材と同一の部材については同一の符号を付し、その説明を省略する。
図16に示す炭化珪素半導体装置30は、炭化珪素基板1と、炭化珪素基板1上に形成されたn型炭化珪素層2と、前記n型炭化珪素層2の表面2aに設けられた窪み部2cの下方に形成されると共に、表面2aよりも低い位置に配置するp型不純物領域33と、p型不純物領域33上に形成されたp型オーミック電極34と、p型オーミック電極34を覆うようにn型炭化珪素層2上に形成されたショットキー電極5と、を備え、p型オーミック電極34の上面34aはn型炭化珪素層2の表面2aよりも低い位置にある。また、ショットキー電極5上には表面パッド電極6が備えられ、炭化珪素基板1の裏面には裏面オーミック電極7が備えられている。
第1実施形態とは、p型不純物領域33の最上面33aがn型炭化珪素層2の表面2aよりも低い位置に形成されている点で相違し、第2実施形態とは、p型不純物領域33にp型オーミック電極34を形成するための凹部を有しない点で相違する。
p型オーミック電極34の膜厚(チタン層及びアルミニウム層を合わせた膜厚)は窪み部2cの深さを超えない膜厚とする。
なお、図示しないボンディングワイヤは表面パッド電極6上に形成される。
次に、本発明の実施形態である炭化珪素半導体装置30の製造方法について説明する。図17〜図21は、本実施形態の炭化珪素半導体装置30の製造方法の一例を説明する工程断面図である。
まず、炭化珪素基板1上にn型エピタキシャル層(n型炭化珪素層)2を形成する。
<マスク形成工程>
次に、n型エピタキシャル層2の表面に窪み部2cを形成すると共に、p型ドーパントを注入してp型不純物領域33を形成するためのマスクを形成する。
このマスクは図3を用いて説明したのと同様に、CVD法により、N型エピタキシャル層2上に酸化膜を形成する。
次に、その酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、酸化膜をドライエッチングして窓部31aを形成する。
次に、図17に示すように、窓部31aが形成された酸化膜31をマスクとして用いて、ドライエッチングにより、n型エピタキシャル層2の表面に深さ100〜1000nm程度の窪み部2cを形成する。100nmよりも浅いと、上面がn型炭化珪素層2の表面よりも低い位置にあるp型オーミック電極34を形成するのが困難であり、1000nmよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500W程度で行うことができる。
SiO2等の酸化膜マスクや、SiN等の窒化膜マスクを用いてドライエッチングを行ってもよい。
次に、図18に示すように、窓部31aが形成された酸化膜31をマスクとして用いて、p型不純物となるアルミニウムまたはボロンをn型エピタキシャル層2の窪み部2cの下方部分にイオン注入してp型不純物領域33を形成する。酸化膜31を除去した後、注入したイオンの活性化を行うために熱処理を行う。
次に、図19に示すように、n型エピタキシャル層2の窪み部2c内のp型不純物領域33上に、p型オーミック電極34を形成する。この際、p型オーミック電極34の上面34aがn型炭化珪素層2の表面2aよりも低い位置になるようにp型オーミック電極34を形成する。
<マスク形成工程>
まず、図19に示すように、全面にレジストを塗布した後、p型不純物領域33に形成するp型オーミック電極34の範囲に対応した窓部32aを有するフォトレジストパターンを形成する。
次に、窓部32aを有するレジストマスク32を用いて、n型エピタキシャル層2の窪み部2c内のp型不純物領域33上に、p型オーミック電極34を形成する(図20)。
p型オーミック電極形成工程は、第1実施形態と同様に、p型不純物領域33を形成したn型エピタキシャル層2上にチタン層を形成する工程(チタン層形成工程)と、チタン層上にアルミニウム層を形成する工程(アルミニウム層形成工程)と、熱処理により合金化する工程(熱処理工程)とから概略構成されている。各工程は第1実施形態と同様である。
次に、図21に示すように、p型オーミック電極34を覆うようにn型炭化珪素層2上にショットキー電極5を形成する。この工程は第1実施形態と同様である。
次に、図21に示すように、ショットキー電極5上に表面パッド電極6を形成する。この工程は第1実施形態と同様である。
次に、図21に示すように、炭化珪素基板1の裏面に、裏面オーミック電極7を形成する。この工程は第1実施形態と同様である。
実施例1は第1実施形態に係る、MPS構造を有する炭化珪素半導体装置及び第1実施形態に係る炭化珪素半導体装置の製造方法の実施例である。
まず、SiC単結晶基板(炭化珪素基板)上にCVD法を用いて、一般に採用されている通常の成膜条件によってn型エピタキシャル層を形成した。次に、CVD法により、n型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するp型不純物領域パターン(複数の線幅10μmの縞状パターン)に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムを2×1019/cm2のイオン注入量、300nmの深さでイオン注入してp型不純物領域を形成した。次に、酸化膜を除去した後、1800℃の熱処理を真空中で3分間行い、アルミニウムイオンを活性化した。
その後、保護膜を除去した。
以上のようにして、実施例1の炭化珪素半導体装置を得た。
このように作製した炭化珪素半導体装置について、直径250μmのアルミニウムのワイヤを用いて超音波を利用してワイヤボンディングを行った。次に、ワイヤをつけた炭化珪素半導体装置について、測定機を用いて順方向の電流(If)電圧(Vf)特性、及び、逆方向の電流(Ir)電圧(Vr)特性を調べた。
この結果により、超音波振動を利用したワイヤボンディングの際に素子が破壊されず、短絡がなかったことが確認できた。
なお、本実施形態は、ショットキーバリアダイオード(SBD)とPNダイオード(PND)とを併せたMPS構造を有するものであって、SBDとPNDとは電気的に並列に配置する。通常動作では、SBDのみ(例えば、If=20A@1.5Vの動作、Ir=10−8A@200V)が動作する。よって、この部分の構造に違いがない実施形態1〜3(本発明はPNDの部位の素子破壊を防止する構成に係るもの)では、IfとIrとは同じになる。
実施例2は第2実施形態に係る、MPS構造を有する炭化珪素半導体装置及び第2実施形態に係る炭化珪素半導体装置の製造方法の実施例である。
まず、SiC単結晶基板(炭化珪素基板)上にCVD法を用いて、一般に採用されている通常の成膜条件によってn型エピタキシャル層を形成した。次に、CVD法により、n型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するp型不純物領域パターン(複数の線幅10μmの縞状パターン)に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500Wの条件でドライエッチングにより、n型エピタキシャル層の表面に100nm程度の深さの窪み部を形成した。次に、同じマスクを用いて、p型不純物となるアルミニウムを2×1019cm−2のイオン注入量、300nmの深さでイオン注入して窪み部にp型不純物領域を形成した。次に、酸化膜を除去した後、1800℃の熱処理を真空中で行い、アルミニウムイオンを活性化した。
以上のようにして、実施例2の炭化珪素半導体装置を得た。
実施例1と同様の評価を行った。
超音波の出力1.9W及び印加時間220msec、出力4.7W及び印加時間110msec、出力6.5W及び印加時間110msec、出力7.4W及び印加時間110msec、出力10.5W及び印加時間110msecの5つの条件のいずれでワイヤボンディングを行った場合も、順方向に0.5Vの電圧(Vf)を印加した際の順方向電流(If)は10−7A/cm2であり、逆方向に200Vの電圧(Vr)を印加した際の逆方向電流(Ir)は10−8A/cm2であり、順方向の電流電圧特性及び逆方向の電流電圧特性のいずれも良好だった。この結果により、超音波振動を利用したワイヤボンディングの際に素子が破壊されず、短絡がなかったことが確認できた。
なお、If及びIrは、SBDの部分の構造に違いがない本実施形態においても第1の実施形態と同様になる。
実施例3は第3実施形態に係る、MPS構造を有する炭化珪素半導体装置及び第3実施形態に係る炭化珪素半導体装置の製造方法の実施例である。
まず、SiC単結晶基板(炭化珪素基板)上にCVD法を用いて、一般に採用されている通常の成膜条件によってn型エピタキシャル層を形成した。次に、CVD法により、n型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するp型不純物領域パターン(複数の線幅10μmの縞状パターン)に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、エッチングガスにSF6、希釈ガスにAr、圧力は1Pa、RF出力は500Wの条件でドライエッチングにより、n型エピタキシャル層の表面に150 nm程度の深さの窪み部を形成した。次に、同じマスクを用いて、p型不純物となるアルミニウムを2×1019cm−2のイオン注入量、300nmの深さでイオン注入して窪み部にp型不純物領域を形成した。次に、酸化膜を除去した後、1800℃の熱処理を真空中で行い、アルミニウムイオンを活性化した。
以上のようにして、実施例3の炭化珪素半導体装置を得た。
実施例1と同様の評価を行った。
超音波の出力1.9W及び印加時間220msec、出力4.7W及び印加時間110msec、出力6.5W及び印加時間110msec、出力7.4W及び印加時間110msec、出力10.5W及び印加時間110msecの5つの条件のいずれでワイヤボンディングを行った場合も、順方向に0.5Vの電圧(Vf)を印加した際の順方向電流(If)は10−7A/cm2であり、逆方向に200Vの電圧(Vr)を印加した際の逆方向電流(Ir)は10−8A/cm2であり、順方向の電流電圧特性及び逆方向の電流電圧特性のいずれも良好だった。この結果により、超音波振動を利用したワイヤボンディングの際に素子が破壊されず、短絡がなかったことが確認できた。
なお、If及びIrは、SBDの部分の構造に違いがない本実施形態においても第1及び第2の実施形態と同様になる。
比較例は、本発明に係る窪み部や凹部を有しない、MPS構造を有する従来の炭化珪素半導体装置及びその製造方法の例である。
まず、SiC単結晶基板(炭化珪素基板)上にCVD法を用いて、一般に採用されている通常の成膜条件によってn型エピタキシャル層を形成した。次に、CVD法により、n型エピタキシャル層上に酸化膜を形成した。次に、酸化膜上にレジストを塗布した後、フォトレジストパターンを形成した。その後、酸化膜をドライエッチングして形成するp型不純物領域パターン(複数の線幅10μmの縞状パターン)に対応した窓部を形成した。次に、窓部が形成された酸化膜をマスクとして用いて、p型不純物となるアルミニウムをイオン注入した。次に、酸化膜を除去した後、1800℃の熱処理を真空中で行い、p型不純物領域を形成した。
以上のようにして、比較例の炭化珪素半導体装置を得た。
実施例1と同様の評価を行った。
超音波の出力1.9W及び印加時間220msec、出力4.7W及び印加時間110msec、出力6.5W及び印加時間110msec、出力7.4W及び印加時間110msec、出力10.5W及び印加時間110msecの5つの条件のうち、出力7.4W及び印加時間110msecの場合に、順方向に0.5Vの電圧(Vf)を印加した際の順方向電流(If)は10−3A/cm2以上、逆方向に200Vの電圧(Vr)を印加した際の逆方向電流(Ir)は10−3A/cm2以上のサンプルが3個中1個あり、出力10.5W及び印加時間110msecで行った場合には全サンプル(5個すべて)が順方向に0.5Vの電圧(Vf)を印加した際の順方向電流(If)は10−3A/cm2以上、逆方向に200Vの電圧(Vr)を印加した際の逆方向電流(Ir)は10−3A/cm2以上であった。
このように、順方向電流(If)が実施例の場合に比べて4桁も大きく増加し、逆方向電流(Ir)が実施例の場合に比べて5桁も大きく増加する場合が発生したのは、素子が破壊され、短絡してしまったためである。すなわち、ボンディングで破壊されると、本来SBDの部位を電流が流れるところ、両端を短絡する部分が発生して、その部分を電流が流れてしまったためである。
比較例の場合、順方向の電流電圧特性及び逆方向の電流電圧特性に異常があり、PNDの部位のp型オーミック電極の劣化が確認された。
2 n型炭化珪素層
2a n型炭化珪素層の表面
2b 窪み部
3,23,33 p型不純物領域
3a,23a,33a 凹部
4,24,34 p型オーミック電極
4a,24a,34a p型オーミック電極の上面
5 ショットキー電極
6 表面パッド電極
Claims (9)
- 炭化珪素基板と、
前記炭化珪素基板上に形成されたn型炭化珪素層と、
前記n型炭化珪素層の表面近傍に、前記n型炭化珪素層の上表面と連続する平らな上表面を有するように形成されたp型不純物領域と、
前記p型不純物領域上に形成されたp型オーミック電極と、
前記p型オーミック電極を覆うように前記n型炭化珪素層上に形成されたショットキー電極と、を備え、
前記p型オーミック電極は前記p型不純物領域の表面に設けられた凹部内に形成されており、
前記p型オーミック電極の上面は前記n型炭化珪素層の表面よりも低い位置にある、ことを特徴とする炭化珪素半導体装置。 - 前記p型不純物領域は互いに離間して形成された複数の領域からなることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記ショットキー電極上に表面パッド電極を備えたことを特徴とする請求項1または2に記載の炭化珪素半導体装置。
- 前記p型オーミック電極は幅を持つ複数の線からなる縞状パターンを構成していることを特徴とする請求項1から3のいずれか一項に記載の炭化珪素半導体装置。
- 前記p型オーミック電極がチタンとアルミニウムを含有する合金からなることを特徴とする請求項1から4のいずれか一項に記載の炭化珪素半導体装置。
- 炭化珪素基板上にn型炭化珪素層を形成する工程と、
前記n型炭化珪素層の表面にドーパントを注入してp型不純物領域を形成する工程と、
前記p型不純物領域の表面に凹部を形成する工程と、
前記凹部内に、前記n型炭化珪素層の表面よりも低く配置するようにp型オーミック電極を形成する工程と、
前記p型オーミック電極を覆うように前記n型炭化珪素層上にショットキー電極を形成する工程と、を有すること特徴とする、請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記p型オーミック電極を形成する工程が、チタン層、アルミニウム層を順に堆積し、熱処理によってそれらを合金化することを含むことを特徴とする請求項6に記載の炭化珪素半導体装置の製造方法。
- 前記p型オーミック電極が、チタン層、アルミニウム層をこの順に堆積し、熱処理によってそれらを合金化することにより得られる電極であることを特徴とする、請求項1に記載の炭化珪素半導体装置。
- p型オーミック電極が、少なくともチタン、アルミニウムを含む二元系の合金層であり、合金層のチタンとアルミニウムの割合が、アルミニウムが40〜70質量%、チタンが20〜50質量%であることを特徴とする、請求項1に記載の炭化珪素半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011051598A JP5775711B2 (ja) | 2011-03-09 | 2011-03-09 | 炭化珪素半導体装置及びその製造方法 |
PCT/JP2011/079480 WO2012120749A1 (ja) | 2011-03-09 | 2011-12-20 | 炭化珪素半導体装置及びその製造方法 |
TW101107439A TWI469352B (zh) | 2011-03-09 | 2012-03-06 | 碳化矽半導體裝置及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011051598A JP5775711B2 (ja) | 2011-03-09 | 2011-03-09 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012190909A JP2012190909A (ja) | 2012-10-04 |
JP5775711B2 true JP5775711B2 (ja) | 2015-09-09 |
Family
ID=46797730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011051598A Expired - Fee Related JP5775711B2 (ja) | 2011-03-09 | 2011-03-09 | 炭化珪素半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5775711B2 (ja) |
TW (1) | TWI469352B (ja) |
WO (1) | WO2012120749A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013010187A1 (de) | 2012-06-27 | 2014-01-02 | Fairchild Semiconductor Corp. | Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis |
JP6363541B2 (ja) * | 2015-03-16 | 2018-07-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629557A (ja) * | 1992-07-07 | 1994-02-04 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP3618517B2 (ja) * | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP4857484B2 (ja) * | 2001-04-20 | 2012-01-18 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2007036052A (ja) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | 半導体整流素子 |
JP5351519B2 (ja) * | 2005-12-27 | 2013-11-27 | パワー・インテグレーションズ・インコーポレーテッド | 高速回復整流器構造体の装置および方法 |
JP2008160024A (ja) * | 2006-12-26 | 2008-07-10 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
JP5408929B2 (ja) * | 2008-08-21 | 2014-02-05 | 昭和電工株式会社 | 半導体装置および半導体装置の製造方法 |
-
2011
- 2011-03-09 JP JP2011051598A patent/JP5775711B2/ja not_active Expired - Fee Related
- 2011-12-20 WO PCT/JP2011/079480 patent/WO2012120749A1/ja active Application Filing
-
2012
- 2012-03-06 TW TW101107439A patent/TWI469352B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2012120749A1 (ja) | 2012-09-13 |
TWI469352B (zh) | 2015-01-11 |
JP2012190909A (ja) | 2012-10-04 |
TW201244100A (en) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5449786B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5408929B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5303819B2 (ja) | 半導体装置およびその製造方法 | |
JP6477106B2 (ja) | 半導体装置 | |
US8956963B2 (en) | Schottky barrier diode and fabricating method thereof | |
WO2013084620A1 (ja) | 半導体装置の製造方法 | |
JP2009158519A (ja) | 半導体装置及びその製造方法 | |
JP5401356B2 (ja) | 半導体装置の製造方法 | |
US20110250736A1 (en) | Schottky barrier diode and method for making the same | |
JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
WO2014038225A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4695402B2 (ja) | ショットキーバリアダイオードの製造方法 | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2016178336A (ja) | 半導体装置の製造方法 | |
JP5982109B2 (ja) | 炭化珪素半導体装置 | |
JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
TW201330283A (zh) | 具有台面終端的碳化矽蕭基二極體元件及製造方法 | |
JP4087368B2 (ja) | SiC半導体装置の製造方法 | |
US20060267128A1 (en) | Schottky barrier diode and method of producing the same | |
JP2015002315A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2006352014A (ja) | 整流素子およびその製造方法 | |
JP2013038319A (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5775711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |