JP2013084844A - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013084844A JP2013084844A JP2011224944A JP2011224944A JP2013084844A JP 2013084844 A JP2013084844 A JP 2013084844A JP 2011224944 A JP2011224944 A JP 2011224944A JP 2011224944 A JP2011224944 A JP 2011224944A JP 2013084844 A JP2013084844 A JP 2013084844A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- type
- layer
- electrode
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 199
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 199
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 239000012535 impurity Substances 0.000 claims abstract description 131
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims abstract description 73
- 239000002253 acid Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 69
- 239000002019 doping agent Substances 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 183
- 238000010586 diagram Methods 0.000 description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 34
- 229910052814 silicon oxide Inorganic materials 0.000 description 34
- 229910052782 aluminium Inorganic materials 0.000 description 31
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 31
- 239000010936 titanium Substances 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 26
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 25
- 229910052719 titanium Inorganic materials 0.000 description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 22
- 239000013078 crystal Substances 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000010306 acid treatment Methods 0.000 description 9
- 238000005275 alloying Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000007740 vapor deposition Methods 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されることなく、ｐ型オーミック電極とショットキー電極との電気的接続が良好な炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】本発明の炭化珪素半導体装置は、炭化珪素基板１と、基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に形成された複数のｐ型不純物領域３と、ｐ型不純物領域３上の一部に形成されたｐ型オーミック電極４と、ｐ型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように形成された耐酸性のバリアメタル層５と、バリアメタル層５、ｐ型不純物領域３、及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極と、炭化珪素基板１のｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする。
【選択図】図１
【解決手段】本発明の炭化珪素半導体装置は、炭化珪素基板１と、基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に形成された複数のｐ型不純物領域３と、ｐ型不純物領域３上の一部に形成されたｐ型オーミック電極４と、ｐ型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように形成された耐酸性のバリアメタル層５と、バリアメタル層５、ｐ型不純物領域３、及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極と、炭化珪素基板１のｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする。
【選択図】図１
Description
本発明は、炭化珪素半導体装置及びその製造方法に関するものである。
炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
また、炭化珪素半導体は、ショットキーバリアダイオードに適用されている。この炭化珪素（ＳｉＣ）ショットキーバリアダイオードは、従来から、順方向にサージ電流が流れた際に、比較的低いサージ電流でも素子破壊が引き起こされることが知られている。
この問題を解決するために、ＳｉＣ半導体素子の一方の表面にｎ型領域とｐ型領域とを並列に配置し、大電流導通時にｐ型領域から少数キャリアである正孔の注入が起こるようにした素子構造が提案されている（例えば、非特許文献１参照）。このような素子構造とした場合、サージ耐量を向上させることができる。そして、このような素子構造は、ＭＰＳ（Merged PN Schottky）構造と呼ばれている。
ＭＰＳ構造では、半導体装置の一方の表面にショットキーダイオードとｐｎ型ダイオードとを交互に配置している。したがって、半導体素子の一方の表面上には、ｎ型半導体領域に良好なショットキー接合し、かつｐ型半導体領域に良好なオーミック接合をする接合材料からなる接合層を設ける必要がある。
ｐ型炭化珪素に対してオーミック性の電極を形成する金属としては、チタン−アルミニウム（Ｔｉ−Ａｌ）合金やニッケル（Ｎｉ）が知られている。
ｐ型炭化珪素に対してオーミック性の電極を形成する金属としては、チタン−アルミニウム（Ｔｉ−Ａｌ）合金やニッケル（Ｎｉ）が知られている。
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ．ＥＤＬ８ Ｎｏ．９ １９８７，Ｐ４０７〜４０９
ここで、ｐ型半導体領域上にｐ型オーミック電極を形成した後、ｐ型オーミック電極を覆うようにショットキー電極を形成するが、ショットキー電極を形成する前に、炭化珪素表面を清浄な状態にする必要があり、このために酸で洗浄処理するのが一般的である。
しかしながら、このショットキー電極形成前の酸洗浄により、ｐ型オーミック電極が酸に曝され、ｐ型オーミック電極の表面が荒れ、その結果、この上に形成されるショットキー電極との電気的な接続性が損なわれることがある。また、ｐ型オーミック電極が酸に曝された際、溶解し粒状になった電極材料がショットキー電極を形成する面に付着する可能性があり、その結果、ＳｉＣ面上に形成されるショットキー電極との電気的なショットキー接続性が損なわれることがある。
しかしながら、このショットキー電極形成前の酸洗浄により、ｐ型オーミック電極が酸に曝され、ｐ型オーミック電極の表面が荒れ、その結果、この上に形成されるショットキー電極との電気的な接続性が損なわれることがある。また、ｐ型オーミック電極が酸に曝された際、溶解し粒状になった電極材料がショットキー電極を形成する面に付着する可能性があり、その結果、ＳｉＣ面上に形成されるショットキー電極との電気的なショットキー接続性が損なわれることがある。
本発明は、上記事情を鑑みてなされたものであり、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されることなく、ｐ型オーミック電極とショットキー電極との電気的接続が良好である炭化珪素半導体装置及びその製造方法を提供することを目的とする。
本発明は、以下の手段を提供する。
（１）炭化珪素基板と、前記基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面近傍に形成された複数のｐ型不純物領域と、前記ｐ型不純物領域上の一部に形成されたｐ型オーミック電極と、前記ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、前記バリアメタル層、ｐ型不純物領域、及び前記ｎ型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする炭化珪素半導体装置。
（２）前記ｐ型不純物領域の各々は前記ｎ型炭化珪素層の表面近傍に形成された窪み部の底面から下方に向けて形成されており、前記ｐ型オーミック電極が前記底面上の一部に形成されていることを特徴とする前記（１）に記載の炭化珪素半導体装置。
（３）前記ｐ型不純物領域の各々が凹部を有し、前記ｐ型オーミック電極がその凹部内の一部に形成されていることを特徴とする前記（１）に記載の炭化珪素半導体装置。
（４）前記バリアメタル層がＭｏ、ＷＳｉ２及びＴｉＮからなる群から選択されたいずれか一つからなることを特徴とする前記（１）から前記（３）のいずれか一つに記載の炭化珪素半導体装置。
（５）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域上の一部にｐ型オーミック電極を形成する工程と、前記ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
（６）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍に窪み部を形成する工程と、前記窪み部にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域上の一部にｐ型オーミック電極を形成する工程と、前記窪み部内に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
（７）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域の表面近傍の一部に凹部を形成する工程と、前記凹部内の一部にｐ型オーミック電極を形成する工程と、前記凹部内に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
（１）炭化珪素基板と、前記基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面近傍に形成された複数のｐ型不純物領域と、前記ｐ型不純物領域上の一部に形成されたｐ型オーミック電極と、前記ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、前記バリアメタル層、ｐ型不純物領域、及び前記ｎ型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする炭化珪素半導体装置。
（２）前記ｐ型不純物領域の各々は前記ｎ型炭化珪素層の表面近傍に形成された窪み部の底面から下方に向けて形成されており、前記ｐ型オーミック電極が前記底面上の一部に形成されていることを特徴とする前記（１）に記載の炭化珪素半導体装置。
（３）前記ｐ型不純物領域の各々が凹部を有し、前記ｐ型オーミック電極がその凹部内の一部に形成されていることを特徴とする前記（１）に記載の炭化珪素半導体装置。
（４）前記バリアメタル層がＭｏ、ＷＳｉ２及びＴｉＮからなる群から選択されたいずれか一つからなることを特徴とする前記（１）から前記（３）のいずれか一つに記載の炭化珪素半導体装置。
（５）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域上の一部にｐ型オーミック電極を形成する工程と、前記ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
（６）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍に窪み部を形成する工程と、前記窪み部にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域上の一部にｐ型オーミック電極を形成する工程と、前記窪み部内に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
（７）炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域の表面近傍の一部に凹部を形成する工程と、前記凹部内の一部にｐ型オーミック電極を形成する工程と、前記凹部内に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
本発明の炭化珪素半導体装置によれば、ｐ型不純物領域上の一部に形成されたｐ型オーミック電極と、ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、バリアメタル層、ｐ型不純物領域、及び前記ｎ型炭化珪素層上に形成されたショットキー電極とを備えた構成を採用したので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されていないので、ｐ型オーミック電極とショットキー電極との電気的接続が良好である。
本発明の炭化珪素半導体装置の製造方法によれば、ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程を備えた構成を採用したので、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されていないので、ｐ型オーミック電極とショットキー電極との電気的接続が良好な炭化珪素半導体装置を製造することができる。
以下、本発明を適用した実施形態の炭化珪素半導体装置及びその製造方法について、図を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
（炭化珪素半導体装置（第１の実施形態））
図１（ａ）は、本実施形態の炭化珪素半導体装置の一部の一例を示す断面模式図であり、図１（ｂ）は、図１（ａ）の矩形で囲んだｐ型オーミック電極４の周辺の拡大図であって、後述する合金化前のものである。
図１（ａ）は、本実施形態の炭化珪素半導体装置の一部の一例を示す断面模式図であり、図１（ｂ）は、図１（ａ）の矩形で囲んだｐ型オーミック電極４の周辺の拡大図であって、後述する合金化前のものである。
図１に示す炭化珪素半導体装置１００は、炭化珪素基板１と、基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に形成された複数のｐ型不純物領域３と、ｐ型不純物領域３上の一部に形成されたｐ型オーミック電極４と、ｐ型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように形成された耐酸性のバリアメタル層５と、バリアメタル層５、ｐ型不純物領域３、及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極７と、炭化珪素基板１のｎ型炭化珪素層が形成されていない側に形成された第２の電極８と、を備えたことを特徴とする。
また、図１に示す炭化珪素半導体装置１００はさらに、複数のｐ型不純物領域３を取り囲むように、ｐ型不純物領域３よりも低濃度のｐ型不純物領域１１を備えている。
炭化珪素半導体装置１００を実際に使用する際には、第２の電極８上に裏面パッド電極を形成する等、公知の機能層を適宜加えることができる。
また、図１に示す炭化珪素半導体装置１００はさらに、複数のｐ型不純物領域３を取り囲むように、ｐ型不純物領域３よりも低濃度のｐ型不純物領域１１を備えている。
炭化珪素半導体装置１００を実際に使用する際には、第２の電極８上に裏面パッド電極を形成する等、公知の機能層を適宜加えることができる。
炭化珪素基板１は例えば、４Ｈ−ＳｉＣ単結晶基板を用いることができる。また、面方位はＳｉ面を用いても、Ｃ面を用いてもよく、オフ角が設けられていてもよい。この炭化珪素基板１は、高濃度にｎ型不純物がドープされたｎ型半導体基板が望ましい。
炭化珪素基板１上にはｎ型エピタキシャル層（ｎ型炭化珪素層）２が形成されており、ｎ型エピタキシャル層２には複数のｐ型不純物領域３が形成されている。これにより、ｐ型不純物領域３とｎ型エピタキシャル層２との界面にはｐｎ接合領域が形成され、ショットキーバリアダイオードの整流性が向上される。また、ｐｎ接合領域の間隔を狭くすることにより、リーク電流を小さくすることができる。
図１（ｂ）は、ｐ型オーミック電極４の周辺の拡大図であって、後述する合金化前のものである。図１（ｂ）に示すように、ｐ型オーミック電極４は、ｐ型不純物領域３側に設けられた第１合金層４ａと、第１合金層４ａを挟んでｐ型不純物領域３と反対側に設けられた第２合金層４ｂとの二層構造とすることができる。なお、電極の断面観察において二層構造が観察されるｐ型オーミック電極４は、オーミック特性が良好で且つ表面状態が良好な電極となっている。これは、後述する炭化珪素半導体装置の製造方法において説明するように、ｐ型オーミック電極４の形成において、チタンを蒸着した後にアルミニウムを積層するという順序になっていることと関連している。従って、上記積層順序と異なる場合には、明確な層として観察されない。
なお、第１合金層４ａと第２合金層４ｂとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
なお、第１合金層４ａと第２合金層４ｂとの境界は、電子顕微鏡を用いて断面を観察した際にコントラストが異なる境界から定めることができる。
ｐ型オーミック電極４は、少なくともチタン、アルミニウムを含む二元系の合金層であるのが好ましい。そして、この合金層のチタンとアルミニウムの割合は、アルミニウム（Ａｌ）が４０〜７０質量％、チタン（Ｔｉ）が２０〜５０質量％であることが好ましい。アルミニウムが４０質量％未満であると、オーミック性を示さないために好ましくなく、アルミニウムが７０質量％を越えると、余剰のアルミニウムが液相を形成して周囲に飛散し、ＳｉＯ２等の保護膜と反応してしまうために好ましくない。また、Ｔｉが２０％未満であると、余剰のアルミが周囲に飛散し、ＳｉＯ２保護膜と反応してしまうために好ましくなく、５０質量％を超えるとオーミック性を示さないために好ましくない。
図１に示すように、ｎ型エピタキシャル層２とショットキー金属部６との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、炭化珪素半導体装置１００の順方向の電圧降下を低くするとともに、スイッチング速度を速くすることができる。
電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる
図１に示すように、ショットキー接合とｐｎ接合とは交互に配置され、ＭＰＳ構造を構成している。
電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる
図１に示すように、ショットキー接合とｐｎ接合とは交互に配置され、ＭＰＳ構造を構成している。
バリアメタル層は、高融点を有し、ショットキー電極形成前に行う洗浄の際に用いる酸に対して耐性を有する金属からなるものであればよく、例えば、Ｍｏ、ＷＳｉ２、ＴｉＮからなるものがあげられる。
低濃度のｐ型不純物領域１１は、ショットキー接合の周縁部（素子の端部）における電界集中を緩和するために設けることが好ましい。ショットキー接合の周縁部から周辺に向かう向きに不純物濃度が低くなるように構成されているのが好ましい。
本実施形態の炭化珪素半導体装置１００によれば、ｐ型オーミック電極は耐酸性のバリアメタル層に覆われているので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されていないので、ｐ型オーミック電極とショットキー電極との電気的接続が良好である。
（炭化珪素半導体装置（第２の実施形態））
図２（ａ）は、本実施形態の炭化珪素半導体装置の一部の一例を示す断面模式図であり、図２（ｂ）は、ｐ型オーミック電極２４の周辺の拡大図であって、後述する合金化前のものである。
図２（ａ）は、本実施形態の炭化珪素半導体装置の一部の一例を示す断面模式図であり、図２（ｂ）は、ｐ型オーミック電極２４の周辺の拡大図であって、後述する合金化前のものである。
図２に示す炭化珪素半導体装置２００は、第１の実施形態の炭化珪素半導体装置において、ｐ型不純物領域２３の各々はｎ型炭化珪素層２の表面近傍に形成された窪み部２１の底面２１ａから下方に向けて形成されており、ｐ型オーミック電極２４は底面２１ａ上の一部に形成されており、その底面２１ａの一部（ｐ型不純物領域２３の一部）の上にｐ型オーミック電極２４を覆うように耐酸性のバリアメタル層２５が形成されており、さらに、窪み部２１内のバリアメタル層２５及びｐ型不純物領域２３上、並びに、ｎ型炭化珪素層２上にショットキー電極２６が形成されている点が特徴である。
本実施形態の炭化珪素半導体装置２００によれば、ｐ型オーミック電極は耐酸性のバリアメタル層に覆われているので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されていないので、ｐ型オーミック電極とショットキー電極との電気的接続が良好である。
（炭化珪素半導体装置（第３の実施形態））
図３（ａ）は、本実施形態の炭化珪素半導体装置の一例を示す断面模式図であり、図３（ｂ）は、ｐ型オーミック電極３４の周辺の拡大図であって、後述する合金化前のものである。
図３（ａ）は、本実施形態の炭化珪素半導体装置の一例を示す断面模式図であり、図３（ｂ）は、ｐ型オーミック電極３４の周辺の拡大図であって、後述する合金化前のものである。
図３に示す炭化珪素半導体装置３００は、第１の実施形態の炭化珪素半導体装置において、ｐ型不純物領域３３の各々が凹部３１を有し、ｐ型オーミック電極３４がその凹部３１内の一部に形成されている、ｐ型オーミック電極３４は凹部３１の底面３１ａ上の一部に形成されており、その底面３１ａの一部（ｐ型不純物領域３３の一部）の上にｐ型オーミック電極３４を覆うように耐酸性のバリアメタル層３５が形成されており、さらに、凹部３１内のバリアメタル層３５及びｐ型不純物領域３３上、並びに、ｎ型炭化珪素層２上にショットキー電極３６が形成されている点が特徴である。
本実施形態の炭化珪素半導体装置３００によれば、ｐ型オーミック電極は耐酸性のバリアメタル層に覆われているので、当該炭化珪素半導体装置の製造工程においてショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されていないので、ｐ型オーミック電極とショットキー電極との電気的接続が良好である。
（炭化珪素半導体装置の製造方法（第１の実施形態））
本発明の第１の実施形態である炭化珪素半導体装置１００の製造方法について説明する。図４〜図１１は、本実施形態のショットキーバリアダイオード１００の製造方法の一例を説明するための断面模式図である。なお、図１で示した部材と同一の部材については同一の符号を付している。
本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板１上にｎ型炭化珪素層２を形成する工程と、ｎ型炭化珪素層２の表面近傍にドーパントを注入して複数のｐ型不純物領域３を形成する工程と、ｐ型不純物領域３上の一部にｐ型オーミック電極４を形成する工程と、ｐ型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように耐酸性のバリアメタル層５を形成する工程と、バリアメタル層５、ｐ型不純物領域３、及びｎ型炭化珪素層２上にショットキー電極６を形成する工程と、を有する。
本発明の第１の実施形態である炭化珪素半導体装置１００の製造方法について説明する。図４〜図１１は、本実施形態のショットキーバリアダイオード１００の製造方法の一例を説明するための断面模式図である。なお、図１で示した部材と同一の部材については同一の符号を付している。
本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板１上にｎ型炭化珪素層２を形成する工程と、ｎ型炭化珪素層２の表面近傍にドーパントを注入して複数のｐ型不純物領域３を形成する工程と、ｐ型不純物領域３上の一部にｐ型オーミック電極４を形成する工程と、ｐ型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように耐酸性のバリアメタル層５を形成する工程と、バリアメタル層５、ｐ型不純物領域３、及びｎ型炭化珪素層２上にショットキー電極６を形成する工程と、を有する。
＜ｎ型炭化珪素層形成工程＞
まず、図４に示すように、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
次に、ｎ型エピタキシャル層（ｎ型炭化珪素層）２上を清浄化するために、基板を洗浄するのが好ましい。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
まず、図４に示すように、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
次に、ｎ型エピタキシャル層（ｎ型炭化珪素層）２上を清浄化するために、基板を洗浄するのが好ましい。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
＜ｐ型不純物領域形成工程＞
次に、図４に示すように、例えばＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、酸化膜上にレジストを塗布した後、ステッパーにより、ｐ型不純物領域３及びそのｐ型不純物領域３よりも低濃度のｐ型不純物領域１１に対応する窓部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成できる。その後、酸化膜をドライエッチングしてｐ型不純物領域３及びｐ型不純物領域１１に対応する窓部を形成する。
次に、図４に示すように、例えばＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、酸化膜上にレジストを塗布した後、ステッパーにより、ｐ型不純物領域３及びそのｐ型不純物領域３よりも低濃度のｐ型不純物領域１１に対応する窓部を有するフォトレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成できる。その後、酸化膜をドライエッチングしてｐ型不純物領域３及びｐ型不純物領域１１に対応する窓部を形成する。
次に、窓部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２にイオン注入する。その後、再び酸化膜上にレジストを塗布した後、ステッパーにより、ｐ型不純物領域３に対応する窓部を有するフォトレジストパターンを形成、その後、酸化膜をドライエッチングしてｐ型不純物領域３に対応する窓部を形成する。次に、窓部が形成された酸化膜をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２にイオン注入する。その後、酸化膜を除去する。
次に、ｎ型エピタキシャル層２上に、スパッタ法により炭化膜（例えば、カーボン膜）を形成した後、イオン注入を行ったｐ型不純物の活性化を行うため、高温の熱処理（例えば、１７００℃の熱処理）を不活性ガス雰囲気または真空中で行う。その後、炭化膜を除去する。これにより、ｐ型不純物領域３及びｐ型不純物領域１１を形成する。
なお、炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。
図５はｐ型不純物領域３及びｐ型不純物領域１１を形成後の時点の状態を示す断面工程図である。
なお、炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成してもよい。
図５はｐ型不純物領域３及びｐ型不純物領域１１を形成後の時点の状態を示す断面工程図である。
＜保護膜形成工程＞
次に、ｐ型不純物領域３及びｐ型不純物領域１１を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜７を形成する。
図６は、この時点の状態を示す断面工程図である。
次に、ｐ型不純物領域３及びｐ型不純物領域１１を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜７を形成する。
図６は、この時点の状態を示す断面工程図である。
＜裏面オーミック電極（第２の電極）形成工程＞
次に、例えばスパッタ法または蒸着法で、ｐ型不純物領域３、１１を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極８とする。これにより、裏面オーミック電極８は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
図７は、この時点の状態を示す断面工程図である。
次に、図８に示すように、表面保護膜７を除去する。なお、表面保護膜７を除去しないで、次の工程において形成するシリコン酸化膜（ＳｉＯ２膜）１２の替わりに用いたり、又は、表面保護膜７の上にシリコン酸化膜（ＳｉＯ２膜）１２を積層して、表面保護膜で用いたシリコン酸化膜とシリコン酸化膜（ＳｉＯ２膜）１２とからなるシリコン酸化膜マスクとして用いてもよい。
次に、例えばスパッタ法または蒸着法で、ｐ型不純物領域３、１１を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極８とする。これにより、裏面オーミック電極８は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
図７は、この時点の状態を示す断面工程図である。
次に、図８に示すように、表面保護膜７を除去する。なお、表面保護膜７を除去しないで、次の工程において形成するシリコン酸化膜（ＳｉＯ２膜）１２の替わりに用いたり、又は、表面保護膜７の上にシリコン酸化膜（ＳｉＯ２膜）１２を積層して、表面保護膜で用いたシリコン酸化膜とシリコン酸化膜（ＳｉＯ２膜）１２とからなるシリコン酸化膜マスクとして用いてもよい。
＜ｐ型オーミック電極形成工程＞
次に、ｐ型不純物領域３上の一部に、リフトオフ法やエッチング法等の方法を用いて所望の大きさのｐ型オーミック電極４を形成する。
本工程について、図９〜図１３を用いて説明する。図９〜図１３は本実施形態の炭化珪素半導体装置の一例を示す断面模式図であって、一つのｐ型不純物領域３近傍の拡大図である。
ｐ型オーミック電極４の形成は、ｐ型不純物領域３、１１を形成したｎ型エピタキシャル層２上にチタンを積層する工程（チタン積層工程）と、積層された前記チタンの上方にアルミニウムを積層する工程（アルミニウム積層工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
なお、ｐ型オーミック電極４は合金化前も合金化後も図面上は同様な模様で示している。
以下では、リフトオフ法を用いた場合について説明する。
次に、ｐ型不純物領域３上の一部に、リフトオフ法やエッチング法等の方法を用いて所望の大きさのｐ型オーミック電極４を形成する。
本工程について、図９〜図１３を用いて説明する。図９〜図１３は本実施形態の炭化珪素半導体装置の一例を示す断面模式図であって、一つのｐ型不純物領域３近傍の拡大図である。
ｐ型オーミック電極４の形成は、ｐ型不純物領域３、１１を形成したｎ型エピタキシャル層２上にチタンを積層する工程（チタン積層工程）と、積層された前記チタンの上方にアルミニウムを積層する工程（アルミニウム積層工程）と、熱処理により合金化する工程（熱処理工程）とから概略構成されている。
なお、ｐ型オーミック電極４は合金化前も合金化後も図面上は同様な模様で示している。
以下では、リフトオフ法を用いた場合について説明する。
（チタン積層工程）
まず、前処理として基板を洗浄する。洗浄としては、例えば硫酸＋過酸化水素、アンモニア＋過酸化水素、フッ酸水溶液、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄する。
次に、図９に示すように、シリコン酸化膜（ＳｉＯ２膜）１２を例えば、ＣＶＤ法により全面に堆積する。
次に、図１０に示すように、シリコン酸化膜１２上にレジストを塗布した後、そのレジスト層１３にステッパーにより、ｐ型オーミック電極４を形成する領域（ｐ型不純物領域３の一部）に対応する部分に開口１３ａを有するレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。
まず、前処理として基板を洗浄する。洗浄としては、例えば硫酸＋過酸化水素、アンモニア＋過酸化水素、フッ酸水溶液、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄する。
次に、図９に示すように、シリコン酸化膜（ＳｉＯ２膜）１２を例えば、ＣＶＤ法により全面に堆積する。
次に、図１０に示すように、シリコン酸化膜１２上にレジストを塗布した後、そのレジスト層１３にステッパーにより、ｐ型オーミック電極４を形成する領域（ｐ型不純物領域３の一部）に対応する部分に開口１３ａを有するレジストパターンを形成する。任意の好適な公知のフォトリソグラフィ法によるパターニングを行うことができるが、ステッパーを用いることにより微細パターンからなるレジストパターンを形成することができる。
次に、図１１に示すように、シリコン酸化膜１２のうち、レジストによって覆われていない部分を例えばバッファードフッ酸または希フッ酸によるウェットエッチングして除去する。この際、ウェットエッチングの条件を調整することにより、図１１に示すように、平面視してレジストの開口より大きな範囲のシリコン酸化膜１２を除去することができる（言い換えると、レジストでｐ型オーミック電極を形成しない場所を覆うようにレジストパターンを形成する。）。具体的には、図１０の開口部直下の酸化膜１２をn型エピタキシャル層１に至るまで溶解させるよりも長い時間エッチングすることにより得られる。
このように、レジスト層１３の開口１３ａよりもシリコン酸化膜１２の開口１２ａを広く形成することにより、図１２に示すように、チタン層４ａとアルミニウム層４ｂの積層構造をシリコン酸化膜１２から離間させることができる。これにより、その積層構造の合金化の際の加熱によって溶融した金属がシリコン酸化膜１２上に飛散してしまうことが回避できる。シリコン酸化膜１２の側面と積層構造との離間距離ｄ１は、レジスト層１３の開口１３ａの大きさ及びシリコン酸化膜１２の開口１２ａの大きさを調整することにより、所望の距離に調整できる。
このように、レジスト層１３の開口１３ａよりもシリコン酸化膜１２の開口１２ａを広く形成することにより、図１２に示すように、チタン層４ａとアルミニウム層４ｂの積層構造をシリコン酸化膜１２から離間させることができる。これにより、その積層構造の合金化の際の加熱によって溶融した金属がシリコン酸化膜１２上に飛散してしまうことが回避できる。シリコン酸化膜１２の側面と積層構造との離間距離ｄ１は、レジスト層１３の開口１３ａの大きさ及びシリコン酸化膜１２の開口１２ａの大きさを調整することにより、所望の距離に調整できる。
ここで、シリコン酸化膜１２の除去はドライエッチングを用いてもよい。
次に、図１２に示すように、スパッタ法または蒸着法を用いて、全面にチタン層１４ａを積層する。これにより、合金からなるｐ型オーミック電極４のうち、まずチタン層４ａがｐ型不純物領域３上の一部に形成される。本実施形態では、図１２に示すように、先に形成したレジストパターンを用いてセルフアラインにチタン層４ａをｐ型不純物領域３上の一部に形成することができる。
（アルミニウム積層工程）
次に、図１２に示すように、引き続いて、スパッタ法または蒸着法を用いて、チタン層１４ａ上に全面にアルミニウム層１４ｂを積層する。これにより、合金からなるｐ型オーミック電極４のうち、アルミニウム層４ｂがチタン層４ａ上に形成される。本実施形態では、図１２に示すように、先に形成したレジストパターンを用いてセルフアラインにアルミニウム層４ｂをｐ型不純物領域３上の一部に形成することができる。
次に、図１２に示すように、引き続いて、スパッタ法または蒸着法を用いて、チタン層１４ａ上に全面にアルミニウム層１４ｂを積層する。これにより、合金からなるｐ型オーミック電極４のうち、アルミニウム層４ｂがチタン層４ａ上に形成される。本実施形態では、図１２に示すように、先に形成したレジストパターンを用いてセルフアラインにアルミニウム層４ｂをｐ型不純物領域３上の一部に形成することができる。
その後、図１３に示すように、リフトオフを行うことにより、チタン層４ａとアルミニウム層４ｂの積層構造を形成することができる。
チタン層４ａとアルミニウム層４ｂの積層構造を形成する工程は、シリコン酸化膜１２のパターンを形成した後、全面にチタン層、アルミニウム層を堆積し、チタン層、アルミニウム層のうち残す部分にのみをレジストで覆い、次いでエッチングを行うことにより実施してもよい。
エッチング方法は、ウェットエッチングを用いても、ドライエッチングを用いてもよい。
エッチング方法は、ウェットエッチングを用いても、ドライエッチングを用いてもよい。
ここで、チタン層４ａ及びアルミニウム層４ｂの膜厚は、それぞれ１０〜１００００Åであることが好ましく、１００〜１０００Åがより好ましく、５００〜１０００Åが特に好ましい。チタン層１４ａ及びアルミニウム層１４ｂの膜厚が１０Å未満であるとオーミック接合に充分な電極層が形成できないために好ましくなく、１００００Åを超えると周囲の絶縁膜等に影響が出るおそれがあるために好ましくない。
また、本実施形態では、ｐ型オーミック電極４を形成する際のチタンとアルミニウムとの積層順序を上記のように規定することを特徴とするものである。
（熱処理工程）
次に、積層されたチタン層４ａとアルミニウム層４ｂとを熱処理により合金化してｐ型オーミック電極４を形成することができる。熱処理には、赤外線ランプ加熱装置（ＲＴＡ装置）等を用いることができる。装置の真空度は、低い方が好ましく、３×１０−４Ｐａ以下とすることがより好ましい。先ず、表面の水分を除去して膜の密着性を向上させるため室温から１００℃に加熱し、その後熱処理温度まで昇温する。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、１〜５分が好ましく、１〜３分がより好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウムからなるニ元系の合金膜を形成する。
次に、積層されたチタン層４ａとアルミニウム層４ｂとを熱処理により合金化してｐ型オーミック電極４を形成することができる。熱処理には、赤外線ランプ加熱装置（ＲＴＡ装置）等を用いることができる。装置の真空度は、低い方が好ましく、３×１０−４Ｐａ以下とすることがより好ましい。先ず、表面の水分を除去して膜の密着性を向上させるため室温から１００℃に加熱し、その後熱処理温度まで昇温する。熱処理温度は、８８０〜９３０℃が好ましく、８９０〜９１０℃がより好ましい。熱処理温度が８８０℃未満であると合金化反応が充分に促進しないため好ましくなく、９３０℃を超えると拡散の制御が困難となって所望の合金組成を得られないために好ましくない。また、熱処理時間は、１〜５分が好ましく、１〜３分がより好ましい。熱処理時間が１分未満であると合金化反応が充分に促進しないため好ましくなく、５分を超えると基板との反応が進行しすぎてしまい電極の表面が荒れてしまうために好ましくない。なお、熱処理は、不活性ガス雰囲気で行うことが好ましく、アルゴン雰囲気で行うことがより好ましい。このようにして、チタン−アルミニウムからなるニ元系の合金膜を形成する。
＜バリアメタル形成工程＞
次に、p型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように耐酸性のバリアメタル層５を形成する。
本工程について、図１４〜図１８を用いて説明する。図１４〜図１８は本実施形態の炭化珪素半導体装置の一例を示す断面模式図であって、一つのｐ型不純物領域３近傍の拡大図である。
次に、p型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように耐酸性のバリアメタル層５を形成する。
本工程について、図１４〜図１８を用いて説明する。図１４〜図１８は本実施形態の炭化珪素半導体装置の一例を示す断面模式図であって、一つのｐ型不純物領域３近傍の拡大図である。
まず、図１４に示すように、全面に例えば、スパッタ法によってバリアメタル層を構成する材料からなる層１５を成膜する。すなわち、p型不純物領域３、ｐ型オーミック電極４、及び、シリコン酸化膜１２上にバリアメタル層１５を成膜する。スパッタ法に限らず、他の手法例えば、蒸着法を用いてもよい。バリアメタル層５を構成する金属としては、高融点を有し、耐酸性の金属が好ましく、例えば、Ｍｏ、ＷＳｉ２、ＴｉＮを挙げることができる。
次に、シリコン酸化膜１２上にレジストを塗布した後、図１５に示すように、シリコン酸化膜１２の開口１２ａにレジストが残るようなパターンを有するレジスト層１６を形成する。
次に、そのレジストをマスクとしてウェットエッチング又はドライエッチングを行って、図１６に示すように、p型不純物領域３上にｐ型オーミック電極４を覆うバリアメタル層５を形成することができる。
次に、図１７に示すように、レジスト層１６を除去する。
さらに、図１８に示すように、シリコン酸化膜１２を除去することにより、p型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように耐酸性のバリアメタル層５を形成することができる。
さらに、図１８に示すように、シリコン酸化膜１２を除去することにより、p型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように耐酸性のバリアメタル層５を形成することができる。
本発明に係る炭化珪素半導体装置の製造方法では、ｐ型オーミック電極４を覆うようにバリアメタル層５を形成することによって、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極４がその酸に曝されないので、ｐ型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。
図１９はｐ型オーミック電極４を形成後の状態を示す断面工程図である。
図１９はｐ型オーミック電極４を形成後の状態を示す断面工程図である。
＜表面酸処理工程＞
上記工程までに形成した構造体（p型オーミック電極周辺にシリコン酸化膜１２が残っているもの）について、続くショットキー電極形成工程の前に、表面酸処理（酸洗浄）を行うことにより、半導体表面を清浄な状態にすることができる。
表面酸処理（酸洗浄）は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。
上記工程までに形成した構造体（p型オーミック電極周辺にシリコン酸化膜１２が残っているもの）について、続くショットキー電極形成工程の前に、表面酸処理（酸洗浄）を行うことにより、半導体表面を清浄な状態にすることができる。
表面酸処理（酸洗浄）は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。
＜ショットキー電極形成工程＞
次に、バリアメタル層５、p型不純物領域３、及びｎ型炭化珪素層２上に形成されたショットキー電極６を形成する。
次に、バリアメタル層５、p型不純物領域３、及びｎ型炭化珪素層２上に形成されたショットキー電極６を形成する。
ｐ型オーミック電極４を形成したｎ型エピタキシャル層２上にショットキー電極となる金属を堆積し、フォトレジスト等で電極パターンを形成してエッチングし、ショットキー電極６を形成する。
また、この工程は、レジストを塗布した後、フォトレジストパターンを形成し、次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成し、上記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをバリアメタル層５、p型不純物領域３、及びｎ型炭化珪素層２を覆うように残してもよい。
また、この工程は、レジストを塗布した後、フォトレジストパターンを形成し、次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成し、上記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをバリアメタル層５、p型不純物領域３、及びｎ型炭化珪素層２を覆うように残してもよい。
次に、ショットキー障壁制御のための熱処理（例えば、６００〜７００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー障壁が制御されたショットキー電極６を形成する。ショットキー電極６は、ＳｉＣ単結晶基板１に接続され、ショットキーコンタクトを形成している。
図２０は、この時点の状態を示す断面工程図である。
図２０は、この時点の状態を示す断面工程図である。
＜表面パッド電極（第１の電極）形成工程＞
次に、ショットキー電極６を形成したｎ型エピタキシャル層２上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、蒸着法により、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。スパッタ法又はメッキ等によって形成してもよい。
次に、上記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極６を覆うように残すことができる。
これにより、ショットキー電極６に接続された表面パッド電極７を形成する。
図２１は、この時点の状態を示す断面工程図である。
次に、ショットキー電極６を形成したｎ型エピタキシャル層２上にレジストを塗布した後、露光・現像により、フォトレジストパターンを形成する。
次に、蒸着法により、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。スパッタ法又はメッキ等によって形成してもよい。
次に、上記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極６を覆うように残すことができる。
これにより、ショットキー電極６に接続された表面パッド電極７を形成する。
図２１は、この時点の状態を示す断面工程図である。
＜パッシベーション膜形成工程＞
次に、表面パッド電極７を形成したＮ型エピタキシャル層２上に、パッシベーション膜を塗布する。パッシベーション膜としては例えば、感光性ポリイミド膜を用いる。
次に、露光・現像により、パターン化されたパッシベーション膜１２を形成する。図１１は、この時点の状態を示す断面工程図であって、表面パッド電極７の表面の一部が露出され、表面パッド電極７の端部７ｃのみを覆うようにパッシベーション膜１２が形成する。
次に、表面パッド電極７を形成したＮ型エピタキシャル層２上に、パッシベーション膜を塗布する。パッシベーション膜としては例えば、感光性ポリイミド膜を用いる。
次に、露光・現像により、パターン化されたパッシベーション膜１２を形成する。図１１は、この時点の状態を示す断面工程図であって、表面パッド電極７の表面の一部が露出され、表面パッド電極７の端部７ｃのみを覆うようにパッシベーション膜１２が形成する。
＜裏面パッド電極形成工程＞
最後に、スパッタ法で、裏面オーミック電極（第２の電極）８上に、裏面パッド電極として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
図２２は、この時点の状態を示す断面工程図である。
以上の工程を行って、図１に示すショットキーバリアダイオード１００を作製することができる。
最後に、スパッタ法で、裏面オーミック電極（第２の電極）８上に、裏面パッド電極として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
図２２は、この時点の状態を示す断面工程図である。
以上の工程を行って、図１に示すショットキーバリアダイオード１００を作製することができる。
（変形例）
上述したｐ型オーミック電極形成を以下の工程で行うことができる。上述した工程のうち、相違する工程について以下に説明する。この工程では図１０〜図１２で示した工程に替えて、図２３〜図２７で示した工程を行う。
上述したｐ型オーミック電極形成を以下の工程で行うことができる。上述した工程のうち、相違する工程について以下に説明する。この工程では図１０〜図１２で示した工程に替えて、図２３〜図２７で示した工程を行う。
まず、図２３に示すように、シリコン酸化膜１２上にレジストを塗布した後、平面視して形成予定のｐ型オーミック電極４の大きさよりも大きな開口１３Ａａを有するレジスト層１３Ａを形成する。
次に、図２４に示すように、シリコン酸化膜１２のうち、レジスト層によって覆われていない部分をウェットエッチング又はドライエッチングによって除去する。これにより、シリコン酸化膜１２にはレジスト層１３Ａの開口１３Ａａの大きさに対応する開口１２Ａが形成される。レジスト層１３Ａの開口１３Ａａと同程度の大きさの開口１２Ａを形成するためには、ドライエッチングの方が好ましい。
次に、図２５に示すように、レジスト層を除去する。
次に、図２５に示すように、レジスト層を除去する。
次に、図２６に示すように、シリコン酸化膜１２上に再度、レジストを塗布した後、そのレジスト層１６に、ｐ型オーミック電極４を形成する領域（ｐ型不純物領域３の一部）に対応する部分に開口１６ａを有すると共にその開口１６ａからＳｉＣ単結晶基板１に向かって逆テーパを有するレジストパターンを形成する。すなわち、レジスト層１６はＳｉＣ単結晶基板１から遠い側の開口１６ａから次第にその開口は大きくなり、ＳｉＣ単結晶基板１に最も近い部分の開口１６ｂは最も大きい。
レジストパターンで逆テーパを形成するには、いわゆる反転露光を行う。具体的には、市販されているネガ型レジストを塗布し、露光、ベーキング、全面露光、現像する。露光・全面露光条件と、ベーキング条件、全面露光条件を調整することで好適な逆テーパ形状を得ることができる。
レジストパターンで逆テーパを形成するには、いわゆる反転露光を行う。具体的には、市販されているネガ型レジストを塗布し、露光、ベーキング、全面露光、現像する。露光・全面露光条件と、ベーキング条件、全面露光条件を調整することで好適な逆テーパ形状を得ることができる。
次に、全面にチタン層１４ａ及びアルミニウム層１４ｂを積層し、その後、図２７に示すように、リフトオフを行うことにより、チタン層４ａとアルミニウム層４ｂの積層構造を形成することができる。
このチタン層４ａとアルミニウム層４ｂの積層構造は、その平面視した大きさは、レジスト層１６のＳｉＣ単結晶基板１から遠い側の開口１６ａの大きさに対応しており、図２７に示すように、チタン層４ａとアルミニウム層４ｂの積層構造をシリコン酸化膜１２から離間させることができる。これにより、その積層構造の合金化の際の加熱によって溶融した金属がシリコン酸化膜１２上に飛散してしまうことが回避できる。シリコン酸化膜１２の側面と積層構造との離間距離ｄ２は、レジスト層１６の開口１６ａの大きさ及びシリコン酸化膜１２の開口１２ａの大きさを調整することにより、所望の距離に調整できる。
このチタン層４ａとアルミニウム層４ｂの積層構造は、その平面視した大きさは、レジスト層１６のＳｉＣ単結晶基板１から遠い側の開口１６ａの大きさに対応しており、図２７に示すように、チタン層４ａとアルミニウム層４ｂの積層構造をシリコン酸化膜１２から離間させることができる。これにより、その積層構造の合金化の際の加熱によって溶融した金属がシリコン酸化膜１２上に飛散してしまうことが回避できる。シリコン酸化膜１２の側面と積層構造との離間距離ｄ２は、レジスト層１６の開口１６ａの大きさ及びシリコン酸化膜１２の開口１２ａの大きさを調整することにより、所望の距離に調整できる。
（炭化珪素半導体装置の製造方法（第２の実施形態））
本発明の第２の実施形態である炭化珪素半導体装置２００の製造方法について説明する。図２８〜図３１は、本実施形態のショットキーバリアダイオード２００の製造方法の一例を説明するための断面模式図であって、一つのｐ型不純物領域２３近傍の拡大図である。なお、図１〜図２７で示した部材と同一の部材については同一の符号を付している。
本発明の第２の実施形態である炭化珪素半導体装置２００の製造方法について説明する。図２８〜図３１は、本実施形態のショットキーバリアダイオード２００の製造方法の一例を説明するための断面模式図であって、一つのｐ型不純物領域２３近傍の拡大図である。なお、図１〜図２７で示した部材と同一の部材については同一の符号を付している。
本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板１上にｎ型炭化珪素層２を形成する工程と、ｎ型炭化珪素層２の表面近傍に窪み部２１を形成する工程と、窪み部２１にドーパントを注入して複数のp型不純物領域２３を形成する工程と、p型不純物領域２３上の一部にｐ型オーミック電極２４を形成する工程と、窪み部２１内に、ｐ型オーミック電極２４を覆うように耐酸性のバリアメタル層２５を形成する工程と、バリアメタル層２５、p型不純物領域２３、及びｎ型炭化珪素層２３上にショットキー電極を形成する工程と、を有する。
＜ｎ型炭化珪素層形成工程＞
まず、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
まず、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
＜窪み部形成工程＞
次に、ｎ型エピタキシャル層２の表面近傍に窪み部２１を形成する。
この工程は以下ように行うことができる。
図２８に示すように、例えばＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜２２を形成する。
次に、その酸化膜２２上にレジストを塗布した後、そのレジスト層に窪み部２１に対応する窓部を有するフォトレジストパターンを形成する。
その後、酸化膜２２をドライエッチングしてp型不純物領域２３及びｐ型不純物領域１１を形成するための窓部２２ａを形成する。
次に、ｎ型エピタキシャル層２の表面近傍に窪み部２１を形成する。
この工程は以下ように行うことができる。
図２８に示すように、例えばＣＶＤ法により、ｎ型エピタキシャル層２上に酸化膜２２を形成する。
次に、その酸化膜２２上にレジストを塗布した後、そのレジスト層に窪み部２１に対応する窓部を有するフォトレジストパターンを形成する。
その後、酸化膜２２をドライエッチングしてp型不純物領域２３及びｐ型不純物領域１１を形成するための窓部２２ａを形成する。
次に、図２８に示すように、窓部２２ａが形成された酸化膜２２をマスクとして用いて、ドライエッチングにより、ｎ型エピタキシャル層２の表面に深さ１００〜１０００ｎｍ程度の窪み部２１を形成する。１００ｎｍよりも浅いと、上面がｎ型炭化珪素層２の表面よりも低い位置にあるｐ型オーミック電極２４を形成するのが困難であり、１０００ｎｍよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
＜p型不純物領域形成工程＞
次に、図２９に示すように、窓部２２ａが形成された酸化膜２２をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２の窪み部２１の底部にイオン注入してp型不純物領域２３及びｐ型不純物領域１１を形成する。
次に、酸化膜２２を除去した後、注入したイオンの活性化を行うために熱処理を行う。
次に、図２９に示すように、窓部２２ａが形成された酸化膜２２をマスクとして用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２の窪み部２１の底部にイオン注入してp型不純物領域２３及びｐ型不純物領域１１を形成する。
次に、酸化膜２２を除去した後、注入したイオンの活性化を行うために熱処理を行う。
＜保護膜形成工程＞
次に、第１実施形態及びその変形例と同様な工程により、ｐ型不純物領域２３及びｐ型不純物領域１１を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜（図示せず）を形成する。
次に、第１実施形態及びその変形例と同様な工程により、ｐ型不純物領域２３及びｐ型不純物領域１１を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜（図示せず）を形成する。
＜裏面オーミック電極（第２の電極）形成工程＞
次に、第１の実施形態と同様に、例えばスパッタ法または蒸着法で、ｐ型不純物領域２３、１１を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜（図示せず）を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極（図示せず）とする。これにより、裏面オーミック電極は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
次に、第１の実施形態と同様に、例えばスパッタ法または蒸着法で、ｐ型不純物領域２３、１１を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜（図示せず）を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極（図示せず）とする。これにより、裏面オーミック電極は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
＜p型オーミック電極形成工程＞
次に、図３０に示すように、ｎ型エピタキシャル層２の窪み部２１内のp型不純物領域２３上に、ｐ型オーミック電極２４を形成する。
p型オーミック電極形成工程は、第１実施形態及びその変形例と同様な工程で行うことができる。
次に、図３０に示すように、ｎ型エピタキシャル層２の窪み部２１内のp型不純物領域２３上に、ｐ型オーミック電極２４を形成する。
p型オーミック電極形成工程は、第１実施形態及びその変形例と同様な工程で行うことができる。
＜バリアメタル形成工程＞
次に、図３０に示すように、窪み部２１内のp型不純物領域２３上の一部に、ｐ型オーミック電極２４を覆うように耐酸性のバリアメタル層２５を形成する。
バリアメタル形成工程は、第１実施形態と同様な工程で行うことができる。
バリアメタル層２５を形成することによって、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極４がその酸に曝されないので、ｐ型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。
次に、図３０に示すように、窪み部２１内のp型不純物領域２３上の一部に、ｐ型オーミック電極２４を覆うように耐酸性のバリアメタル層２５を形成する。
バリアメタル形成工程は、第１実施形態と同様な工程で行うことができる。
バリアメタル層２５を形成することによって、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極４がその酸に曝されないので、ｐ型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。
＜表面酸処理工程＞
上記工程までに形成した構造体（p型オーミック電極周辺にシリコン酸化膜２２が残っているもの）について、続くショットキー電極形成工程の前に、表面酸処理（酸洗浄）を行うことにより、半導体表面を極めて清浄な状態にすることができる。
表面酸処理（酸洗浄）は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。
上記工程までに形成した構造体（p型オーミック電極周辺にシリコン酸化膜２２が残っているもの）について、続くショットキー電極形成工程の前に、表面酸処理（酸洗浄）を行うことにより、半導体表面を極めて清浄な状態にすることができる。
表面酸処理（酸洗浄）は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。
＜ショットキー電極形成工程＞
次に、図３１に示すように、バリアメタル層２５、p型不純物領域２３、及びｎ型炭化珪素層２２上に形成されたショットキー電極２６を形成する。
ショットキー電極形成工程は、第１実施形態と同様な工程で行うことができる。
次に、図３１に示すように、バリアメタル層２５、p型不純物領域２３、及びｎ型炭化珪素層２２上に形成されたショットキー電極２６を形成する。
ショットキー電極形成工程は、第１実施形態と同様な工程で行うことができる。
＜表面パッド電極（第１の電極）形成工程＞
次に、ショットキー電極２６上に表面パッド電極を形成する。
表面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
次に、ショットキー電極２６上に表面パッド電極を形成する。
表面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
＜パッシベーション膜形成工程＞
次に、第１実施形態と同様に、表面パッド電極７の表面の一部が露出され、表面パッド電極の端部のみを覆うようにパッシベーション膜を形成する。
パッシベーション膜形成工程は、第１実施形態と同様な工程で行うことができる。
次に、第１実施形態と同様に、表面パッド電極７の表面の一部が露出され、表面パッド電極の端部のみを覆うようにパッシベーション膜を形成する。
パッシベーション膜形成工程は、第１実施形態と同様な工程で行うことができる。
＜裏面パッド電極形成工程＞
最後に、スパッタ法で、裏面オーミック電極上に、裏面パッド電極として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
裏面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
以上の工程を行って、図２に示すショットキーバリアダイオード２００を作製することができる。
最後に、スパッタ法で、裏面オーミック電極上に、裏面パッド電極として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
裏面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
以上の工程を行って、図２に示すショットキーバリアダイオード２００を作製することができる。
（炭化珪素半導体装置の製造方法（第３の実施形態））
本発明の第３の実施形態である炭化珪素半導体装置３００の製造方法について説明する。図３２〜図３７は、本実施形態のショットキーバリアダイオード３００の製造方法の一例を断面模式図であって、一つのｐ型不純物領域３３近傍の拡大図である。なお、図１〜図２２で示した部材と同一の部材については同一の符号を付している。
本発明の第３の実施形態である炭化珪素半導体装置３００の製造方法について説明する。図３２〜図３７は、本実施形態のショットキーバリアダイオード３００の製造方法の一例を断面模式図であって、一つのｐ型不純物領域３３近傍の拡大図である。なお、図１〜図２２で示した部材と同一の部材については同一の符号を付している。
本実施形態の炭化珪素半導体装置の製造方法は、炭化珪素基板１上にｎ型炭化珪素層２を形成する工程と、ｎ型炭化珪素層２の表面近傍にドーパントを注入して複数のp型不純物領域３３を形成する工程と、p型不純物領域３３の表面近傍の一部に凹部３１を形成する工程と、凹部３１内の一部にp型オーミック電極３４を形成する工程と、凹部３１内に、p型オーミック電極３４を覆うように耐酸性のバリアメタル層３５を形成する工程と、バリアメタル層３５、p型不純物領域３３、及びｎ型炭化珪素層２上にショットキー電極３６を形成する工程と、を有する。
＜ｎ型炭化珪素層形成工程＞
次に、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
次に、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。
＜p型不純物領域形成工程＞
次に、図３３に示すように、ｎ型エピタキシャル層２の表面近傍に複数のp型不純物領域３３及びｐ型不純物領域１１を形成する。
この工程は以下のように行うことができる。
まず、図３２に示すように、例えば、フォトリソグラフィ法及びエッチング法を用いて、窓部３２ａを有する酸化膜からなるマスク３２を形成する。このマスク３２を用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２の窓部３２ａによって露出された部分にイオン注入して複数のp型不純物領域３３及びｐ型不純物領域１１を形成する。
次に、酸化膜３２を除去した後、注入したイオンの活性化を行うために熱処理を行う。
次に、図３３に示すように、ｎ型エピタキシャル層２の表面近傍に複数のp型不純物領域３３及びｐ型不純物領域１１を形成する。
この工程は以下のように行うことができる。
まず、図３２に示すように、例えば、フォトリソグラフィ法及びエッチング法を用いて、窓部３２ａを有する酸化膜からなるマスク３２を形成する。このマスク３２を用いて、ｐ型不純物となるアルミニウムまたはボロンをｎ型エピタキシャル層２の窓部３２ａによって露出された部分にイオン注入して複数のp型不純物領域３３及びｐ型不純物領域１１を形成する。
次に、酸化膜３２を除去した後、注入したイオンの活性化を行うために熱処理を行う。
＜凹部形成工程＞
次に、p型不純物領域３３の表面近傍の一部にｐ型オーミック電極を形成するための凹部３１を形成する。
この工程は以下のように行うことができる。
次に、p型不純物領域３３の表面近傍の一部にｐ型オーミック電極を形成するための凹部３１を形成する。
この工程は以下のように行うことができる。
まず、図３４に示すように、全面にレジストを塗布した後、p型不純物領域３３に形成する凹部に対応した窓部４１ａを有するフォトレジストパターン４１を形成する。
次に、 図３５に示すように、窓部４１ａを有するレジストマスク４１を用いてドライエッチングにより、p型不純物領域３３の表面に深さ１００〜３００ｎｍ程度の凹部３１を形成する。１００ｎｍよりも浅いと、上面がｎ型炭化珪素層２の表面よりも低い位置にあるｐ型オーミック電極３４を形成するのが困難であり、３００ｎｍよりも深いと、エッチングに時間がかかり過ぎるからである。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
ドライエッチングの条件としては例えば、エッチングガスにＳＦ６、希釈ガスにＡｒ、圧力は１Ｐａ、ＲＦ出力は５００Ｗ程度で行うことができる。
ＳｉＯ２等の酸化膜マスクや、ＳｉＮ等の窒化膜マスクを用いてドライエッチングを行ってもよい。
＜保護膜形成工程＞
次に、第１実施形態及びその変形例と同様な工程により、ｐ型不純物領域３３及びｐ型不純物領域１１を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜（図示せず）を形成する。
次に、第１実施形態及びその変形例と同様な工程により、ｐ型不純物領域３３及びｐ型不純物領域１１を形成したｎ型エピタキシャル層２上に、例えば、ＣＶＤ法により、シリコン酸化膜（ＳｉＯ２）からなる表面保護膜（図示せず）を形成する。
＜裏面オーミック電極（第２の電極）形成工程＞
次に、第１の実施形態と同様に、例えばスパッタ法または蒸着法で、ｐ型不純物領域３３、１１を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜（図示せず）を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極（図示せず）とする。これにより、裏面オーミック電極は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
次に、第１の実施形態と同様に、例えばスパッタ法または蒸着法で、ｐ型不純物領域３３、１１を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜（図示せず）を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミック電極（図示せず）とする。これにより、裏面オーミック電極は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
＜p型オーミック電極形成工程＞
次に、図３６に示すように、ｎ型エピタキシャル層２の凹部３１内のp型不純物領域３３上に、ｐ型オーミック電極３４を形成する。
p型オーミック電極形成工程は、第１実施形態及びその変形例と同様な工程で行うことができる。
次に、図３６に示すように、ｎ型エピタキシャル層２の凹部３１内のp型不純物領域３３上に、ｐ型オーミック電極３４を形成する。
p型オーミック電極形成工程は、第１実施形態及びその変形例と同様な工程で行うことができる。
＜バリアメタル形成工程＞
次に、図３６に示すように、凹部３１内のp型不純物領域３３上の一部に、ｐ型オーミック電極３４を覆うように耐酸性のバリアメタル層３５を形成する。
バリアメタル形成工程は、第１実施形態と同様な工程で行うことができる。
バリアメタル層３５を形成することによって、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極３４がその酸に曝されないので、ｐ型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。
次に、図３６に示すように、凹部３１内のp型不純物領域３３上の一部に、ｐ型オーミック電極３４を覆うように耐酸性のバリアメタル層３５を形成する。
バリアメタル形成工程は、第１実施形態と同様な工程で行うことができる。
バリアメタル層３５を形成することによって、ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極３４がその酸に曝されないので、ｐ型オーミック電極とショットキー電極との良好な電気的接続を形成することができる。
＜表面酸処理工程＞
上記工程までに形成した構造体（p型オーミック電極周辺にシリコン酸化膜１２が残っているもの）について、続くショットキー電極形成工程の前に、表面酸処理（酸洗浄）を行うことにより、半導体表面を極めて清浄な状態にすることができる。
表面酸処理（酸洗浄）は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。
上記工程までに形成した構造体（p型オーミック電極周辺にシリコン酸化膜１２が残っているもの）について、続くショットキー電極形成工程の前に、表面酸処理（酸洗浄）を行うことにより、半導体表面を極めて清浄な状態にすることができる。
表面酸処理（酸洗浄）は例えば、バッファードフッ酸又は希フッ酸に浸漬して行うことができる。
＜ショットキー電極形成工程＞
次に、図３７に示すように、バリアメタル層３５、p型不純物領域３３、及びｎ型炭化珪素層２上に形成されたショットキー電極３６を形成する。
ショットキー電極形成工程は、第１実施形態と同様な工程で行うことができる。
次に、図３７に示すように、バリアメタル層３５、p型不純物領域３３、及びｎ型炭化珪素層２上に形成されたショットキー電極３６を形成する。
ショットキー電極形成工程は、第１実施形態と同様な工程で行うことができる。
＜表面パッド電極（第１の電極）形成工程＞
次に、第１実施形態と同様に、ショットキー電極３６上に表面パッド電極を形成する。
表面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
次に、第１実施形態と同様に、ショットキー電極３６上に表面パッド電極を形成する。
表面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
＜パッシベーション膜形成工程＞
次に、第１実施形態と同様に、表面パッド電極の表面の一部が露出され、表面パッド電極の端部のみを覆うようにパッシベーション膜を形成する。
パッシベーション膜形成工程は、第１実施形態と同様な工程で行うことができる。
次に、第１実施形態と同様に、表面パッド電極の表面の一部が露出され、表面パッド電極の端部のみを覆うようにパッシベーション膜を形成する。
パッシベーション膜形成工程は、第１実施形態と同様な工程で行うことができる。
＜裏面パッド電極形成工程＞
最後に、スパッタ法で、裏面オーミック電極上に、裏面パッド電極として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
裏面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
以上の工程を行って、図３に示すショットキーバリアダイオード２００を作製することができる。
最後に、スパッタ法で、裏面オーミック電極上に、裏面パッド電極として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
裏面パッド電極形成工程は、第１実施形態と同様な工程で行うことができる。
以上の工程を行って、図３に示すショットキーバリアダイオード２００を作製することができる。
本発明は炭化珪素半導体装置及びその製造方法を利用する産業において利用可能性がある。
１ 炭化珪素基板
２ ｎ型炭化珪素層
３、２３、３３ ｐ型不純物領域
４、２４、３４ ｐ型オーミック電極
５、２５、３５ バリアメタル層
６、２６、３６ ショットキー電極
７ 第1の電極（表面パッド電極）
８ 第２の電極（裏面オーミック電極）
３１ 凹部
３２ 窪み部
１００、２００、３００ 炭化珪素半導体装置
２ ｎ型炭化珪素層
３、２３、３３ ｐ型不純物領域
４、２４、３４ ｐ型オーミック電極
５、２５、３５ バリアメタル層
６、２６、３６ ショットキー電極
７ 第1の電極（表面パッド電極）
８ 第２の電極（裏面オーミック電極）
３１ 凹部
３２ 窪み部
１００、２００、３００ 炭化珪素半導体装置
Claims (7)
- 炭化珪素基板と、前記基板上に形成されたｎ型炭化珪素層と、前記ｎ型炭化珪素層の表面近傍に形成された複数のｐ型不純物領域と、前記ｐ型不純物領域上の一部に形成されたｐ型オーミック電極と、前記ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように形成された耐酸性のバリアメタル層と、前記バリアメタル層、ｐ型不純物領域、及び前記ｎ型炭化珪素層上に形成されたショットキー電極と、前記ショットキー電極上に形成された第1の電極と、前記炭化珪素基板の前記ｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする炭化珪素半導体装置。
- 前記ｐ型不純物領域の各々は前記ｎ型炭化珪素層の表面近傍に形成された窪み部の底面から下方に向けて形成されており、前記ｐ型オーミック電極が前記底面上の一部に形成されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記ｐ型不純物領域の各々が凹部を有し、前記ｐ型オーミック電極がその凹部内の一部に形成されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
- 前記バリアメタル層がＭｏ、ＷＳｉ２及びＴｉＮからなる群から選択されたいずれか一つからなることを特徴とする請求項１から３のいずれか一項に記載の炭化珪素半導体装置。
- 炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域上の一部にｐ型オーミック電極を形成する工程と、前記ｐ型不純物領域上の一部に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
- 炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍に窪み部を形成する工程と、前記窪み部にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域上の一部にｐ型オーミック電極を形成する工程と、前記窪み部内に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
- 炭化珪素基板上にｎ型炭化珪素層を形成する工程と、前記ｎ型炭化珪素層の表面近傍にドーパントを注入して複数のｐ型不純物領域を形成する工程と、前記ｐ型不純物領域の表面近傍の一部に凹部を形成する工程と、前記凹部内の一部にｐ型オーミック電極を形成する工程と、前記凹部内に、前記ｐ型オーミック電極を覆うように耐酸性のバリアメタル層を形成する工程と、前記バリアメタル層、前記ｐ型不純物領域、及び前記ｎ型炭化珪素層上にショットキー電極を形成する工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011224944A JP2013084844A (ja) | 2011-10-12 | 2011-10-12 | 炭化珪素半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011224944A JP2013084844A (ja) | 2011-10-12 | 2011-10-12 | 炭化珪素半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013084844A true JP2013084844A (ja) | 2013-05-09 |
Family
ID=48529717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011224944A Pending JP2013084844A (ja) | 2011-10-12 | 2011-10-12 | 炭化珪素半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013084844A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070191A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN104863739A (zh) * | 2014-02-20 | 2015-08-26 | 丰田自动车株式会社 | 内燃机的控制装置 |
| KR20160024268A (ko) * | 2014-08-25 | 2016-03-04 | 한국전기연구원 | 실리콘 카바이드 쇼트키 다이오드 제조방법 |
| CN112038398A (zh) * | 2020-07-01 | 2020-12-04 | 厦门市三安集成电路有限公司 | 一种碳化硅功率二极管器件的制备方法 |
| CN113299732A (zh) * | 2020-02-24 | 2021-08-24 | 珠海格力电器股份有限公司 | 半导体器件、芯片、设备和制造方法 |
| US11967651B2 (en) | 2020-07-01 | 2024-04-23 | Xiamen Sanan Integrated Circuit Co., Ltd. | Silicon carbide power diode device and fabrication method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106971A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH0613615A (ja) * | 1992-04-10 | 1994-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH118399A (ja) * | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
| JP2010165838A (ja) * | 2009-01-15 | 2010-07-29 | Showa Denko Kk | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2011521471A (ja) * | 2008-05-21 | 2011-07-21 | クリー インコーポレイテッド | 電流サージ能力を有する接合型バリアショットキーダイオード |
-
2011
- 2011-10-12 JP JP2011224944A patent/JP2013084844A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106971A (ja) * | 1988-10-17 | 1990-04-19 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH0613615A (ja) * | 1992-04-10 | 1994-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH118399A (ja) * | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
| JP2011521471A (ja) * | 2008-05-21 | 2011-07-21 | クリー インコーポレイテッド | 電流サージ能力を有する接合型バリアショットキーダイオード |
| JP2010165838A (ja) * | 2009-01-15 | 2010-07-29 | Showa Denko Kk | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070191A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| CN104863739A (zh) * | 2014-02-20 | 2015-08-26 | 丰田自动车株式会社 | 内燃机的控制装置 |
| KR20160024268A (ko) * | 2014-08-25 | 2016-03-04 | 한국전기연구원 | 실리콘 카바이드 쇼트키 다이오드 제조방법 |
| CN113299732A (zh) * | 2020-02-24 | 2021-08-24 | 珠海格力电器股份有限公司 | 半导体器件、芯片、设备和制造方法 |
| CN112038398A (zh) * | 2020-07-01 | 2020-12-04 | 厦门市三安集成电路有限公司 | 一种碳化硅功率二极管器件的制备方法 |
| CN112038398B (zh) * | 2020-07-01 | 2023-03-21 | 厦门市三安集成电路有限公司 | 一种碳化硅功率二极管器件的制备方法 |
| US11967651B2 (en) | 2020-07-01 | 2024-04-23 | Xiamen Sanan Integrated Circuit Co., Ltd. | Silicon carbide power diode device and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5449786B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
| JP5341373B2 (ja) | ダイオード | |
| US6825073B1 (en) | Schottky diode with high field breakdown and low reverse leakage current | |
| JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8956963B2 (en) | Schottky barrier diode and fabricating method thereof | |
| JP5542325B2 (ja) | 半導体デバイスの製造方法 | |
| CN103918081A (zh) | 制造半导体器件的方法 | |
| KR101273108B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| JP5369581B2 (ja) | 半導体デバイス用裏面電極、半導体デバイスおよび半導体デバイス用裏面電極の製造方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4695402B2 (ja) | ショットキーバリアダイオードの製造方法 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| JP5982109B2 (ja) | 炭化珪素半導体装置 | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TW201330283A (zh) | 具有台面終端的碳化矽蕭基二極體元件及製造方法 | |
| JP4087368B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| CN108198758B (zh) | 一种垂直结构的氮化镓功率二极管器件及其制作方法 | |
| JP5591151B2 (ja) | 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法 | |
| JP2015002315A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR101415599B1 (ko) | Pn 접합 다이오드 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160322 |