JP5542325B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP5542325B2 JP5542325B2 JP2008307533A JP2008307533A JP5542325B2 JP 5542325 B2 JP5542325 B2 JP 5542325B2 JP 2008307533 A JP2008307533 A JP 2008307533A JP 2008307533 A JP2008307533 A JP 2008307533A JP 5542325 B2 JP5542325 B2 JP 5542325B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- single crystal
- sic single
- ohmic contact
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 56
- 239000013078 crystal Substances 0.000 claims description 55
- 239000012535 impurity Substances 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 230000001681 protective effect Effects 0.000 claims description 22
- 238000005498 polishing Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体デバイスの製造方法に関するものである。
従来、ＳｉＣからなる半導体デバイスの作製工程では、ＳｉＣ単結晶基板の表面にエピタキシャル層を形成する際、生成ガスが回りこんで前記ＳｉＣ単結晶基板の裏面にエピタキシャル層が形成される場合があった。そして、裏面に形成されたエピタキシャル層を除去するため、前記ＳｉＣ単結晶基板の裏面を研磨する工程（以下、裏面研磨工程）が実施されていた。なお、この裏面研磨工程は、基板を薄型化して、半導体デバイスのオン抵抗を下げる効果も有していた。
しかしながら、前記裏面研磨工程を行うと、前記ＳｉＣ単結晶基板で局所的な厚さバラツキ（以下、ＬＴＶ：Ｌｏｃａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）が大きくなる場合があった。なお、前記ＬＴＶは、前記ＳｉＣ単結晶基板の単位面内の厚さの最大値と最小値の差であって、たとえば、１０ｍｍ角の領域で２〜１０μｍとなるものがある。
前記ＬＴＶの値がステッパーの焦点深度（１μｍ程度）より大きくなった場合には、ステッパーを用いて半導体領域の微細パターンの形成を試みても、所望の微細なパターンを形成することができず、所望の特性の半導体デバイスを作製できないという問題が発生した。
前記ＬＴＶの値がステッパーの焦点深度（１μｍ程度）より大きくなった場合には、ステッパーを用いて半導体領域の微細パターンの形成を試みても、所望の微細なパターンを形成することができず、所望の特性の半導体デバイスを作製できないという問題が発生した。
前記半導体デバイスとして、たとえば、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ）がある。このショットキーバリアダイオードは、金属と半導体との接合によって生じるショットキー障壁φｂを利用したダイオードであり、ＰＮ接合ダイオードに比べると、順方向の電圧降下が低く、スイッチング速度が速いという特長を有するが、順方向電圧降下をさらに下げるためにショットキー障壁φｂの小さなショットキー金属を使用した場合、逆方向の漏れ電流（以下、リーク電流）が大きく、逆方向の耐電圧が低いという欠点もある。また、ユニポーラデバイスであるため、順方向のサージ電流に対する耐量も低いと欠点もある。微細パターンからなる半導体領域を形成することにより、逆方向の耐電圧性を向上させることができ、また、順方向のサージ電流に対する耐量を向上させることができる。
特に、ＰＮ接合領域とショットキー接合領域とを複合化したショットキーバリアダイオードでは、微細パターンを形成できないために前記ＰＮ接合領域の間隔が広くなる場合には、逆電圧を印加するとショットキー接合領域の電界が大きくなり、前記リーク電流が大きくなり、また小さなショットキー障壁φｂをもつショットキー金属を使用できないため順方向の電圧降下が大きくなる場合があった。さらに、電極全体で前記ショットキー接合領域が占める面積の割合が小さくなり、順方向に電流を流したときの電圧降下が大きくなり、電力損失を大きくする場合があった。
そのため、前記ショットキーバリアダイオードのような半導体デバイスでは、基板を薄型化するとともに、微細パターンからなる半導体領域を形成することが、半導体特性を向上させるために不可欠であった。
そのため、前記ショットキーバリアダイオードのような半導体デバイスでは、基板を薄型化するとともに、微細パターンからなる半導体領域を形成することが、半導体特性を向上させるために不可欠であった。
特許文献１は、半導体デバイスチップ及び半導体デバイスの製造方法に関するものであり、裏面を加工後に接合端子を形成するウェーハ薄型化加工工程が開示されている。
また、特許文献２は、半導体装置作製用ＳｉＣ単結晶基板とその製造方法に関するものであり、ＳｉＣ単結晶インゴットからＳｉＣ単結晶基板を形成する工程が開示されている。また、特許文献３は、ＳｉＣ単結晶基板の製造方法に関するものであり、ＳｉＣ単結晶基板の加工変質部を、反応ガスを用いたエッチングにより除去する工程が開示されている。さらに、特許文献４は、発光部と表面電極との間に電流ブロック層を設けた発光ダイオードに関するものである。特許文献２〜４では、数μｍ／ｈ程度のエッチング速度でＳｉＣのドライエッチングを行うことが記載されている。
しかし、これらの方法を用いても、上記課題を解決することはできなかった。
特開２００１−１５６２１号公報
特開平６−１８８１６３号公報
特開２００６−２６１５６３号公報
特開２００６−３２６６５号公報
また、特許文献２は、半導体装置作製用ＳｉＣ単結晶基板とその製造方法に関するものであり、ＳｉＣ単結晶インゴットからＳｉＣ単結晶基板を形成する工程が開示されている。また、特許文献３は、ＳｉＣ単結晶基板の製造方法に関するものであり、ＳｉＣ単結晶基板の加工変質部を、反応ガスを用いたエッチングにより除去する工程が開示されている。さらに、特許文献４は、発光部と表面電極との間に電流ブロック層を設けた発光ダイオードに関するものである。特許文献２〜４では、数μｍ／ｈ程度のエッチング速度でＳｉＣのドライエッチングを行うことが記載されている。
しかし、これらの方法を用いても、上記課題を解決することはできなかった。
本発明は、上記事情を鑑みてなされたもので、基板が薄型化されるとともに、微細パターンからなる半導体領域が形成された半導体デバイスおよび半導体デバイスの製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
（１） ＳｉＣ単結晶基板の表面にＮ型エピタキシャル層を形成した後、前記Ｎ型エピタキシャル層の表面に、ステッパーによるフォトリソグラフィー法を用いて微細パターンからなるＰ型不純物領域及びＰ型不純物領域に対してオーミック接触する表面オーミックコンタクト電極を形成する工程と、前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極を覆うようにシリコン酸化膜（ＳｉＯ ２ ）からなる保護膜を形成した後、前記保護膜の平坦化を行う工程と、前記ＳｉＣ単結晶基板の板厚を薄くする基板薄型化工程と、前記ＳｉＣ単結晶基板の裏面に裏面オーミックコンタクト電極を形成する工程と、前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極と接続され、Ｎ型エピタキシャル層表面に対してショットキー接触するショットキー金属部を形成した後、前記ショットキー金属部を覆うように表面パッド電極を形成する工程と、を具備することを特徴とする半導体デバイスの製造方法。
（２） 前記基板薄型化工程が、前記ＳｉＣ単結晶基板の裏面を研磨する工程であることを特徴とする（１）に記載の半導体デバイスの製造方法。
（３） 前記基板薄型化工程が、前記ＳｉＣ単結晶基板の裏面をドライエッチングする工程であることを特徴とする（１）に記載の半導体デバイスの製造方法。
（１） ＳｉＣ単結晶基板の表面にＮ型エピタキシャル層を形成した後、前記Ｎ型エピタキシャル層の表面に、ステッパーによるフォトリソグラフィー法を用いて微細パターンからなるＰ型不純物領域及びＰ型不純物領域に対してオーミック接触する表面オーミックコンタクト電極を形成する工程と、前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極を覆うようにシリコン酸化膜（ＳｉＯ ２ ）からなる保護膜を形成した後、前記保護膜の平坦化を行う工程と、前記ＳｉＣ単結晶基板の板厚を薄くする基板薄型化工程と、前記ＳｉＣ単結晶基板の裏面に裏面オーミックコンタクト電極を形成する工程と、前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極と接続され、Ｎ型エピタキシャル層表面に対してショットキー接触するショットキー金属部を形成した後、前記ショットキー金属部を覆うように表面パッド電極を形成する工程と、を具備することを特徴とする半導体デバイスの製造方法。
（２） 前記基板薄型化工程が、前記ＳｉＣ単結晶基板の裏面を研磨する工程であることを特徴とする（１）に記載の半導体デバイスの製造方法。
（３） 前記基板薄型化工程が、前記ＳｉＣ単結晶基板の裏面をドライエッチングする工程であることを特徴とする（１）に記載の半導体デバイスの製造方法。
上記の構成によれば、板が薄型化されるとともに、微細パターンからなる半導体領域が形成された半導体デバイスおよび半導体デバイスの製造方法を提供することができる。
本発明の半導体デバイスの製造方法は、ＳｉＣ単結晶基板の表面にＮ型エピタキシャル層を形成した後、前記Ｎ型エピタキシャル層の表面に、ステッパーによるフォトリソグラフィー法を用いて微細パターンからなるＰ型不純物領域及び表面オーミックコンタクト電極を形成する工程と、前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極を覆うように保護膜を形成した後、前記保護膜の平坦化を行う工程と、前記ＳｉＣ単結晶基板の板厚を薄くする基板薄型化工程と、前記ＳｉＣ単結晶基板の裏面に裏面オーミックコンタクト電極を形成する工程と、前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極と接続されたショットキー金属部を形成した後、前記ショットキー金属部を覆うように表面パッド電極を形成する工程と、を具備する構成なので、基板薄型化工程によりＬＴＶが大きくなる前に、微細加工を行うことにより、微細パターンからなる半導体領域を有するショットキーバリアダイオードまたはＭＯＳＦＥＴなどの半導体デバイスを形成することができる。この基板薄型化により、前記半導体デバイスのオン電圧を小さくすることができ、順方向に電流を流したときの順方向電圧降下を小さくすることができ、電力損失を小さくすることができる。また、この微細パターンからなる半導体領域の形成により、逆電圧が印加された時の逆方向リーク電流を小さくすることができ、半導体デバイスの信頼性を向上させることができる。
以下、本発明を実施するための形態について説明する。
（実施形態１）
図１は、本発明の実施形態である半導体デバイスの一例を示す断面図であって、ＰＮ接合領域とショットキー接合領域を複合化したショットキーバリアダイオードの一例を示すものである。
図１に示すように、本発明の実施形態である半導体デバイス１０１は、ＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の表面１ａに形成されたＮ型エピタキシャル層２と、Ｎ型エピタキシャル層２の表面２ａに形成された微細パターンからなるＰ型不純物領域３、４及び表面オーミックコンタクト電極５と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８と、ショットキー金属部８を覆うように形成された表面パッド電極９と、ＳｉＣ単結晶基板１の裏面１ｂに形成された裏面オーミックコンタクト電極７と、裏面オーミックコンタクト電極７を覆うように形成された裏面パッド電極１１と、を有して概略構成されている。
（実施形態１）
図１は、本発明の実施形態である半導体デバイスの一例を示す断面図であって、ＰＮ接合領域とショットキー接合領域を複合化したショットキーバリアダイオードの一例を示すものである。
図１に示すように、本発明の実施形態である半導体デバイス１０１は、ＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の表面１ａに形成されたＮ型エピタキシャル層２と、Ｎ型エピタキシャル層２の表面２ａに形成された微細パターンからなるＰ型不純物領域３、４及び表面オーミックコンタクト電極５と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８と、ショットキー金属部８を覆うように形成された表面パッド電極９と、ＳｉＣ単結晶基板１の裏面１ｂに形成された裏面オーミックコンタクト電極７と、裏面オーミックコンタクト電極７を覆うように形成された裏面パッド電極１１と、を有して概略構成されている。
ＳｉＣ単結晶基板１は、高濃度にＮ型不純物がドープされたＮ型半導体基板とされている。ＳｉＣ単結晶基板１上にはＮ型エピタキシャル層２が形成されており、Ｎ型エピタキシャル層２には複数のＰ型不純物領域３、４が形成されている。これにより、Ｐ型不純物領域３、４とＮ型エピタキシャル層２との界面にはＰＮ接合領域が形成され、半導体デバイス１０１の整流性が向上される。なお、前記ＰＮ接合領域の間隔を狭くすることにより、リーク電流を小さくすることができる。
なお、後述する半導体デバイスの製造方法において説明するように、Ｐ型不純物領域３、４は、Ｐ型不純物濃度の違いにより、低濃度Ｐ型不純物領域３と、高濃度Ｐ型不純物領域４とされている。
なお、後述する半導体デバイスの製造方法において説明するように、Ｐ型不純物領域３、４は、Ｐ型不純物濃度の違いにより、低濃度Ｐ型不純物領域３と、高濃度Ｐ型不純物領域４とされている。
Ｐ型不純物領域４及びＮ型エピタキシャル層２とショットキー金属部８との界面には、金属と半導体との接合によって生じるショットキー障壁が形成され、ショットキー接合領域が形成される。これにより、半導体デバイス１０１の順方向の電圧降下を低くするとともに、スイッチング速度を速くすることができる。
なお、電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
なお、電極全体で前記ショットキー接合領域が占める面積の割合を大きくすることにより、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。
パッシベーション膜１０は、表面パッド電極９の端部９ｃを覆うとともに、Ｎ型エピタキシャル層２の表面２ａ全面を覆って形成されている。表面パッド電極９の露出された部分は端子接合部とされる。
たとえば、半導体デバイス１０１を、配線基板（図示略）に実装する際に、前記配線基板の一の端子部と前記端子接合部とを結ぶように、アルミワイヤーボンディングするとともに、前記配線基板の他の端子部に、裏面パッド電極１１を接合して配置する。これにより、半導体デバイス１０１の裏面パッド電極１１と表面パッド電極９に電圧を印加することができる。
たとえば、半導体デバイス１０１を、配線基板（図示略）に実装する際に、前記配線基板の一の端子部と前記端子接合部とを結ぶように、アルミワイヤーボンディングするとともに、前記配線基板の他の端子部に、裏面パッド電極１１を接合して配置する。これにより、半導体デバイス１０１の裏面パッド電極１１と表面パッド電極９に電圧を印加することができる。
Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５は、微細パターンで形成されることが好ましい。これにより、逆電圧を印加したときのリーク電流を小さくすることができ、半導体デバイス１０１の信頼性を向上させることができる。
ＳｉＣ単結晶基板１の板厚は、１５０〜３５０μｍとすることが好ましい。ＳｉＣ単結晶基板１の板厚を３５０μｍ以下とすることにより、半導体デバイス１０１の、順方向電流が流れ始める電流値であるオン電圧を小さくすることができる。また、順方向に電流を流したときの順方向電圧降下を小さくすることができ、電力損失を小さくすることができる。なお、ＳｉＣ単結晶基板１の板厚が１５０μｍ未満とした場合には、半導体デバイスの強度が不足するので好ましくない。
なお、半導体デバイス１０１は、ショットキーバリアダイオードに限られるものではなく、ＭＯＳＦＥＴなどでもよい。
なお、半導体デバイス１０１は、ショットキーバリアダイオードに限られるものではなく、ＭＯＳＦＥＴなどでもよい。
次に、本発明の実施形態である半導体デバイス１０１の製造方法について説明する。
図２〜図９は、本発明の実施形態である半導体デバイスの製造方法の一例を説明する工程断面図である。なお、図１で示した部材と同じ部材については同じ符号を付して示している。
本発明の実施形態である半導体デバイス１０１の製造方法は、ＳｉＣ単結晶基板１の表面１ａにステッパーによるフォトリソグラフィー法を用いて、微細パターンからなるＰ型不純物領域３、４及び表面オーミックコンタクト電極５を形成する工程（微細パターン形成工程）と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５を覆うように保護膜６を形成した後、保護膜６の平坦化を行う工程（保護膜平坦化工程）と、ＳｉＣ単結晶基板１の板厚を薄くする基板薄型化工程と、ＳｉＣ単結晶基板１の裏面１ｂに裏面オーミックコンタクト電極７を形成する工程（裏面オーミックコンタクト電極形成工程）と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８を形成した後、ショットキー金属部８を覆うように表面パッド電極９を形成する工程（表面パッド電極形成工程）と、を具備する。
図２〜図９は、本発明の実施形態である半導体デバイスの製造方法の一例を説明する工程断面図である。なお、図１で示した部材と同じ部材については同じ符号を付して示している。
本発明の実施形態である半導体デバイス１０１の製造方法は、ＳｉＣ単結晶基板１の表面１ａにステッパーによるフォトリソグラフィー法を用いて、微細パターンからなるＰ型不純物領域３、４及び表面オーミックコンタクト電極５を形成する工程（微細パターン形成工程）と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５を覆うように保護膜６を形成した後、保護膜６の平坦化を行う工程（保護膜平坦化工程）と、ＳｉＣ単結晶基板１の板厚を薄くする基板薄型化工程と、ＳｉＣ単結晶基板１の裏面１ｂに裏面オーミックコンタクト電極７を形成する工程（裏面オーミックコンタクト電極形成工程）と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８を形成した後、ショットキー金属部８を覆うように表面パッド電極９を形成する工程（表面パッド電極形成工程）と、を具備する。
＜微細パターン形成工程＞
まず、図２に示すように、ＳｉＣ単結晶基板（Ｎ型半導体基板）１上にＮ型エピタキシャル層２を形成する。
次に、ＣＶＤ法により、Ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記酸化膜をドライエッチングして窓部を形成する。
まず、図２に示すように、ＳｉＣ単結晶基板（Ｎ型半導体基板）１上にＮ型エピタキシャル層２を形成する。
次に、ＣＶＤ法により、Ｎ型エピタキシャル層２上に酸化膜を形成する。
次に、前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記酸化膜をドライエッチングして窓部を形成する。
次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層２にイオン注入する。その後、再び前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成、その後、前記酸化膜をドライエッチングして窓部を形成する。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層２にイオン注入する。前記酸化膜を除去する。
次に、Ｎ型エピタキシャル層２上に、スパッタ法により炭化膜（例えば、カーボン膜）を形成した後、イオン注入を行ったＰ型不純物の活性化を行うため、高温の熱処理（例えば、１７００℃の熱処理）を不活性ガス雰囲気または真空中で行う。その後、前記炭化膜を除去する。これにより、低濃度Ｐ型不純物領域３と高濃度Ｐ型不純物領域４を形成する。
なお、前記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成しても良い。
図３は、低濃度Ｐ型不純物領域３と高濃度Ｐ型不純物領域４形成後の時点の状態を示す断面工程図である。
なお、前記炭化膜は、スパッタ法の代わりに、有機物を塗布した後、熱処理をして形成しても良い。
図３は、低濃度Ｐ型不純物領域３と高濃度Ｐ型不純物領域４形成後の時点の状態を示す断面工程図である。
次に、スパッタ法または蒸着法で、Ｐ型不純物領域３、４を形成したＮ型エピタキシャル層２上に、例えば、Ｔｉ／Ａｌからなる２層の金属膜を形成する。
次に、前記金属膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記金属膜をドライエッチングして表面オーミックコンタクト電極５を形成する。表面オーミックコンタクト電極５は、複数の高濃度Ｐ型不純物領域４に接続され、オーミックコンタクトを形成する。
次に、前記金属膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成する。ステッパーを用いることにより微細パターンからなるフォトレジストパターンを形成することができる。その後、前記金属膜をドライエッチングして表面オーミックコンタクト電極５を形成する。表面オーミックコンタクト電極５は、複数の高濃度Ｐ型不純物領域４に接続され、オーミックコンタクトを形成する。
＜保護膜平坦化工程＞
ＣＶＤ法により、オーミックコンタクト電極５を形成したＮ型エピタキシャル層２上に、たとえば、シリコン酸化膜（ＳｉＯ２）からなる保護膜６を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、保護膜６の平坦化を行う。図４は、この時点の状態を示す断面工程図である。
平坦化した保護膜６の平坦面６ａを基準として、次の基板薄型化工程を行うことで、薄型化する基板１の裏面１ｂを平坦化することができる。
ＣＶＤ法により、オーミックコンタクト電極５を形成したＮ型エピタキシャル層２上に、たとえば、シリコン酸化膜（ＳｉＯ２）からなる保護膜６を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、保護膜６の平坦化を行う。図４は、この時点の状態を示す断面工程図である。
平坦化した保護膜６の平坦面６ａを基準として、次の基板薄型化工程を行うことで、薄型化する基板１の裏面１ｂを平坦化することができる。
＜基板薄型化工程＞
図５に示すように、ＳｉＣ単結晶基板１の裏面１ｂを研磨して、ＳｉＣ単結晶基板１の厚さｔを１５０〜３５０μｍとする。研磨手段は、特に限定されず、公知の方法を用いることができる。
なお、前記ＳｉＣ単結晶基板の裏面をドライエッチングしてＳｉＣ単結晶基板１を薄型化してもよい。効率的に薄型化することができる。
図５に示すように、ＳｉＣ単結晶基板１の裏面１ｂを研磨して、ＳｉＣ単結晶基板１の厚さｔを１５０〜３５０μｍとする。研磨手段は、特に限定されず、公知の方法を用いることができる。
なお、前記ＳｉＣ単結晶基板の裏面をドライエッチングしてＳｉＣ単結晶基板１を薄型化してもよい。効率的に薄型化することができる。
＜裏面オーミックコンタクト電極形成工程＞
スパッタ法または蒸着法で、Ｐ型不純物領域３、４を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミックコンタクト電極７とする。これにより、裏面オーミックコンタクト電極７は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。図６は、この時点の状態を示す断面工程図である。
次に、図７に示すように、保護膜６を除去する。
スパッタ法または蒸着法で、Ｐ型不純物領域３、４を形成したＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で行って、裏面オーミックコンタクト電極７とする。これにより、裏面オーミックコンタクト電極７は、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。図６は、この時点の状態を示す断面工程図である。
次に、図７に示すように、保護膜６を除去する。
＜表面ショットキーコンタクト電極形成工程＞
次に、オーミックコンタクト電極５を形成したＮ型エピタキシャル層２上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーまたはコンタクトアライナーをによる露光、その後の現像により、フォトレジストパターンを形成する。焦点深度の大きいミラープロジェクションアライナーまたはコンタクトアライナーを用いることにより、製造工程を低価格化することができる。
次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをオーミックコンタクト電極５を覆うように残すことができる。
次に、ショットキー障壁φｂ制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー金属部８を形成する。ショットキー金属部８は、ＳｉＣ単結晶基板１に接続され、ショットキーコンタクトを形成している。図８は、この時点の状態を示す断面工程図である。
次に、オーミックコンタクト電極５を形成したＮ型エピタキシャル層２上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーまたはコンタクトアライナーをによる露光、その後の現像により、フォトレジストパターンを形成する。焦点深度の大きいミラープロジェクションアライナーまたはコンタクトアライナーを用いることにより、製造工程を低価格化することができる。
次に、スパッタ法または蒸着法で、窓部を形成したレジスト上に、例えば、チタンまたはモリブデンなどからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをオーミックコンタクト電極５を覆うように残すことができる。
次に、ショットキー障壁φｂ制御のための熱処理（例えば、６００℃での熱処理）を不活性ガス雰囲気で行い、ショットキー金属部８を形成する。ショットキー金属部８は、ＳｉＣ単結晶基板１に接続され、ショットキーコンタクトを形成している。図８は、この時点の状態を示す断面工程図である。
＜表面パッド電極形成工程＞
次に、ショットキー金属部８を形成したＮ型エピタキシャル層２上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーまたはコンタクトアライナーによる露光、その後の現像により、フォトレジストパターンを形成する。
次に、スパッタ法で、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー金属部８を覆うように残すことができる。
これにより、ショットキー金属部８に接続された表面パッド電極９を形成する。図９は、この時点の状態を示す断面工程図である。
次に、ショットキー金属部８を形成したＮ型エピタキシャル層２上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーまたはコンタクトアライナーによる露光、その後の現像により、フォトレジストパターンを形成する。
次に、スパッタ法で、窓部を形成したレジスト上に、例えば、アルミニウムからなる金属膜を形成する。
次に、前記レジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー金属部８を覆うように残すことができる。
これにより、ショットキー金属部８に接続された表面パッド電極９を形成する。図９は、この時点の状態を示す断面工程図である。
次に、表面パッド電極９を形成したＮ型エピタキシャル層２上に、パッシベーション膜を塗布する。パッシベーション膜としては、たとえば、感光性ポリイミド膜を用いる。
次に、ミラープロジェクションアライナーまたはコンタクトアライナーによる露光、その後の現像により、パターン化されたパッシベーション膜１０を形成する。図１０は、この時点の状態を示す断面工程図であって、表面パッド電極９の表面の一部が露出され、表面パッド電極９の端部９ｃのみを覆うようにパッシベーション膜１０が形成されている。
最後に、スパッタ法で、裏面オーミックコンタクト電極７上に、裏面パッド電極１１として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
以上の工程により、図１に示す半導体デバイス１０１を作製する。
次に、ミラープロジェクションアライナーまたはコンタクトアライナーによる露光、その後の現像により、パターン化されたパッシベーション膜１０を形成する。図１０は、この時点の状態を示す断面工程図であって、表面パッド電極９の表面の一部が露出され、表面パッド電極９の端部９ｃのみを覆うようにパッシベーション膜１０が形成されている。
最後に、スパッタ法で、裏面オーミックコンタクト電極７上に、裏面パッド電極１１として、例えば、Ｎｉ／Ａｇなどからなる２層の金属膜を形成する。
以上の工程により、図１に示す半導体デバイス１０１を作製する。
本発明の実施形態である半導体デバイス１０１の製造方法は、ＳｉＣ単結晶基板１の表面１ａにステッパーによるフォトリソグラフィー法を用いて、微細パターンからなるＰ型不純物領域３、４及び表面オーミックコンタクト電極５を形成する工程と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５を覆うように保護膜６を形成した後、保護膜６の平坦化を行う工程と、ＳｉＣ単結晶基板１の板厚を薄くする基板薄型化工程と、ＳｉＣ単結晶基板１の裏面１ｂに裏面オーミックコンタクト電極７を形成する工程と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８を形成した後、ショットキー金属部８を覆うように表面パッド電極９を形成する工程と、を具備する構成なので、基板薄型化工程によりＬＴＶが大きくなる前に、微細加工を行うことにより、微細パターンからなる半導体領域３、４を有するショットキーバリアダイオードまたはＭＯＳＦＥＴなどの半導体デバイス１０１を形成することができる。この基板薄型化により、半導体デバイス１０１のオン電圧を小さくすることができ、順方向に電流を流したときの順方向電圧降下を小さくすることができ、電力損失を小さくすることができる。また、この微細パターンからなる半導体領域３、４の形成により、逆電圧が印加された時の逆方向リーク電流を小さくすることができ、半導体デバイス１０１の信頼性を向上させることができる。
本発明の実施形態である半導体デバイス１０１の製造方法は、前記基板薄型化工程が、ＳｉＣ単結晶基板１の裏面１ｂを研磨する工程である構成なので、基板を効率よく薄型化することができる。
本発明の実施形態である半導体デバイス１０１の製造方法は、前記基板薄型化工程が、ＳｉＣ単結晶基板１の裏面１ｂをドライエッチングする工程である構成なので、基板を効率よく薄型化することができる。
本発明の実施形態である半導体デバイス１０１は、ＳｉＣ単結晶基板１と、ＳｉＣ単結晶基板１の表面１ａに形成されたＮ型エピタキシャル層２と、Ｎ型エピタキシャル層２の表面２ａに形成された微細パターンからなるＰ型不純物領域３、４及び表面オーミックコンタクト電極５と、Ｐ型不純物領域３、４及び表面オーミックコンタクト電極５と接続されたショットキー金属部８と、ショットキー金属部８を覆うように形成された表面パッド電極９と、ＳｉＣ単結晶基板１の裏面１ｂに形成された裏面オーミックコンタクト電極７と、を有する構成なので、記ＰＮ接合領域の間隔を狭くして、逆電圧が印加された時の逆方向リーク電流を小さくすることができる。また、電極全体で前記ショットキー接合領域が占める面積の割合を大きくして、順方向に電流を流したときの電圧降下を小さくして、電力損失を小さくすることができる。これにより、半導体デバイス１０１の信頼性を向上させることができる。
本発明の実施形態である半導体デバイス１０１は、ＳｉＣ単結晶基板１の板厚が１５０〜３５０μｍである構成なので、半導体デバイス１０１のオン電圧を小さくすることができ、順方向に電流を流したときの順方向電圧降下を小さくすることができ、電力損失を小さくすることができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
図１に示す半導体デバイスを、次の条件で製造した。
＜微細パターン形成工程＞
まず、ＳｉＣ単結晶基板（Ｎ型半導体基板）上にＮ型エピタキシャル層を形成した。次に、ＣＶＤ法により、Ｎ型エピタキシャル層上に酸化膜を形成した。次に、前記酸化膜上にレジストを塗布した後、ステッパーによる微細パターンからなるフォトレジストパターンを形成した。その後、前記酸化膜をドライエッチングして窓部を形成した。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムをイオン注入した。その後、再び前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成、その後、前記酸化膜をドライエッチングして追加の窓部を形成する。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層２に再度イオン注入した。次に、１７００℃の熱処理を不活性ガス雰囲気で行った。これにより、低濃度Ｐ型不純物領域および高濃度Ｐ型不純物領域を形成した。
（実施例１）
図１に示す半導体デバイスを、次の条件で製造した。
＜微細パターン形成工程＞
まず、ＳｉＣ単結晶基板（Ｎ型半導体基板）上にＮ型エピタキシャル層を形成した。次に、ＣＶＤ法により、Ｎ型エピタキシャル層上に酸化膜を形成した。次に、前記酸化膜上にレジストを塗布した後、ステッパーによる微細パターンからなるフォトレジストパターンを形成した。その後、前記酸化膜をドライエッチングして窓部を形成した。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムをイオン注入した。その後、再び前記酸化膜上にレジストを塗布した後、ステッパーによるフォトレジストパターンを形成、その後、前記酸化膜をドライエッチングして追加の窓部を形成する。次に、窓部が形成された前記酸化膜をマスクとして用いて、Ｐ型不純物となるアルミニウムまたはボロンをＮ型エピタキシャル層２に再度イオン注入した。次に、１７００℃の熱処理を不活性ガス雰囲気で行った。これにより、低濃度Ｐ型不純物領域および高濃度Ｐ型不純物領域を形成した。
次に、スパッタ法で、Ｐ型不純物領域を形成したＮ型エピタキシャル層上に、Ｔｉ／Ａｌからなる２層の金属膜を形成した。次に、前記金属膜上にレジストを塗布した後、ステッパーによる微細パターンからなるフォトレジストパターンを形成した。その後、前記金属膜をドライエッチングして表面オーミックコンタクト電極を形成した。
＜保護膜平坦化工程＞
次に、ＣＶＤ法により、表面オーミックコンタクト電極を形成したＮ型エピタキシャル層上に、シリコン酸化膜（ＳｉＯ２）からなる保護膜を形成した。次に、ＣＭＰにより、前記保護膜の平坦化を行った。
次に、ＣＶＤ法により、表面オーミックコンタクト電極を形成したＮ型エピタキシャル層上に、シリコン酸化膜（ＳｉＯ２）からなる保護膜を形成した。次に、ＣＭＰにより、前記保護膜の平坦化を行った。
＜基板薄型化工程＞
次に、ＳｉＣ単結晶基板１の裏面を研磨して、ＳｉＣ単結晶基板の厚さを約２５０μｍとした。研磨手段としては、特に限定されず、公知の方法を用いた。
次に、ＳｉＣ単結晶基板１の裏面を研磨して、ＳｉＣ単結晶基板の厚さを約２５０μｍとした。研磨手段としては、特に限定されず、公知の方法を用いた。
＜裏面オーミックコンタクト電極形成工程＞
次に、スパッタ法で、Ｐ型不純物領域を形成したＳｉＣ単結晶基板の裏面にＮｉからなる金属膜を形成した。次に、９５０℃の熱処理を不活性ガス雰囲気で行って、裏面オーミックコンタクト電極とした。次に前記保護膜を除去した。
次に、スパッタ法で、Ｐ型不純物領域を形成したＳｉＣ単結晶基板の裏面にＮｉからなる金属膜を形成した。次に、９５０℃の熱処理を不活性ガス雰囲気で行って、裏面オーミックコンタクト電極とした。次に前記保護膜を除去した。
次に、前記表面オーミックコンタクト電極を形成したＮ型エピタキシャル層上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーによる露光、その後の現像により、フォトレジストパターンを形成した。次に、スパッタ法で、前記窓部を形成したレジスト上に、チタンからなる金属膜を形成した。前記レジストを除去（リフトオフ）した後、６００℃での熱処理を不活性ガス雰囲気で行い、ショットキー金属部を形成した。
＜表面パッド電極形成工程＞
次に、スパッタ法で、ショットキー金属部を形成したＮ型エピタキシャル層上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーによる露光、その後の現像により、フォトレジストパターンを形成した。次に、スパッタ法で、前記窓部を形成したレジスト上に、アルミニウムからなる金属膜を形成した。前記レジストを除去（リフトオフ）して、表面パッド電極を形成した。
次に、スパッタ法で、ショットキー金属部を形成したＮ型エピタキシャル層上にレジストを塗布した後、焦点深度の大きいミラープロジェクションアライナーによる露光、その後の現像により、フォトレジストパターンを形成した。次に、スパッタ法で、前記窓部を形成したレジスト上に、アルミニウムからなる金属膜を形成した。前記レジストを除去（リフトオフ）して、表面パッド電極を形成した。
次に、表面パッド電極を形成したＮ型エピタキシャル層上に、感光性ポリイミド膜からなるパッシベーション膜を塗布した。次に、ミラープロジェクションアライナーによる露光、その後の現像により、パターン化されたパッシベーション膜を形成した。
最後に、スパッタ法で、前記裏面オーミックコンタクト電極に、例えば、Ｎｉ／Ａｇからなる２層の金属膜を形成して、裏面パッド電極とした。以上の工程により、図１に示す半導体デバイス（実施例１サンプル）を作製した。
（比較例１）
次に、微細パターン形成工程でステッパーを用いずＰ型不純物領域及び表面オーミックコンタクト電極を形成したことと、保護膜平坦化工程と基板薄型化工程とを行わなかった他は実施例１と同様にして、半導体デバイス（比較例１サンプル）を作製した。
次に、微細パターン形成工程でステッパーを用いずＰ型不純物領域及び表面オーミックコンタクト電極を形成したことと、保護膜平坦化工程と基板薄型化工程とを行わなかった他は実施例１と同様にして、半導体デバイス（比較例１サンプル）を作製した。
次に、半導体デバイス（実施例１サンプル）と半導体デバイス（比較例１サンプル）の整流特性の違いを調べた。
図１１は、逆方向に電圧を印加したときに、逆方向に流れる電流（以下、逆方向電流）の値を示すグラフである。ここで、逆方向電流は漏れ電流（以下、リーク電流）である。図１１に示すように、逆電圧の値を大きくしたとき、半導体デバイス（実施例１サンプル）の方が、半導体デバイス（比較例１サンプル）よりも、リーク電流の値が小さいという結果が得られた。つまり、リーク電流を小さくして、半導体デバイスの信頼性を向上させることができた。
図１１は、逆方向に電圧を印加したときに、逆方向に流れる電流（以下、逆方向電流）の値を示すグラフである。ここで、逆方向電流は漏れ電流（以下、リーク電流）である。図１１に示すように、逆電圧の値を大きくしたとき、半導体デバイス（実施例１サンプル）の方が、半導体デバイス（比較例１サンプル）よりも、リーク電流の値が小さいという結果が得られた。つまり、リーク電流を小さくして、半導体デバイスの信頼性を向上させることができた。
図１２は、順方向に電圧を印加したときに、順方向に流れる電流（以下、順方向電流）の値を示すグラフである。図１２に示すように、半導体デバイス（実施例１サンプル）の方が、半導体デバイス（比較例１サンプル）よりも、順方向電流が流れ始めるときの電圧の値が低いとともに、Ｉ−Ｖ特性の傾きが大きいという結果が得られた。つまり、半導体デバイス（実施例１サンプル）のオン電圧を小さくすることができ、電力損失を小さくすることができた。
本発明は、半導体デバイス及び半導体デバイスの製造方法に関するものであって、オン電圧を小さくして電力損失を小さくするとともに、リーク電流を小さくして信頼性を向上させた半導体デバイスを製造・利用する産業において利用可能性がある。
１…ＳｉＣ単結晶基板（Ｎ型半導体基板）、１ａ…表面、１ｂ…裏面、２…Ｎ型エピタキシャル層、２ａ…表面、３…（低濃度Ｐ型）半導体領域、４…（高濃度Ｐ型）半導体領域、５…（表面）オーミックコンタクト電極、６…保護膜、７…（裏面）オーミックコンタクト電極、８…ショットキー金属部、９…（表面）パッド電極、９ｃ…端部、１０…パッシベーション膜、１１…（裏面）パッド電極、１０１…半導体デバイス。
Claims (3)
- ＳｉＣ単結晶基板の表面にＮ型エピタキシャル層を形成した後、前記Ｎ型エピタキシャル層の表面に、ステッパーによるフォトリソグラフィー法を用いて微細パターンからなるＰ型不純物領域及びＰ型不純物領域に対してオーミック接触する表面オーミックコンタクト電極であって、Ｐ型不純物領域からはみ出さない様にＰ型不純物領域上に形成される表面オーミック電極を形成する工程と、
前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極を覆うようにシリコン酸化膜（ＳｉＯ２）からなる保護膜を形成した後、前記保護膜の平坦化を行う工程と、
前記ＳｉＣ単結晶基板の板厚を薄くする基板薄型化工程と、
前記ＳｉＣ単結晶基板の裏面に裏面オーミックコンタクト電極を形成する工程と、
前記裏面オーミックコンタクト電極形成後に、前記保護膜を除去する工程と、
前記Ｐ型不純物領域及び前記表面オーミックコンタクト電極と接続され、Ｎ型エピタキシャル層表面に対してショットキー接触するショットキー金属部を形成した後、前記ショットキー金属部を覆うように表面パッド電極を形成する工程と、を具備することを特徴とする半導体デバイスの製造方法。 - 前記基板薄型化工程が、前記ＳｉＣ単結晶基板の裏面を研磨する工程であることを特徴とする請求項１に記載の半導体デバイスの製造方法。
- 前記基板薄型化工程が、前記ＳｉＣ単結晶基板の裏面をドライエッチングする工程であることを特徴とする請求項１に記載の半導体デバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008307533A JP5542325B2 (ja) | 2008-12-02 | 2008-12-02 | 半導体デバイスの製造方法 |
| PCT/JP2009/006367 WO2010064382A1 (ja) | 2008-12-02 | 2009-11-25 | 半導体デバイス及び半導体デバイスの製造方法 |
| US13/132,184 US8513674B2 (en) | 2008-12-02 | 2009-11-25 | Semiconductor device and method of manufacturing the same |
| EP09830153.4A EP2372771B1 (en) | 2008-12-02 | 2009-11-25 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008307533A JP5542325B2 (ja) | 2008-12-02 | 2008-12-02 | 半導体デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010135392A JP2010135392A (ja) | 2010-06-17 |
| JP5542325B2 true JP5542325B2 (ja) | 2014-07-09 |
Family
ID=42233041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008307533A Expired - Fee Related JP5542325B2 (ja) | 2008-12-02 | 2008-12-02 | 半導体デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8513674B2 (ja) |
| EP (1) | EP2372771B1 (ja) |
| JP (1) | JP5542325B2 (ja) |
| WO (1) | WO2010064382A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5550738B2 (ja) * | 2010-10-15 | 2014-07-16 | 三菱電機株式会社 | 炭化珪素半導体素子の製造方法 |
| US8937319B2 (en) * | 2011-03-07 | 2015-01-20 | Shindengen Electric Manufacturing Co., Ltd. | Schottky barrier diode |
| JP5940500B2 (ja) * | 2013-09-11 | 2016-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5846178B2 (ja) * | 2013-09-30 | 2016-01-20 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| US9123828B2 (en) * | 2013-11-14 | 2015-09-01 | Infineon Technologies Ag | Semiconductor device and method for forming a semiconductor device |
| KR20160024268A (ko) * | 2014-08-25 | 2016-03-04 | 한국전기연구원 | 실리콘 카바이드 쇼트키 다이오드 제조방법 |
| JP7135531B2 (ja) | 2018-07-20 | 2022-09-13 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| CN109473484A (zh) * | 2018-11-21 | 2019-03-15 | 中国电子科技集团公司第十三研究所 | 一种碳化硅肖特基二极管 |
| CN109950327A (zh) * | 2019-03-12 | 2019-06-28 | 中国科学院微电子研究所 | SiC MOS电容器件制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06188163A (ja) | 1992-12-21 | 1994-07-08 | Toyota Central Res & Dev Lab Inc | 半導体装置作製用ＳｉＣ単結晶基板とその製造方法 |
| JPH0766433A (ja) * | 1993-08-26 | 1995-03-10 | Hitachi Ltd | 半導体整流素子 |
| JP4103255B2 (ja) | 1999-07-02 | 2008-06-18 | ソニー株式会社 | 半導体デバイスチップ及び半導体デバイスの製造方法 |
| EP1222694B1 (de) * | 1999-09-22 | 2005-02-02 | SiCED Electronics Development GmbH & Co KG | SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung |
| JP4465760B2 (ja) * | 1999-12-14 | 2010-05-19 | 富士電機システムズ株式会社 | 縦型半導体装置の製造方法 |
| JP2002314098A (ja) * | 2001-04-13 | 2002-10-25 | Sanken Electric Co Ltd | 半導体装置 |
| JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4610207B2 (ja) * | 2004-02-24 | 2011-01-12 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP2006032665A (ja) | 2004-07-16 | 2006-02-02 | Hitachi Cable Ltd | 発光ダイオード |
| JP4427472B2 (ja) | 2005-03-18 | 2010-03-10 | 新日本製鐵株式会社 | ＳｉＣ単結晶基板の製造方法 |
| WO2007035333A1 (en) * | 2005-09-16 | 2007-03-29 | Cree, Inc. | Methods of processing semiconductor wafers having silicon carbide power devices thereon |
| JP4420062B2 (ja) * | 2007-05-10 | 2010-02-24 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
| US7851881B1 (en) * | 2008-03-21 | 2010-12-14 | Microsemi Corporation | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode |
| JP5172916B2 (ja) * | 2010-09-08 | 2013-03-27 | 株式会社東芝 | 半導体整流装置 |
-
2008
- 2008-12-02 JP JP2008307533A patent/JP5542325B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-25 EP EP09830153.4A patent/EP2372771B1/en not_active Not-in-force
- 2009-11-25 US US13/132,184 patent/US8513674B2/en active Active
- 2009-11-25 WO PCT/JP2009/006367 patent/WO2010064382A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US8513674B2 (en) | 2013-08-20 |
| US20110233563A1 (en) | 2011-09-29 |
| WO2010064382A1 (ja) | 2010-06-10 |
| EP2372771A4 (en) | 2014-01-15 |
| JP2010135392A (ja) | 2010-06-17 |
| EP2372771B1 (en) | 2018-01-10 |
| EP2372771A1 (en) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5542325B2 (ja) | 半導体デバイスの製造方法 | |
| JP5479616B2 (ja) | 半導体装置の製造方法 | |
| JP4594113B2 (ja) | 半導体装置の製造方法 | |
| TWI388012B (zh) | 尚特基二極體及製造方法 | |
| WO2010082264A1 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| JP6477106B2 (ja) | 半導体装置 | |
| WO2014065018A1 (ja) | 半導体装置の製造方法 | |
| JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
| JP5047133B2 (ja) | 半導体装置の製造方法 | |
| JP2006210569A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI440096B (zh) | 尚特基二極體及製造方法 | |
| JP2013084844A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6658171B2 (ja) | 半導体装置の製造方法 | |
| JP4986420B2 (ja) | トランジスタ | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP5982109B2 (ja) | 炭化珪素半導体装置 | |
| JP4800239B2 (ja) | 半導体装置の製造方法 | |
| JP6014322B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| TWI469352B (zh) | 碳化矽半導體裝置及其製造方法 | |
| JP7258668B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP6256008B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7294156B2 (ja) | 半導体装置の製造方法 | |
| JP5655642B2 (ja) | 半導体装置の製造方法 | |
| JP2005038988A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5542325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |