JP4986420B2

JP4986420B2 - トランジスタ

Info

Publication number: JP4986420B2
Application number: JP2005195999A
Authority: JP
Inventors: 勝光中村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-07-05
Filing date: 2005-07-05
Publication date: 2012-07-25
Anticipated expiration: 2018-03-05
Also published as: JP2005294872A

Description

この発明は半導体装置、特に、パワーデバイスに適用するトレンチＭＯＳゲートを形成する技術に関するものである。

図４１〜図４８は、トレンチＭＯＳゲートを形成する従来のプロセスを工程順に示す断面図である。まず図４１に示される構造を準備する。図４１において下から順に、不純物濃度の高いＰ型半導体層１０３、不純物濃度の高いＮ型半導体層１０２、不純物濃度の低いＮ型半導体層１０１、Ｐ型ベース層１０４が積層された構造に対し、溝２００がＰ型ベース層１０４の上面からＮ型半導体層１０１の途中まで形成されている。但し、Ｐ型ベース層１０４の上面において溝２００の周囲に不純物濃度の高いＮ型半導体層１０５が選択的に形成されている。

次に溝２００の内壁を含み、図４１に示された構造で上側に露出する面の全体にわたってゲート酸化膜１１１を形成する（図４２）。更にゲート酸化膜１１１の上にポリシリコン等のゲート電極材料１１２を設け、溝２００を充填する（図４３）。そして溝２００に充填されたゲート電極材料１１２のみをゲート電極１１３として残し、それ以外のゲート電極材料１１２をエッチングによって除去する（図４４）。

その後、ゲート電極１１３の表面を酸化させて酸化膜１１５を形成する（図４５）。隣接するＮ型半導体層１０５の間で露出するＰ型ベース層１０４において、酸化膜１１１を介したイオン注入等により不純物濃度が高いＰ型半導体層１１８を形成し、更に例えばＣＶＤ法によって形成される酸化膜を用いて層間絶縁膜１１６，１１７をこの順に堆積させる（図４６）。層間絶縁膜１１６，１１７は選択的にエッチングされて図４７に示されるようにゲート電極１１３の上方のみに残置する。

更にスパッタ法やランプアニール等を用いてシリサイド層１１９をＮ型半導体層１０５、Ｐ型半導体層１１８及びゲート電極１１３の上面に形成し、全面にバリアメタル１２０、アルミ配線層１２１を堆積させる（図４８）。図４９は図４８におけるＱＱ方向から見た断面図を示し、溝２００の両側には分離酸化膜１２２、Ｐ型半導体層１２３が設けられている。溝２００の端部において、シリサイド層１１９及びバリアメタル１２０を介してアルミ配線層１２１とゲート電極１１３とが接続されている。

特開平７−１３０６７９号公報特開平７−２６３６９２号公報特開平８−２３０９２号公報特開平７−２４９７６９号公報

従来のトレンチＭＯＳゲートは上述のように形成され、図４８、図４９に示される構造を有していたため、溝２００の開口部Ｃ、底部Ｄにおいてゲート酸化膜１１１が局所的に薄くなっていた。特に開口部Ｃではゲート電極１１３との界面でゲート酸化膜１１１に凸状部分が現れる。しかも開口部Ｃにおいては、図４３から図４４へと移る工程において、ゲート電極材料１１２をエッチングすることによるダメージがゲート酸化膜１１１に与えられ、ゲート酸化膜１１１の特性が一層悪化しているという第１の問題点があった。

また、アルミ配線層１２１の平坦性が悪いと、トレンチＭＯＳゲートを採用するトランジスタのアセンブリ工程においてアルミ配線層１２１に直径５０〜４００μｍのアルミ細線をボンディングさせる際（即ちセル上ボンディングの際）、ボンディングの衝撃でトレンチＭＯＳゲートが破壊され易くなる。しかもアルミ配線層１２１とアルミ細線との接触面積が小さくなる傾向となり、当該接触部分での抵抗の上昇を招いてしまう場合がある。これではトレンチＭＯＳゲートを採用するトランジスタがＯＮしている際の抵抗が見かけ上増大してしまうという第２の問題点もあった。

そして第２の問題点を解決すべく、アルミ配線層１２１を厚く成膜しようとすると、トレンチＭＯＳゲートが形成されるウエハが大きく反えり、露光工程が困難であるという第３の問題点を招くことになる。

本発明は上記の第２及び第３の問題点を解決するためになされたもので、ＯＮしている際の抵抗が見かけ上増大してしまうことを回避する半導体装置や、半導体基板の反りが抑制される半導体装置の製造方法を提供することを目的としている。

この発明にかかるトランジスタは、ベース層と、ゲート電極と、バリアメタルと、第１の導電層と、第２の導電層とを備える。前記ゲート電極はＭＯＳ構造を呈する。前記バリアメタルは前記ゲート電極の上方に設けられる。前記第１の導電層は前記ゲート電極の上方に設けられ、前記ベース層の上面に設けられたエミッタ層に前記バリアメタルを介して接続される。前記第２の導電層は、前記第１の導電層よりも衝撃について強度が高く、少なくとも前記ゲート電極の直上において前記バリアメタルと前記第１の導電層との間に介在して前記第１の導電層の平坦性を改善する。

この発明にかかるトランジスタによれば、第２の導電層は、第１の導電層に対してボンディングを施す際に、ゲート電極に対する緩衝材として機能する。また第２の導電層が介在することにより、第１の導電層の平坦性は改善される。よって、ボンディングの衝撃でＭＯＳ構造を呈するゲート電極が破壊されることや、これを採用するトランジスタがＯＮしている際の抵抗が見かけ上増大してしまうことが回避される。

実施の形態１．
図１及び図２並びに図４乃至図１５は本発明の実施の形態１にかかるＩＧＢＴを製造する方法を工程順に示す断面図であり、また図３は上面図である。先ず、図１に示すように、下から順に、不純物濃度の高いＰ⁺ 型半導体層３、Ｎ型半導体層２、不純物濃度の低いＮ^- 型半導体層１が積層された構造を得る。例えば半導体の材料としてシリコンを用いる事ができる。Ｎ^- 型半導体層１はその不純物濃度が１×１０¹²〜１×１０¹⁴ｃｍ^-3であり、厚さは４０〜６００μｍである。またＮ型半導体層２はその不純物濃度のピークが１×１０¹⁸ｃｍ^-3以下であり、拡散深さはＰ⁺ 型半導体層３の拡散深さ以上であって４００μｍ以下である。またＰ⁺ 型半導体層３はその表面における不純物濃度のピークが２×１０¹⁸ｃｍ^-3以上であって、拡散深さはＮ型半導体層２の拡散深さ以下である。かかる構造は、Ｎ^- 型半導体層１の裏面（図１において下方に存在する面）に対してイオンを注入し拡散することにより、順次Ｎ型半導体層２、Ｐ⁺ 型半導体層３を形成して得ることができる。勿論、エピタキシャル成長を用いて形成してもよい。

次にＮ^- 型半導体層１の表面（図１において上方に存在する面）に対してＰ型ベース層４を形成する。Ｐ型ベース層４は例えば不純物濃度のピークが１×１０¹⁵〜１×１０¹⁸ｃｍ^-3であり、拡散深さは１〜４μｍである。更にＰ型ベース層４の上面において、格子状に選択的にＮ⁺ 型拡散層５を形成する（図３）。Ｎ⁺ 型拡散層５はその表面における不純物濃度が１×１０¹⁸〜１×１０²⁰ｃｍ^-3であって、拡散深さは０．３〜２μｍである。図４、図５はそれぞれ図３に示した位置IV-IV、V-Vの断面を示す。以降ではまず位置IV-IVにおける構造について説明する。

次に隣接するＮ⁺ 型拡散層５の端部及び、これらに挟まれたＰ型ベース層４を覆い、Ｎ⁺ 型拡散層５の中央部を露出させる酸化膜６を、例えばＣＶＤ法による成膜及びパターニングを用いて形成する（図６）。

酸化膜６をマスクとしてエッチングを行い、Ｎ^- 型半導体層１、Ｎ⁺ 型拡散層５を貫通し、Ｐ型ベース層４に底部を有するトレンチ３０２を形成する。トレンチ３０２の開口部の周囲にはＮ⁺ 型拡散層５がＮ⁺ 型エミッタ拡散層５１として残置する（図７）。

その後、酸化膜の等方性エッチングを行って酸化膜６の端部を、トレンチ３０２の開口部から横方向（Ｎ^- 型半導体層１の厚さ方向と直交する方向）へ距離ｘだけ後退させる（図８）。次いで半導体の等方性エッチングを行うことにより、トレンチ３０２の開口部のＮ⁺ 型エミッタ拡散層５１及びトレンチ３０２の底部のＰ型ベース層４の角が丸められ、トレンチ３０１が形成される（図９）。

その後熱酸化を施すことにより、トレンチ３０１の内壁に犠牲酸化膜１０を一旦形成する（図１０）。この際、酸化膜６も増厚して酸化膜６１となる。その後にエッチングを行って犠牲酸化膜１０及び酸化膜６１を除去する。かかる犠牲酸化膜の形成及び除去により、トレンチ３０１の開口部及び底部は一層丸められ、側壁はより平滑化し、トレンチ３００が形成される（図１１）。

図７乃至図１１に示すようにトレンチを３０２，３０１，３００の手順で形成してその側壁を平滑化し、その角を丸める技術は、例えば特許文献２に記載されている。例えば犠牲酸化膜１０は、９５０℃乃至１１００℃で酸素雰囲気において１００〜３００ｎｍ程度形成される。その後、例えば９５０℃以上の水蒸気もしくは酸素雰囲気で熱酸化し、図１１に示す構造で露出している表面（トレンチ３００の内壁を含む）にゲート酸化膜１１を形成する。

あるいはゲート酸化膜１１の形成に先立ち、図１１に示す構造に対し、犠牲酸化膜１０の形成・除去に引き続いて、更に新たな犠牲酸化膜の形成、除去を行っても良い。新たな犠牲酸化膜の形成は、例えば水蒸気雰囲気において犠牲酸化膜１０を形成する際よりも低い温度で行う。この場合には、ゲート酸化膜１１の形成は、水蒸気雰囲気において、例えば１０００℃以下の熱酸化で行う方が、トレンチの底部を丸める効果が高くなる。

ゲート酸化膜１１を覆い、トレンチ３００を充填するゲート電極用多結晶シリコン膜１２を形成する（図１２）。ゲート電極用多結晶シリコン膜としては、例えば燐を高い濃度で含んだもの、あるいはドープしないものに燐がイオン注入したものを用いればよい。

ゲート電極用多結晶シリコン膜１２をパターニングすることにより、トレンチ３００を充填するとともにトレンチ３００の開口部及びその近傍を覆うゲート電極１３を得る。ここで寸法Ｗ_Gはゲート電極１３のうちＰ型ベース層４やＮ⁺ 型エミッタ拡散層５１よりも上方にある頭部の径（断面の幅）であり、寸法Ｗ_Tはトレンチ３００が直線状に伸びる部分の内壁の径（断面の幅）であり、寸法Ｗ_Cはトレンチ３００の断面におけるゲート酸化膜１１とＰ型ベース層４との境界（即ちトレンチ３００の内壁）からトレンチ３００よりも上方におけるゲート電極１３の端面に至る距離である（図１３）。

但し、上記寸法の間には、Ｗ_G≧１．３・Ｗ_T及びＷ_C≧０．２μｍの少なくともいずれか一方の関係がある。即ち、トレンチ３００の内壁よりも開口部から０．２μｍ以上遠く離れた、Ｐ型ベース層４Ｎ⁺ 型エミッタ拡散層５１の上方におけるゲート電極用多結晶シリコン膜１２を選択的に除去する。あるいは径がトレンチ３００の内壁の径の１．３倍以上である頭部を形成するのである。

その後、隣接するＮ⁺ 型エミッタ拡散層５１の間に露出するＰ型ベース層４の上面から、イオン注入等により不純物濃度が高いＰ型半導体層１８を形成する（図１４）。更に例えばＣＶＤ法によって層間絶縁膜１６，１７をこの順に堆積させる（図１５）。層間絶縁膜１６，１７を選択的にエッチングして図１６に示すとおりゲート電極１３の上方のみに残置する。更にスパッタ法やランプアニール等を用いてＮ型半導体層５１、Ｐ型半導体層１８及びゲート電極１１３の上面にシリサイド層１９を形成し、全面にバリアメタル２０、アルミ配線層２１を堆積させる（図１７）。アルミ配線層２１の材料としては、例えばＡｌＳｉ，ＡｌＳｉＣｕ，ＡｌＣｕなどを用いる。

このように、ゲート電極１３のうち、トレンチ３００の上方に突出した部分が、トレンチ３００の幅よりも大きな構成は、例えば特許文献３に開示されている。しかし、本願発明では特にＷ_G≧１．３・Ｗ_T、或いはＷ_C≧０．２μｍの少なくともいずれか一方の関係を保つことにより、ゲート酸化膜の特性が良好になるという利点を有する。

なお、図１７における断面では、寸法Ｗ_Cが大きければバリアメタル２０は必ずしもＮ⁺ 型エミッタ拡散層５１に接触しない。しかし、アルミ配線層２１とＮ⁺ 型エミッタ拡散層５１と別の箇所で接続できる。図１８は、図１７に示す断面に対して平行な別の位置における断面を示す。図１９は図１７、図１８で示した構造において、Ｎ⁺ 型エミッタ拡散層５１の存在する位置で基板深さ方向と直交する平面での断面図である。Ｎ⁺ 型エミッタ拡散層５１が存在する位置よりも上方の構成を無視すれば、図１９に示した位置XVII−XVII，XVIII−XVIIIの断面が、それぞれ図１７、図１８に相当する。位置XVII-XVII,XVIII-XVIIIはそれぞれ図３に示した位置IV-IV,V-Vに相当する。

図１８に示した断面では、図５に示すようにＮ⁺ 型拡散層５をＰ型ベース層４の上面の全体を覆うように形成する。よってこの断面では、Ｐ型半導体層１８が形成されておらず、隣接するトレンチ３００の間でＮ⁺ 型エミッタ拡散層５１が連続しており、アルミ配線層２１はシリサイド１９及びバリアメタル２０を介してＮ⁺ 型エミッタ拡散層５１と接続している。

図２０及び図２１は、それぞれ寸法Ｗ_G，Ｗ_CがトレンチＭＯＳゲートの歩留まりに与える影響を示すグラフである。歩留まりは、例えばある基準電圧以下の電圧が印加されて絶縁破壊が生じるトレンチＭＯＳゲートを不良として判断し、あるいはある基準電流以上のリーク電流が流れるトレンチＭＯＳゲートを不良として判断する。図２０からはＷ_G＝１．３・Ｗ_Tを境界にして、また図２１からはＷ_C＝０．２μｍを境界として、それぞれ歩留まりが飛躍的に向上することがわかる。

このように歩留まりが向上する理由の詳細は不詳であるが、第１の原因としては、トレンチを３０２，３０１，３００の手順で形成し、トレンチ開口部および底部の角を丸めたことが挙げられる。このため、ゲート電極１３とＰ型ベース層４との間にかかる電界の分布が局所的に高くなることが回避でき、しかもゲート酸化膜１１はトレンチ３００の内壁からＰ型ベース層４の上面にかけてほぼ均一に成膜できるので、ゲート酸化膜１１の形状によって絶縁破壊やリークが生じ難くなるものと推定できる。

そして第２の原因として、上述したようにトレンチＭＯＳゲート構造では、トレンチ開口部がゲート酸化膜特性に関しWeak Spotであるため、Ｗ_C，Ｗ_Gを大きくすることにより、ゲート電極用多結晶シリコン膜１２をエッチングしてゲート電極１３を形成する際、ゲート酸化膜１１のうちトレンチ３００の開口部近傍の部分がエッチングに曝されなくなり、プラズマダメージによるゲート酸化膜特性の劣化が防がれていることが挙げられる。つまりゲート酸化膜１１がエッチングされないため、絶縁破壊やリーク及び信頼性等のゲート酸化膜特性の劣化が生じ難くなるものと推定できる。

以上のように、本実施の形態によればトレンチＭＯＳゲートのゲート酸化膜を形状と膜質の双方について改善できるので、その特性を向上させ、トレンチＭＯＳゲートの歩留まりを向上させたものと考えることができる。

なお、ゲート抵抗を低くする目的で、ゲート電極１３の表面に、例えばＴｉＳｉ，ＣｏＳｉ等のシリサイド層を形成しても良い。またゲート電極１３の表面を、図４４から図４５へと移る工程のように、酸化してもよい。但し、この場合には、ゲート電極１３に含まれる不純物（例えば燐）が酸化してゲート酸化膜１１とゲート電極１３との界面への偏析が生じたり、ゲート電極１３の粒界が酸化されることに伴って不純物の酸化物が形成されたりして、ゲート酸化膜特性を悪化させ易くなる可能性がある。

実施の形態２．
図２２及び図２３は、本発明の実施の形態２にかかるＩＧＢＴを製造する方法を工程順に示す断面図である。まず実施の形態１において示された工程を用いて図４に示す構造を得る。その後Ｐ型ベース層４及びＮ⁺ 型拡散層５の上方からシリコンイオン９１の注入を行う（図２２）。そして図６乃至図１２で示す工程を施すことにより、図２３に示す構造を得る。

ここでゲート酸化膜１１の厚さが図１２に示す構造と異なっている。トレンチ３００の開口部周辺でＮ⁺ 型エミッタ拡散層５１を形成した位置（Ｐ型ベース層４の上面からの深さ）において、Ｐ型ベース層４の厚さ方向と直交する横方向に沿ってのゲート酸化膜１１の厚さＷ１と、トレンチ３００の内壁部、例えばＰ型ベース層４に隣接する位置において、上記横方向に沿ってのゲート酸化膜１１の厚さＷ２とは、Ｗ１≧１．３・Ｗ２の関係を有している。

従って、Ｎ⁺ 型エミッタ拡散層５１とＮ^- 型半導体層１とに挟まれたトレンチ３００近傍のＰ型ベース層４（ここにチャネルが形成される）に対峙するゲート酸化膜１１を薄くしつつも、強電界が生じるトレンチ３００の開口部に位置するゲート酸化膜１１を厚くすることができるので、チャネルを形成する特性を損なわずにゲート酸化膜の絶縁破壊を抑制することができる。

なお特許文献４では、トレンチの開口部近傍であって、エミッタ拡散層が形成されない箇所において、エミッタ拡散層と同時に形成される不純物拡散層を酸化させて、開口部のゲート酸化膜の厚さを増す技術が開示されている。しかし本発明ではＮ⁺ 型エミッタ拡散層５１がトレンチ３００の開口部に設けられているので、当該部分での特許文献４に開示された効果に加え、ゲート酸化膜１１の厚さを増加させることができる。

本発明ではシリコンイオン９１の注入により、Ｎ⁺ 型エミッタ拡散層５１はアモルファス化する。そしてこのアモルファス化したＮ⁺ 型エミッタ拡散層５１を酸化して得られるゲート酸化膜１１の厚さを、トレンチ３００の内壁に露出するＮ^- 型半導体層１及びＰ型ベース層４を酸化して得られるゲート酸化膜１１の厚さよりも増大させることになる。よって単に特許文献４に開示された技術を用いてトレンチ開口部近傍のゲート酸化膜を厚くした場合と比較すると、本発明では更にトレンチＭＯＳゲートの歩留まりを高めることができる。

しかも、シリコンイオン９１を注入することにより、その飛程付近には転位ループ等の二次欠陥が形成される。この二次欠陥は、Ｐ型ベース層４にトレンチ３００を形成する際に生じる微小欠陥に対し、ゲッタリングサイトとして機能する。この微小欠陥は、Ｎ^- 型半導体層１及びＰ型ベース層４において形成された接合において、逆バイアスされる際に流れるリーク電流を増大させる機能がある。よって本実施の形態によればかかる場合に流れるリーク電流を抑制することができる。

図２４は本実施の形態の変形を示す断面図である。図２２に示されたようにＰ型ベース層４及びＮ⁺ 型拡散層５の両方にシリコンイオン９１を注入しなくても、Ｎ⁺ 型拡散層５にのみ注入すれば足りる。トレンチ３００の開口部近傍のＮ⁺ 型エミッタ拡散層５１のみがアモルファス化すれば上記効果は得られるためである。したがって、Ｎ⁺ 型拡散層５を露出し、Ｐ型ベース層４を覆うマスク２２を介してシリコンイオン９１を注入してもよい。

実施の形態３．
図２５及び図２６は、本発明の実施の形態３にかかるＩＧＢＴを製造する方法を工程順に示す断面図である。まず実施の形態１において示す工程を用いて図８に示す構造を得る。この構造の上方に露出する領域（トレンチ３０２の内壁を含む）に、ノンドープのアモルファスシリコン層２３を堆積させる（図２５）。

アモルファスシリコン層２３は、トレンチ３０２を形成することによりその周囲のＮ^- 型半導体層１及びＰ型ベース層４に生じた微小欠陥２４に対し、ゲッタリング材として機能する。よって更にシリコンの等方性エッチングを行い、アモルファスシリコン層２３を除去して微小欠陥２４を減少させることができる。この際、トレンチ３０２の開口部のＮ⁺ 型エミッタ拡散層５１及びトレンチ３０２の底部のＰ型ベース層４の角が丸められ、トレンチ３０３が形成される（図２６）。

この後、図１０以降に示す実施の形態１の工程に基づいてトレンチＭＯＳゲートを形成すれば、ゲート酸化膜１１の形成において微小欠陥２４が悪影響を及ぼすことを抑制できる。よって、トレンチＭＯＳゲートを用いたトランジスタのチャネル領域での移動度の向上、主接合でのリーク特性を改善できる。

なお、アモルファスシリコン層２３の替わりにノンドープの多結晶シリコン層を堆積させても同様の効果を得ることができる。

また、特にアモルファスシリコン層２３を堆積させなくても、実施の形態１における図８に示す工程の直後にアニール工程を行っても同様の効果を得ることができる。トレンチ３０２を形成する際にＮ^- 型半導体層１及びＰ型ベース層４に与えられたダメージを、アニールによってトレンチ３０２の内壁近傍へと凝集させることができ、更に実施の形態１において図１０及び図１１を用いて示す犠牲酸化膜１０の形成及び除去を行うことで上記ダメージが除去されるからである。

実施の形態４．
図２７及び図２８は、本発明の実施の形態４にかかるＩＧＢＴを製造する方法を工程順に示す断面図である。まず実施の形態１において示した工程を用いて図９に示す構造を得る。この構造の上方に露出する領域（トレンチ３０１の内壁を含む）に、ノンドープのアモルファスシリコン層２５を堆積する（図２７）。

アモルファスシリコン層２５は、実施の形態３で示したアモルファスシリコン層２３と同様に、Ｎ^- 型半導体層１及びＰ型ベース層４に生じた微小欠陥に対するゲッタリング材として機能する。よって、その後にアモルファスシリコン層２５を除去すれば微小欠陥２４が減少する。

そしてアモルファスシリコン層２５を酸化させて犠牲酸化膜２６を形成する（図２８）。この後、図１１以降に示した実施の形態１の工程に基づいて犠牲酸化膜２６を除去し、トレンチＭＯＳゲートを形成すれば、ゲート酸化膜１１の形成において微小欠陥２４が悪影響を及ぼすことが抑制できるので、ＭＯＳトランジスタの移動度の向上、主接合でのリーク特性の改善を実現できる。

なお、実施の形態３と同様にしてアモルファスシリコン層２５の替わりにノンドープの多結晶シリコン層を堆積させても同様の効果を得ることができる。また、特にアモルファスシリコン層２５を堆積させなくても、実施の形態１における図９に示した工程の直後にアニール工程を行っても同様の効果を得ることができる。実施の形態３の場合と同様に、犠牲酸化膜の形成、除去に先だって行われるアニールは、Ｎ^- 型半導体層１及びＰ型ベース層４に与えられたダメージを、アニールによってトレンチ３０２の内壁近傍へと凝集させることができるからである。

実施の形態５．
図２９は、本発明の実施の形態５にかかるＩＧＢＴを製造する方法を示す断面図である。まず実施の形態１において示された工程及び実施の形態３において示した工程を用いて図２７に示す構造を得る。その後、少なくともトレンチ３０１の内壁に堆積したノンドープのアモルファスシリコン層２５に対して窒素イオン９２を注入する（図２９）。そしてアニールを施すことにより、アモルファスシリコン層２５に注入した窒素イオン９２はトレンチ３０１の周囲のＮ^- 型半導体層１及びＰ型ベース層４へと拡散する。

その後、アモルファスシリコン層２５を酸化して、図２８に示すような酸化膜２６を形成し、更に酸化膜２６，６を除去し、実施の形態１の図１１で示した構造を得る。トレンチ３００の周囲のＮ^- 型半導体層１及びＰ型ベース層４には窒素が存在するので、実施の形態１の図１２で示したように酸化を行ってゲート酸化膜１１を形成し、ゲート電極用多結晶シリコン膜１２を堆積すると、形成されたゲート酸化膜１１とＮ^- 型半導体層１及びＰ型ベース層４との界面からゲート酸化膜１１とゲート電極用多結晶シリコン膜１２との界面にかけて窒素が存在することになる。

この窒素は、ゲート酸化膜１１とＮ^- 型半導体層１及びＰ型ベース層４との間のダングリングボンドと結合したり、結晶欠陥の位置を占めるので、界面準位の発生を抑制する。更に、例えばＮ^- 型半導体層１及びＰ型ベース層４がシリコンを主体としているとすれば、ゲート酸化膜１１中の電子トラップとして機能するＳｉ−Ｈ結合や、Ｓｉ−ＰＨ結合の替わりにＳｉ−Ｎ結合が生成される。よってゲート酸化膜１１中の電子トラップを低減することもできる。

更にまた、Ｎ^- 型半導体層１及びＰ型ベース層４、もしくはゲート電極用多結晶シリコン膜１２から不純物がゲート酸化膜１１へ拡散することも抑制される。

このようにしてゲート酸化膜１１の信頼性が向上し、またトレンチＭＯＳゲートを用いるトランジスタのホットキャリア耐性及びチャネル領域の移動度が向上する。

なお、窒素イオン９２の注入は、実施の形態１の図１０に示した構造に対して行っても良い。つまり犠牲酸化膜１０が形成された後に窒素イオン９２を注入し、犠牲酸化膜１０を介してトレンチ３０１の周囲のＮ^- 型半導体層１及びＰ型ベース層４へ窒素を導入することができる（図３０）。

窒素イオン９２の注入は、図２９、図３０に示したいずれの構造に対しても上方から全面に行うことができる。後に形成されるＰ型半導体層１８（実施の形態１の図１４参照）を形成する領域は、トレンチを形成する際のマスクとなる為に厚く設定された酸化膜６，６１によって覆われており、これが窒素イオン９２の注入を阻むことができるからである。

また、アモルファスシリコン層２５の替わりにノンドープの多結晶シリコン層を堆積させても同様の効果を得ることができることは実施の形態３，４と同様である。

なお、特許文献１に開示されるような、窒素をイオン注入した酸化膜をそのままゲート酸化膜とする技術や、窒素イオン９２の注入をＮ^- 型半導体層１、Ｐ型ベース層４に対して直接に行う技術よりも、本実施の形態のように、後に除去されるアモルファスシリコン層２５や犠牲酸化膜１０、あるいは多結晶シリコン層を介して行う方が、トレンチＭＯＳゲートを含むトランジスタの特性や接合リークを悪化させないという点で望ましい。

実施の形態６．
図３１は、本発明の実施の形態６にかかるＩＧＢＴを製造する方法を示す断面図である。まず実施の形態１において示された工程を用いて図１６に示した構造を得る。その後バリアメタル２０を堆積するが、アルミ配線層２１の堆積に先だってアルミよりも強度の高い、例えばタングステンやモリブデン等を材料として、緩衝材２７をバリアメタル２０上に堆積する。例えば緩衝材２７の膜厚は、アルミ配線層２１の膜厚の４０％以下に設定される。

このように緩衝材２７を、少なくともトレンチＭＯＳゲートの直上においてバリアメタル２０とアルミ配線層２１との間に介在することにより、アルミ配線層２１の平坦性を改善する。よって、セル上ボンディングの際、ボンディングの衝撃でトレンチＭＯＳゲートが破壊されることや、トレンチＭＯＳゲートを採用するトランジスタがＯＮしている際の抵抗が見かけ上増大してしまうことが回避される。

実施の形態７．
図３２は、本発明の実施の形態７にかかるＩＧＢＴの構造を概念的に示す平面図である。アルミあるいはアルミ合金からなるエミッタパッド３１及びゲートパッド２８とがチップ周辺ガードリング領域３０によって囲まれている。

図３３及び図３４はそれぞれ図３２における矢視方向ＡＡ，ＢＢにおける断面図である。エミッタパッド３１はＮ⁺ 型エミッタ拡散層５１と導通し、ゲートパッド２８はゲート電極１３と導通する。図３３に示される断面において、アルミ配線層２１はエミッタパッド３１に覆われており、トレンチＭＯＳゲートの直上における金属層の厚さＤＧ（図３３に即して言えばアルミ配線層２１の厚さとエミッタパッド３１の厚さとの合計）が増加する。よって実施の形態６と同様に、セル上ボンディングの際の衝撃によるトレンチＭＯＳゲートの破壊を回避する事ができる。

図３５は厚さＤＧと、アセンブリ工程後のトレンチＭＯＳゲートの歩留まりとの関係を示すグラフである。トレンチＭＯＳゲートの直上における金属層を厚くするほど歩留まりが向上することがわかる。なお、ＤＧ＝５μｍの場合は、図３１に示す場合に相当する。

但し、トレンチＭＯＳゲートの直上におけるアルミ配線層２１をエミッタパッド３１と一体に連続して作成するのは望ましくない。図３６は厚さＤＧとトレンチＭＯＳゲートを形成するウエハの反り量との関係を示すグラフであり、曲線Ｌ１，Ｌ２は、１回の成膜工程によって、及び２回の成膜工程によってアルミ配線層２１及びエミッタパッド３１を形成して、それぞれ厚さＤＧの金属層を得た場合を示している。ウエハの反り量が８０μｍを越えると露光機での処理が困難となるため、１回の成膜工程によって厚さＤＧを増加させることに比較して、２回の成膜工程によって厚さＤＧを増加させることが有利である。

このように、アルミ配線層２１及びエミッタパッド３１をそれぞれ形成することによって厚さＤＧが大きくてもウエハの反り量を抑制できるのは、エミッタパッド３１を形成する前にアルミ配線層２１をパターニングすることによって、ウエハ上でアルミ配線層２１が占める面積を低減させるからである。

例えば図３４においてエミッタパッド３１はアルミ配線層２１を覆っており、図３４において現れるアルミ配線層２１はＮ⁺ 型エミッタ拡散層５１に接続されている。しかし、図４９に示すアルミ配線層１２１と同様にして、アルミ配線層２１は他の箇所においてＮ⁺ 型エミッタ拡散層５１の代わりにゲート電極１３に接続されている。つまりアルミ配線層２１は、上述のパターニングにより、ゲート電極１３に接続される第１部分と、Ｎ⁺ 型エミッタ拡散層５１に接続される第２部分との２種類に区分される。

アルミ配線層２１のうち、図３４において現れない断面でゲート電極１３に接続される第１部分の上には、エミッタパッド３１と接触しないようにして短絡を回避するため、層間絶縁膜３２が設けられる。図３４においてもこの層間絶縁膜３２が現れている。

なお、チップ周辺ガードリング領域３０においては、層間絶縁膜１６，１７の下方にはトレンチ３００が設けられる代わりに、分離酸化膜３４が形成されている。またチップ周辺ガードリング領域３０とトレンチＭＯＳゲートとの境界近傍には深いＰ型の拡散層３５が形成されている。

変形例：
本発明は上記実施例に示されたＩＧＢＴの構成に限定されない。図３７は本発明を適用可能な他の素子の構造を示す断面図である。トレンチ３００ａ，３００ｂのいずれもトレンチ３００と同様にして形成される。トレンチ３００ａはゲート電極１３と同様にして形成される多結晶シリコン膜１３ａと、ゲート酸化膜１１とを内包している。また、トレンチ３００ｂはゲート電極１３ｂ及びゲート酸化膜１１を内包している。但し、トレンチ３００ｂがＰ型ベース層４、Ｎ⁺ 型エミッタ拡散層５１に隣接している一方、トレンチ３００ａはこれらの不純物拡散層には隣接していない。多結晶シリコン膜１３ａ及びゲート電極１３ｂのいずれの表面にも酸化膜１５が形成されているものの、多結晶シリコン膜１３ａは、酸化膜１５の一部が開口されることによって、バリアメタル２０及びシリサイド１９を介してアルミ配線層２１と接続されている。

従って、多結晶シリコン膜１３ａはエミッタと等電位となって、ゲート電極１３ｂとは電気的に分離されている。

図３８は他のＩＧＢＴの構造を示す断面図である。図１７に示した構造と比較して、ゲート電極１３の表面にも酸化膜１５が形成され、Ｐ⁺ 型半導体層３の代わりにＰ^- 型半導体層３３が形成されている点で異なる。更に、Ｐ^- 型半導体層３３からＮ型半導体層２に架けて選択的に形成されたＰ⁺ 型半導体層４１と、Ｐ⁺ 型半導体層４１及びＰ^- 型半導体層３３の両方に接触するコレクタ電極４０が追加されている点でも異なっている。コレクタ構造がＰ⁺／Ｐ^-構造となっているのは、デバイス動作時のコレクタ側からのホールの注入を抑えるためである。

また、図３９は更に他の他のＩＧＢＴの構造を示す断面図である。図１７に示した構造と比較して、ゲート電極１３の表面にも酸化膜１５が形成されている点と、Ｐ⁺ 型半導体層３において選択的に形成されたＮ⁺ 半導体層４２が追加されている点と、Ｐ⁺ 型半導体層３及びＮ⁺ 半導体層４２の両方に接触するコレクタ電極４０が追加されている点でも異なっている。コレクタ構造がＰ⁺／Ｎ⁺ショート構造となっているのは、デバイス動作時のコレクタ側からのホールの注入を抑えるためである。

図４０はトレンチＭＯＳＦＥＴトランジスタの構造を示す断面図であり、図１７に示したＩＧＢＴと比較して、ゲート電極１３の表面にも酸化膜１５が形成されている点と、Ｐ⁺ 型半導体層３の代わりにＮ⁺ 半導体層４３を設けた点で異なっている。この構造においては、Ｎ⁺ 型エミッタ拡散層５１は実質的にはソースとして、またＮ⁺ 半導体層４３はドレインとして機能する。

図３８乃至図４０に示したいずれの構造に対しても、本発明によるトレンチＭＯＳゲートの改善を適用できる。

本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を示す上面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。本発明の実施の形態１を工程順に示す断面図である。図１７に示された断面に平行な断面を示す断面図である。所定の平面で切断した場合の構造を示す上面図である。寸法Ｗ_GがトレンチＭＯＳゲートの歩留まりに与える影響を示すグラフである。寸法Ｗ_CがトレンチＭＯＳゲートの歩留まりに与える影響を示すグラフである。本発明の実施の形態２を工程順に示す断面図である。本発明の実施の形態２を工程順に示す断面図である。実施の形態２の変形を示す断面図である。本発明の実施の形態３を工程順に示す断面図である。本発明の実施の形態３を工程順に示す断面図である。本発明の実施の形態４を工程順に示す断面図である。本発明の実施の形態４を工程順に示す断面図である。本発明の実施の形態５を示す断面図である。本発明の実施の形態５の変形を示す断面図である。本発明の実施の形態６を示す断面図である。本発明の実施の形態７を概念的に示す平面図である。図３２における矢視方向ＡＡにおける断面図である。図３２における矢視方向ＢＢにおける断面図である。厚さＤＧとトレンチＭＯＳゲートの歩留まりとの関係を示すグラフである。厚さＤＧとトレンチＭＯＳゲートが形成されるウエハの反り量との関係を示すグラフである。本発明の適用可能な素子の構造を示す断面図である。本発明の適用可能な素子の構造を示す断面図である。本発明の適用可能な素子の構造を示す断面図である。本発明の適用可能な素子の構造を示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。従来のプロセスを工程順に示す断面図である。図４８におけるＱＱ方向から見た断面図である。

符号の説明

１Ｎ^- 型半導体層、２Ｎ型半導体層、３Ｐ⁺ 型半導体層、４Ｐ型ベース層、５Ｎ⁺ 型拡散層、５１Ｎ⁺ 型エミッタ拡散層、１０，２６犠牲酸化膜、１１ゲート酸化膜、１２ゲート電極用多結晶シリコン膜、１３ゲート電極、２１アルミ配線層、２２マスク、２３，２５アモルファスシリコン層、２７緩衝材、３１エミッタパッド、９１シリコンイオン、９２窒素イオン、３００〜３０３トレンチ、Ｗ_T，Ｗ_G，Ｗ_C 寸法、Ｗ１，Ｗ２厚さ。

Claims

ベース層と、
ＭＯＳ構造を呈するゲート電極と、
前記ゲート電極の上方に設けられたバリアメタルと、
前記ゲート電極の上方に設けられ、前記ベース層の上面に設けられたエミッタ層に前記バリアメタルを介して接続された第１の導電層と、
前記第１の導電層よりも衝撃について強度が高く、少なくとも前記ゲート電極の直上において前記バリアメタルと前記第１の導電層との間に介在して前記第１の導電層の平坦性を改善する第２の導電層と
を備えるトランジスタ。