CN109314139B - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN109314139B
CN109314139B CN201780032407.4A CN201780032407A CN109314139B CN 109314139 B CN109314139 B CN 109314139B CN 201780032407 A CN201780032407 A CN 201780032407A CN 109314139 B CN109314139 B CN 109314139B
Authority
CN
China
Prior art keywords
insulating film
semiconductor
film
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780032407.4A
Other languages
English (en)
Other versions
CN109314139A (zh
Inventor
宫田大嗣
野口晴司
吉田崇一
田边広光
河野宪司
大仓康嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Publication of CN109314139A publication Critical patent/CN109314139A/zh
Application granted granted Critical
Publication of CN109314139B publication Critical patent/CN109314139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Abstract

对插塞电极(12)进行凹蚀而使其仅残留在接触孔(8a)的内部，并且使层间绝缘膜(8)的上表面(8e)上的阻挡金属(9)露出。然后，对阻挡金属(9)进行凹蚀，使层间绝缘膜(8)的上表面(8e)露出。然后，形成其余的元件结构，并利用氦或电子束照射控制寿命，之后进行氢退火。在该氢退火时，由于在覆盖栅电极(4)的层间绝缘膜(8)的上表面(8e)不存在阻挡金属(9)，所以能够使氢原子到达台面部。由此，因氦或电子束的照射而产生于台面部的晶格缺陷恢复，栅极阈值电压恢复。由此，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的结构的半导体装置进行了寿命控制的情况下也能稳定且容易地得到该半导体装置的预定特性。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
以往，已知在将MOS(由金属－氧化膜－半导体形成的绝缘栅)栅极埋入形成于半导体基板的沟槽内的沟槽栅结构的半导体装置中，为了改善特性而使沟槽间距(配置沟槽的间隔)变窄的技术方案。通过使沟槽间距变窄，从而相邻的沟槽间(台面部)的宽度变窄，因此，形成表面电极与半导体部的接触(电的接触部)的接触孔的宽度变窄。如果利用溅射法等向宽度窄的接触孔埋入表面电极，则表面电极会产生空隙。
作为解决该问题的结构，公知如下结构(以下称为第一以往结构)：在接触孔的内部埋入以埋入性高的钨(W)作为材料的插塞电极，经由插塞电极将表面电极与半导体部电连接。关于以往的半导体装置的结构，以具备沟槽栅结构的纵型IGBT(Insulated GateBipolar Transistor：绝缘栅型双极晶体管)为例在图24中示出。图24是表示以往的半导体装置的结构的剖视图。
在图24所示的第一以往结构中，插塞电极212埋入于接触孔210a中。作为插塞电极212的材料的钨与作为半导体基板200的材料的硅(Si)之间的紧贴性差。因此，在插塞电极212与半导体部(n+型发射极区域203)之间设置阻挡金属211，该阻挡金属211由与半导体部的紧贴性高且能够形成与半导体部的欧姆接触的金属形成。阻挡金属211是将例如钛(Ti)膜和氮化钛(TiN)膜依次层叠而成的金属膜。
阻挡金属211沿着接触孔210a的内壁和层间绝缘膜210的表面设置，覆盖层间绝缘膜210的整个表面。表面电极213与层间绝缘膜210上的阻挡金属211和插塞电极212接触，与p型基极区域202和n+型发射极区域203电连接。在图24中，示出了半导体基板200的正面侧的沟槽栅结构，而背面侧的p+型集电极区域和集电极省略了图示。符号201、204～207分别是n-型漂移层、MOS栅极、沟槽、栅极绝缘膜和栅电极。
在为了控制这样的沟槽栅结构的半导体装置的寿命而照射氦(He)或电子束从而在漂移层中导入作为寿命控制体的晶格缺陷的情况下，在台面部也会产生空孔(V)(以下称为晶格缺陷)，导致栅极阈值电压下降。因此，需要在氦或电子束的照射后在氢(H2)气氛下进行热处理(氢退火)，使台面部的晶格缺陷恢复，使栅极阈值电压恢复。在该氢退火时，为了使氢气氛中的氢原子通过表面电极213而到达台面部，使用氢原子能够通过的铝(Al)作为表面电极213的材料。
但是，在插塞电极212隔着阻挡金属211埋入接触孔210a的内部的结构的情况下，如上所述，层间绝缘膜210的整个表面被阻挡金属211覆盖。因此，在氢退火时，氢原子从表面电极213侧向层间绝缘膜210侧的扩散被阻挡金属211抑制。因此，氢原子无法到达半导体基板200的表面，所以无法使台面部的晶格缺陷恢复。即，在对插塞电极212隔着阻挡金属211埋入接触孔210a的内部的结构的半导体装置进行寿命控制的情况下，无法使因寿命控制而降低的栅极阈值电压恢复。
作为解决该问题的方法，提出了如下方法：不使用钛，而是利用镍(Ni)或钴(Co)等VIII族的金属材料形成阻挡金属的第一金属膜(与半导体部接触的金属膜)(例如参照下述专利文献1)。在下述专利文献1中，通过改变阻挡金属的第一金属膜的材料，从而防止在电子束照射等之后进行的氢退火时氢原子被第一金属膜吸存的情况。
另外，作为另外的方法，提出了如下方法：在利用溅射在设备主面上形成TiW(钛－钨)类的阻挡金属时，使TiW靶的钛浓度为2重量％以上且8重量％以下(例如参照下述专利文献2)。在下述专利文献2中，通过控制含有钛的金属膜的钛浓度来削弱氢捕获效果，从而确保由氢退火实现的栅极阈值电压恢复效果。
另外，作为另外的方法，提出了如下方法：在半导体部与表面电极接触的位置配置阻挡金属，在半导体部与表面电极不接触的部分不配置阻挡金属(例如参照下述专利文献3)。在下述专利文献3中，通过利用图案化选择性地除去阻挡金属，从而仅在层间绝缘膜的侧面(接触孔的侧壁)残留从半导体部的表面连续的阻挡金属。
另外，作为选择性地除去阻挡金属的方法，提出了如下方法：利用化学机械研磨(CMP：Chemical Mechanical Polishing)工艺将位于接触孔上方的过剩的钨膜除去，且层间绝缘膜的表面的阻挡金属也利用CMP工艺除去(例如参照下述专利文献4(第0029段、第6、7图))。
另外，作为防止栅极阈值电压等电特性变差的方法，提出了如下方法：通过照射电磁波使层间绝缘膜发热而进行热处理(回流)，使在层间绝缘膜的沉积时产生于层间绝缘膜的表面的凹凸平坦化(例如参照下述专利文献5(第0013段、第2图))。
现有技术文献
专利文献
专利文献1:日本特开2011－181840号公报
专利文献2:日本特开2012－069861号公报
专利文献3:日本特开平06－310729号公报
专利文献4:日本特表2010－503224号公报
专利文献5:日本特开平07－249629号公报
发明内容
技术课题
如上所述，在图24所示的第一以往结构中，由于层间绝缘膜210的整个表面被阻挡金属211覆盖，因此无法得到由氢退火实现的栅极阈值电压恢复效果。该问题通过如上述专利文献3那样形成为在半导体部与表面电极不接触的部分不配置阻挡金属的结构而得到解决。在该情况下，能够与在接触孔的内部埋入由铝形成的表面电极的以往结构(不使用插塞电极的结构：以下称为第二以往结构)相同程度地获得由氢退火实现的栅极阈值电压恢复效果。
但是，在上述专利文献3中，由于利用图案化将层间绝缘膜上的阻挡金属(阻挡金属的、除形成于接触孔的内壁的部分以外的部分)选择性地除去，因此存在需要形成图案化用掩模的工序等导致工序数增加的问题。另外，在如上述专利文献4那样利用CMP工艺除去层间绝缘膜上的阻挡金属的情况下，存在成本增加的问题。另外，在图24所示的第一以往结构中，除了存在上述的无法得到栅极阈值电压恢复效果的问题之外，还存在如下问题。
图23是说明图24的第一以往结构所产生的问题的说明图。在图24的第一以往结构中，为了提高表面电极213与布线的紧贴性，有时将表面电极213形成为在铝膜214上层叠例如与焊料的紧贴性高的镍(Ni)膜215的层叠结构。在这样的层叠结构的表面电极213中，在如图23所示由于异物等不良影响而在铝膜214产生了缺损221的情况下，在铝膜214的缺损221的位置，阻挡金属211和插塞电极212露出并与镍膜215接触。
阻挡金属211与镍膜215的紧贴力高，在层间绝缘膜210的表面(以下称为上表面)210b，阻挡金属211与镍膜215大范围紧贴(由符号222所示的虚线所包围的部分)。因此，在半导体基板(半导体芯片)200的安装时或其后的热循环等中，由于镍膜215的温度上升而施加于层间绝缘膜210的热应力大，存在层间绝缘膜210发生龟裂223、或者阻挡金属211和/或层间绝缘膜210剥离的可能。由此，存在层间绝缘膜210的绝缘性下降、漏电流变大等无法得到特性的可能。
本发明为了解决上述以往技术的问题点，目的在于提供半导体装置和半导体装置的制造方法，即使在对于具备插塞电极隔着阻挡金属埋入接触孔的内部的结构的半导体装置进行了寿命控制的情况下也能够稳定且容易地得到该半导体装置的预定特性。
技术方案
为了解决上述课题，达到本发明的目的，本发明的半导体装置的制造方法包括如下特征。首先，进行在半导体基板的第一主面上形成绝缘膜的第一形成工序。然后，进行形成沿深度方向贯通所述绝缘膜并到达所述半导体基板的接触孔的第二形成工序。然后，进行从所述绝缘膜的表面遍及所述半导体基板的在所述接触孔露出的半导体部的表面而形成与所述半导体部的紧贴性高的金属膜的第三形成工序。然后，进行以埋入所述接触孔的内部的所述金属膜的内侧的方式在所述金属膜的表面形成金属层的第四形成工序。然后，进行对所述金属层进行凹蚀，将所述金属层的、除所述接触孔的内部的部分以外的部分除去，使所述金属膜露出的第一除去工序。然后，进行对所述金属膜的、在所述第一除去工序中露出了的部分进行凹蚀，使所述绝缘膜露出的第二除去工序。然后，进行向所述半导体基板照射轻离子或电子束的照射工序。然后，进行利用氢气氛下的热处理，使在所述照射工序中产生于所述半导体基板的晶格缺陷恢复的热处理工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第一形成工序中，作为所述绝缘膜，形成氧化硅膜，所述氧化硅膜以2.6wt％以上且3.8wt％以下的杂质浓度包含硼，且以3.6wt％以上且4.4wt％以下的杂质浓度包含磷。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第一除去工序中，对所述金属层进行凹蚀，直到所述金属层的表面位于所述接触孔的内部为止。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第二除去工序中，以所述绝缘膜的、形成所述接触孔的侧壁的侧面的上端露出的方式对所述金属膜进行凹蚀。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第二形成工序中，形成所述接触孔，并且在所述半导体基板的露出于所述接触孔的部分形成第一槽。在所述第三形成工序中，以填埋所述第一槽的方式形成所述金属膜。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第一形成工序中，使所述绝缘膜的厚度为所述接触孔的宽度以上的厚度。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第一形成工序之前还包含第五形成工序，所述第五形成工序在从所述半导体基板的第一主面起以预定深度形成的沟槽的内部隔着栅极绝缘膜形成栅电极。在所述第五形成工序中，以所述栅电极的表面位于所述沟槽的内部的方式形成所述栅电极。在所述第一形成工序中，以覆盖所述栅电极的方式形成所述绝缘膜，使所述绝缘膜的、除所述栅电极上的部分以外的部分的厚度为所述接触孔的宽度以上的厚度。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第五形成工序中，以比所述沟槽的宽度窄的间隔配置多个所述沟槽。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述热处理工序中，使在所述半导体基板的、夹在相邻的所述沟槽之间的部分产生的所述晶格缺陷恢复。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，还具有如下特征。在所述第五形成工序中进行如下各工序。首先，进行在第一导电型的所述半导体基板的、形成第一半导体元件的第一形成区域和形成第二半导体元件的第二形成区域形成多个所述沟槽的工序。然后，进行隔着所述栅极绝缘膜在所述沟槽的内部形成所述栅电极的工序。然后，进行在所述半导体基板的、夹在相邻的所述沟槽之间的部分，以隔着所述栅极绝缘膜与所述栅电极相对的方式形成第二导电型的第一半导体区域的工序。然后，进行在所述第一形成区域的所述第一半导体区域的内部，以隔着所述栅极绝缘膜与所述栅电极相对的方式选择性地形成第一导电型的第二半导体区域的工序。并且，在所述第二除去工序之后且在所述照射工序之前，进行如下各工序。首先，进行形成与所述第一形成区域的所述第一半导体区域和所述第二半导体区域接触，并且与所述第二形成区域的所述第一半导体区域接触的第一电极的工序。然后，进行在所述第一形成区域中在所述半导体基板的第二主面的表面层形成第二导电型的第三半导体区域，并在所述第二形成区域中在所述半导体基板的第二主面的表面层形成杂质浓度比所述半导体基板高的第一导电型的第四半导体区域的工序。然后，进行形成与所述第三半导体区域和所述第四半导体区域接触的第二电极的工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第三形成工序中，将钛膜和氮化钛膜依次层叠作为所述金属膜。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在所述第四形成工序中，形成钨层作为所述金属层。
为了解决上述课题，达到本发明的目的，本发明的半导体装置具有如下特征。从半导体基板的第一主面起以预定深度设置有多个沟槽。在所述沟槽的内部，隔着栅极绝缘膜设置有栅电极。在所述半导体基板的第一主面上，设置有覆盖所述栅电极的绝缘膜。接触孔沿深度方向贯通所述绝缘膜，并到达所述半导体基板。从所述接触孔的侧壁遍及所述半导体基板的在所述接触孔露出的半导体部的表面，设置有与所述半导体部的紧贴性高的金属膜。在所述接触孔的内部的所述金属膜的内侧，埋入有金属层。在所述绝缘膜和所述金属层的表面，设置有第一电极。并且，所述栅电极的表面位于所述沟槽的内部。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述绝缘膜是氧化硅膜，所述氧化硅膜以2.6wt％以上且3.8wt％以下的杂质浓度含有硼，并以3.6wt％以上且4.4wt％以下的杂质浓度含有磷。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述绝缘膜的所述栅电极上的部分的厚度等于所述绝缘膜的所述栅电极上的部分以外的部分的厚度与从所述半导体基板的第一主面到所述栅电极的表面为止的深度的总和。
另外，本发明的半导体装置的特征在于，在上述的发明中，在所述半导体基板的、除夹在相邻的所述沟槽之间的部分以外的部分导入有利用轻离子或电子束的照射而产生的晶格缺陷。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述金属膜位于比角部更靠所述半导体部侧的位置，所述角部是所述绝缘膜的所述第一电极侧的表面与所述绝缘膜的在所述接触孔露出的侧面的交线处。
另外，本发明的半导体装置的特征在于，在上述的发明中，在所述金属膜的一部分具有沿厚度方向贯通所述金属膜的狭缝状的第二槽。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述第二槽沿厚度方向贯通所述金属膜，并到达所述绝缘膜的所述第一电极侧的表面。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述第一电极从所述绝缘膜的所述栅电极上的部分遍及所述金属层而覆盖所述绝缘膜和所述金属层的整个面。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述第一电极具有将成分不同的两层以上的金属电极膜依次层叠而成的层叠结构。最下层的所述金属电极膜是铝膜或铝合金膜，且覆盖所述绝缘膜和所述金属层的至少一部分。
另外，本发明的半导体装置的特征在于，在上述的发明中，所述第一电极具有将镍膜或镍合金膜作为上层的所述金属电极膜而层叠在最下层的所述金属电极膜上而成的所述层叠结构。
根据上述的发明，通过在成为插塞电极的金属层的凹蚀之后，接着对成为阻挡金属的金属膜进行凹蚀，从而能够使覆盖栅电极的绝缘膜的上表面(第一电极侧的面)露出。由此，第一电极隔着绝缘膜层叠在栅电极上，在栅电极上的绝缘膜与第一电极之间不存在作为阻挡金属的金属膜。因此，在氢退火(氢气氛下的热处理)时，氢原子能够从第一电极侧通过绝缘膜到达台面部(半导体基板的、夹在相邻的沟槽之间的部分)。由此，即使因用于寿命控制的轻离子或电子束的照射而在台面部产生晶格缺陷导致栅极阈值电压下降，也能够利用其后的氢退火使台面部的晶格缺陷恢复，能够使栅极阈值电压恢复。
发明的效果
根据本发明的半导体装置和半导体装置的制造方法，能够起到如下效果：即使在对于具备插塞电极隔着阻挡金属埋入接触孔的内部的结构的半导体装置进行了寿命控制的情况下也能够稳定且容易地得到该半导体装置的预定特性。
附图说明
图1是表示利用实施方式1的半导体装置的制造方法制造的半导体装置的平面布局的一例的俯视图。
图2是表示图1的剖切线A－A’处的剖面结构的剖视图。
图3是表示图1的剖切线B－B’处的剖面结构的剖视图。
图4是将图2的接触孔附近放大表示的剖视图。
图5A是表示实施方式1的半导体装置的制造方法的概要的流程图(其1)。
图5B是表示实施方式1的半导体装置的制造方法的概要的流程图(其2)。
图6是表示实施方式1的半导体装置的制造过程中的状态的俯视图。
图7是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图8是表示实施方式1的半导体装置的制造过程中的状态的俯视图。
图9是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图10是表示实施方式1的半导体装置的制造过程中的状态的俯视图。
图11是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图12是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图13是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图14是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图15是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图16是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图17是表示实施方式1的半导体装置的制造过程中的状态的剖视图。
图18是示意地表示实施例1的半导体装置的层间绝缘膜的回流后的剖面状态的剖视图。
图19是示意地表示作为比较的半导体装置的层间绝缘膜的回流后的剖面状态的剖视图。
图20是表示实施例2的半导体装置的栅极阈值电压特性的特性图。
图21是示意地表示实施例3的半导体装置的布线后的表面电极的正常状态的剖视图。
图22是示意地表示实施例3的半导体装置的布线后的表面电极发生了缺损的状态的剖视图。
图23是对图24的第一以往结构所产生的问题进行说明的说明图。
图24是表示以往的半导体装置的结构的剖视图。
图25是表示实施方式2的半导体装置的结构的剖视图。
图26是表示从半导体基板的正面侧观察图25的阻挡金属的狭缝的布局的俯视图。
图27是表示从半导体基板的正面侧观察图25的阻挡金属的狭缝的布局的另外一例的俯视图。
图28是表示从半导体基板的正面侧观察图25的阻挡金属的狭缝的布局的另外一例的俯视图。
图29是表示从半导体芯片的正面侧观察实施方式3的半导体模块的布局的俯视图。
图30是表示图29的剖切线H－H’处的剖面结构的剖视图。
符号说明
1 n-型漂移层
2 沟槽
3 栅极绝缘膜
3a 栅极绝缘膜的、最影响栅极阈值电压的部分
4 栅电极
4a 栅电极的上表面的凹部
5 p型基极区域
6 n+型发射极区域
7a p+型接触区域
7b p++型插塞区域
8 层间绝缘膜
8a 接触孔
8b 台面部的槽
8c 层间绝缘膜的侧面
8d 层间绝缘膜的侧面的上端角部
8e 层间绝缘膜的上表面
9、19、19’ 阻挡金属
10 第一金属膜
11 第二金属膜
12 插塞电极
12a 插塞电极的上表面的凹部
13 正面电极
14 p+型集电极区域
15 n+型阴极区域
16 背面电极
17 铝膜
18 镍膜
19a、19a’ 阻挡金属的狭缝
19b、19b’ 阻挡金属的在层间绝缘膜的上表面上的部分
21 IGBT区域
22 FWD区域
31～33 抗蚀剂掩模
34 金属膜
35 钨层
41 铝膜的缺损
50 封装
51 半导体芯片
52、54 散热片
52a、54a 散热片的接头部
53 端子
55 封装树脂
56 主端子
56a 高电位电源端子
56b 低电位电源端子
56c 输出端子
57 信号端子
61～64 焊料层
d1 从基板正面到栅电极的上表面的凹部的底部的深度
d2 台面部的槽的深度
d3 插塞电极的上表面的凹部的深度
d4 沟槽的深度
t1 层间绝缘膜的台面部上的部分的厚度
t2 层间绝缘膜的栅电极上的最厚的部分的厚度
t3 阻挡金属的厚度
w1 沟槽的宽度
w2 台面宽度(相邻的沟槽间的宽度)
w3 接触孔的宽度
w4 沟槽的中间的深度附近的宽度
w5 阻挡金属的狭缝的宽度
w6 阻挡金属的在层间绝缘膜的上表面上的部分的残留宽度
w11 栅电极的宽度
x 沟槽以条状延伸的平面方向(第一方向)
y IGBT区域与FWD区域并列的平面方向(第二方向)
z 深度方向
具体实施方式
以下，参照附图，详细地说明本发明的半导体装置和半导体装置的制造方法的优选实施方式。在本说明书和附图中，在标记有n或p的层或区域中，分别意味着电子或空穴是多数载流子。另外，在n或p上标附+和－分别意味着其与未标附+和－的层或区域相比为高杂质浓度和低杂质浓度。此外，在以下的实施方式的说明和附图中，对于相同的结构附以相同的符号，并省略重复的说明。
(实施方式1)
首先，作为利用实施方式1的半导体装置的制造方法制作(制造)的半导体装置的一例，对逆导型绝缘栅型双极晶体管(RC-IGBT：Reverse Conducting-IGBT)的结构进行说明。图1是表示利用实施方式1的半导体装置的制造方法制造的半导体装置的平面布局的一例的俯视图。图2是表示图1的剖切线A－A’处的剖面结构的剖视图。图3是表示图1的剖切线B－B’处的剖面结构的剖视图。图4是将图2的接触孔附近放大表示的剖视图。图3的接触孔附近的放大图省略了图示，图3的接触孔附近的放大图为配置有p+型接触区域7a和p++型插塞区域7b来代替图2的n+型发射极区域6的状态。在图1中，用阴影表示层间绝缘膜8，阻挡金属(金属膜)9、插塞电极(金属层)12和正面电极(第一电极)13省略了图示。
图1～4所示的实施方式1的半导体装置是在同一半导体基板(半导体芯片)上设置有沟槽栅型IGBT(第一半导体元件)和FWD(Free Wheeling Diode：续流二极管(第二半导体元件))的RC-IGBT。从成为n-型漂移层1的n-型的半导体基板的正面设置有预定深度的沟槽2。沟槽2在设置有IGBT的元件结构的IGBT区域(第一形成区域)21和设置有FWD的元件结构的FWD区域(第二形成区域)22以例如条状的俯视布局配置有多个。沟槽2以条状延伸的方向(以下称为第一方向)x与IGBT区域21和FWD区域22所并列的方向(以下称为第二方向)y正交。
通过使沟槽2在第二方向y上的宽度(以下简称为宽度)w1变窄，从而能够实现包含一个沟槽2的IGBT的单位单元(元件的功能单位)的微细化。通过使沟槽间距(配置沟槽2的间隔)变窄，从而能够实现设置于一组相邻的沟槽2之间的半导体部(台面部)的FWD的单位单元的微细化。通过使沟槽2的宽度w1和沟槽间距变窄，从而能够实现半导体芯片的微细化。沟槽间距可以在IGBT区域21和FWD区域22都相同。在谋求半导体芯片的微细化的情况下，例如，台面部的宽度(相邻的沟槽2之间的宽度(以下称为台面宽度))w2比沟槽2的宽度w1窄(w2＜w1)。
在沟槽2的内部，沿着沟槽2的内壁设置有栅极绝缘膜3，在栅极绝缘膜3的内侧设置有栅电极4。沟槽2、栅极绝缘膜3和栅电极4构成MOS栅极。在IGBT区域21中，栅电极4只要以隔着设置于沟槽2的侧壁的栅极绝缘膜3与后述的n+型发射极区域6相对的程度被埋入沟槽2的内部即可。因此，栅电极4的上表面(后述的正面电极13侧的面)可以比基板正面稍向集电极侧凹陷(以下称为栅电极4的上表面的凹部4a)。即，栅电极4的上表面可以位于沟槽2的内部。
在台面部(相邻的沟槽2之间的半导体部)，以比沟槽2浅的深度设置有p型基极区域(第一半导体区域)5。p型基极区域5的宽度与台面宽度w2相等，p型基极区域5在两侧的各沟槽2的侧壁露出。p型基极区域5在FWD区域22中作为p型阳极区域发挥作用。在IGBT区域21中，在p型基极区域5的内部，以在基板正面露出的方式，分别选择性地设置有n+型发射极区域(第二半导体区域)6和p+型接触区域7a。n+型发射极区域6和p+型接触区域7a(后述的p++型插塞区域7b)以例如在第一方向x上交替地反复配置的平面布局且以彼此接触的方式设置。
设置于不同的台面部的n+型发射极区域6彼此隔着例如沟槽2在第二方向y上相对。设置于不同的台面部的p+型接触区域7a彼此隔着例如沟槽2在第二方向y上相对。n+型发射极区域6和p+型接触区域7a各自的宽度与台面宽度w2相等，n+型发射极区域6和p+型接触区域7a在两侧的各沟槽2的侧壁露出。在p+型接触区域7a的内部，以在基板正面露出的方式选择性地设置有p++型插塞区域7b。p++型插塞区域7b与在第一方向x上相邻的各n+型发射极区域6接触。p++型插塞区域7b的宽度与后述的接触孔8a的宽度w3大致相等，p++型插塞区域7b不在沟槽2的侧壁露出。
在基板正面上，层间绝缘膜8以从IGBT区域21遍布到FWD区域22地覆盖MOS栅极的方式设置。层间绝缘膜8例如为BPSG(Boro Phospho Silicate Glass，硼磷硅玻璃)等含有硼(B)和磷(P)的氧化硅(SiO2)膜，其硼浓度和磷浓度比一般的组成的层间绝缘膜高。具体来说，一般的组成的层间绝缘膜的硼浓度为2.0wt％以上且2.4wt％以下左右，磷浓度为1.5wt％以上且2.5wt％以下左右。本发明的层间绝缘膜8的硼浓度例如为2.6wt％以上且3.8wt％以下左右，磷浓度例如为3.6wt％以上且4.4wt％以下左右。
例如，使台面宽度w2越窄，则相邻的栅电极4之间的宽度(台面部的宽度)越小，成为栅电极4的上表面的凹部4a在第二方向y上连续地配置的状态，因而基板正面的凹凸变大。在该情况下，如果是一般的组成的层间绝缘膜，则即使在回流之后，与基板正面的凹凸相应的凹凸也会残留在层间绝缘膜的表面(参照图19)。另一方面，在本发明中，通过使层间绝缘膜8的硼浓度和磷浓度成为上述条件，从而能够提高在层间绝缘膜8的沉积(形成)过程中和/或用于使层间绝缘膜8的表面平坦化的热处理(回流)过程中的层间绝缘膜8的流动性。由此，即使是使台面宽度w2变窄的微细结构，也能利用回流使层间绝缘膜8的表面(后述的上表面8e)变得大致平坦。
由于层间绝缘膜8越厚则越能够提高绝缘和分离效果，因此，优选使层间绝缘膜8的厚度尽可能厚，优选至少使层间绝缘膜8的在台面部上的部分的厚度t1为接触孔8a的宽度w3以上(t1≥w3)。其理由如下。接触孔8a的宽度w3相对于接触孔8a的深度(即层间绝缘膜8的在台面部上的部分的厚度t1)的比例(＝w3/t1)超过1且越大，则插塞电极12越难以填充于接触孔8a的内部。因此，需要将插塞电极12沉积(形成)得较厚，但是在该情况下，插塞电极12的沉积和后述的插塞电极12的凹蚀需要耗费时间。另外，即使将插塞电极12沉积得较厚，也存在无法用插塞电极12填充接触孔8a的内部的可能。并且，由于如上所述无论栅电极4的上表面的凹部4a如何，层间绝缘膜8的上表面8e都是大致平坦的，因此，层间绝缘膜8的在栅电极4上的最厚的部分的厚度t2成为d1和t1的总和(t2＝d1+t1)，所述d1是从基板正面到栅电极4的上表面的凹部4a的底部的深度，所述t1是层间绝缘膜8的在台面部上的部分的厚度。
设置有沿深度方向z贯通层间绝缘膜8的接触孔8a。接触孔8a的宽度w3比台面宽度w2窄(w3＜w2)。例如，在台面宽度w2为1μm左右的情况下，通过使接触孔8a的宽度w3为0.6μm以下的程度，从而成为沟槽间距窄的微细结构。接触孔8a的宽度w3是指接触孔8a的下端侧(台面部侧)的宽度，是后述的阻挡金属9与半导体部接触的宽度。在插塞电极12的埋入性不变差的范围内，接触孔8a的上端侧(正面电极13侧)的宽度可以比接触孔8a的下端侧的宽度宽。
n+型发射极区域6和p++型插塞区域7b以在第一方向x上交替地反复配置的平面布局在接触孔8a露出。通过在形成接触孔8a时稍微除去半导体部(台面部)，从而n+型发射极区域6和p++型插塞区域7b的在接触孔8a露出的部分比层间绝缘膜8与半导体部的界面向集电极侧稍微凹陷(以下将该凹部称为台面部的槽(第一槽)8b)。台面部的槽8b的宽度例如与接触孔8a的宽度w3大致相等，台面部的槽8b的内壁与接触孔8a的侧壁(层间绝缘膜8的侧面8c)连接。优选地，层间绝缘膜8的侧面8c的上端(正面电极13侧的端部)角部8d不具有曲率(圆度)。其理由是，如果接触孔8a的上端侧的宽度过宽，则如上所述存在插塞电极12的形成耗费时间、无法将插塞电极12埋入接触孔8a的内部等的可能。
在接触孔8a和台面部的槽8b的内部，沿着接触孔8a和台面部的槽8b的内壁设置有阻挡金属9，在阻挡金属9的内侧设置有插塞电极12。阻挡金属9和插塞电极12与正面电极13一起作为发射极和阳极发挥作用。阻挡金属9仅设置于层间绝缘膜8的侧面8c和台面部的槽8b的内壁，而不延伸至层间绝缘膜8的侧面8c的上端角部8d和上表面8e上。即，层间绝缘膜8的侧面8c的上端角部8d和上表面8e与正面电极13接触，阻挡金属9并不隔着层间绝缘膜8在深度方向z上与由层间绝缘膜8覆盖的部分(栅电极4和/或台面部的沿着沟槽2的侧壁的部分)相对。
阻挡金属9具有例如将第一金属膜10、第二金属膜11依次层叠而成的双层结构。第一金属膜10例如为与硅(Si)的紧贴性高的钛(Ti)膜，其经过硅化物化(硅化钛(TiSi))而形成与n+型发射极区域6和p++型插塞区域7b的欧姆接触。第二金属膜11例如为氮化钛(TiN)膜。阻挡金属9的厚度(第一金属膜10、第二金属膜11的总厚度)t3例如与台面部的槽8b的深度d2大致相等，台面部的槽8b的内部大致被阻挡金属9填埋。
作为插塞电极12的材料，例如采用埋入性高的钨(W)。优选地，插塞电极12的上表面位于与层间绝缘膜8的上表面8e大致相同高度的位置，但也可以与用于形成插塞电极12的凹蚀的处理时间相应地比层间绝缘膜8的上表面8e向集电极侧稍微凹陷(以下称为插塞电极12的上表面的凹部12a)。优选地，为了使插塞电极12的上表面的凹部12a与层间绝缘膜8的上表面8e的高度差减小，使插塞电极12的上表面的凹部12a的深度d3浅，例如为0μm以上且3μm以下的程度为佳。另外，插塞电极12不延伸至层间绝缘膜8的侧面8c的上端角部8d。
在插塞电极12和层间绝缘膜8的表面，以将插塞电极12的上表面的凹部12a填埋的方式设置有以例如铝-硅(Al-Si)等为材料的正面电极13。正面电极13在IGBT区域21经由插塞电极12和阻挡金属9与n+型发射极区域6和p++型插塞区域7b电连接，作为发射极发挥作用。另外，正面电极13在FWD区域22经由插塞电极12和阻挡金属9与p++型插塞区域7b电连接，作为阳极发挥作用。
在半导体基板的背面的表面层，在IGBT区域21设置有p+型集电极区域(第三半导体区域)14，在FWD区域22设置有n+型阴极区域(第四半导体区域)15。也可以在半导体基板的背面的表面层的、比p+型集电极区域14和n+型阴极区域15深的位置设置场阻断层(未图示)，所述场阻断层在关断(OFF)时抑制从p型基极区域5与n-型漂移层1之间的pn结延伸的耗尽层的扩展。背面电极(第二电极)16设置于半导体基板的整个背面，与p+型集电极区域14和n+型阴极区域15接触。背面电极16与p+型集电极区域14接触且作为集电极发挥作用，并且与n+型阴极区域15接触且作为阴极发挥作用。
下面，说明实施方式1的半导体装置的制造方法。图5A、5B是表示实施方式1的半导体装置的制造方法的概要的流程图。图6、8、10是表示实施方式1的半导体装置的制造过程中的状态的俯视图。图7、9、11～17是表示实施方式1的半导体装置的制造过程中的状态的剖视图。在图7中表示图6的剖切线C－C’处的剖面结构。在图9的(a)中表示图8的剖切线D－D’处的剖面结构，在图9的(b)中表示图8的剖切线E－E’处的剖面结构。在图11的(a)中表示图10的剖切线F－F’处的剖面结构，在图11的(b)中表示图10的剖切线G－G’处的剖面结构。在图12～17中，(a)中表示通过n+型发射极区域6的与第二方向y平行的剖面，(b)中表示通过p+型接触区域7a的与第二方向y平行的剖面。
首先，在成为n-型漂移层1的n-型的半导体基板(半导体晶片)的正面侧，利用通常的方法，依次形成沟槽2、栅极绝缘膜3和栅电极4而以沿第一方向x延伸的条状形成MOS栅极(步骤S1)。此时，例如为了使半导体芯片微细化，沟槽间距以使台面宽度w2比沟槽2的宽度w1窄的方式确定。另外，栅极绝缘膜3通过例如热氧化等以从沟槽2的内壁向与相邻的沟槽2之间的半导体部(台面部)表面延伸的方式形成，但栅极绝缘膜3的形成于台面部表面的部分在形成后述的层间绝缘膜8前去除。在图6中，表示将栅极绝缘膜3的形成于台面部表面的部分去除了的状态。另外，利用凹蚀使以填入沟槽2的内部的方式沉积(形成)于基板正面上的例如多晶硅层只在沟槽2的内部保留，由此形成栅电极4。因此，在栅电极4的上表面，以与多晶硅层的凹蚀的处理时间相应的距离基板正面的预定深度d1形成有凹部4a。
接下来，在整个基板正面进行例如硼(B)等p型杂质的离子注入，在基板正面的表面层，从IGBT区域21遍布到FWD区域22而以比沟槽2浅的深度形成p型基极区域5(步骤S2)。在步骤S2中，栅电极4作为掩模发挥作用，在IGBT区域21和FWD区域22的全部台面部以预定深度形成p型基极区域5。然后，形成在与n+型发射极区域6的形成区域对应的部分开口的抗蚀剂掩模31(图6的阴影部分)。例如只要形成覆盖FWD区域22并将整个IGBT区域21开口的抗蚀剂掩模31即可。然后，以该抗蚀剂掩模31和栅电极4作为掩模而进行例如砷(As)等n型杂质的离子注入，从而在IGBT区域21的p型基极区域5的表面层形成n+型发射极区域6(步骤S3)。步骤S3的离子注入可以使剂量为5×1015/cm2，使加速能量为120keV。到此为止的状态在图6、7中示出。然后，将用于形成n+型发射极区域6的抗蚀剂掩模31除去。
接下来，形成在与p+型接触区域7a的形成区域对应的部分开口的抗蚀剂掩模32(图8的阴影部分)。例如只要形成在IGBT区域21以沿第二方向y延伸的条状开口且在整个FWD区域22开口的抗蚀剂掩模32即可。然后，将该抗蚀剂掩模32和栅电极4作为掩模而进行例如硼(B)等p型杂质的离子注入，在IGBT区域21中，在n+型发射极区域6的表面层选择性地形成p+型接触区域7a。并且在FWD区域22，在p型基极区域5的表面层形成p+型接触区域7a(步骤S4)。p+型接触区域7a在IGBT区域21中形成为在第一方向x上与n+型发射极区域6交替地反复配置的平面布局，在FWD区域22中形成为沿第一方向x延伸的条状的平面布局。步骤S4的离子注入可以使剂量为3×1015/cm2，使加速能量为120keV。到此为止的状态在图8、9中示出。然后，将用于形成p+型接触区域7a的抗蚀剂掩模32除去。
接下来，以覆盖栅电极4的方式，在基板正面上沉积(形成)使硼浓度和磷浓度成为了上述条件的例如BPSG膜，来作为层间绝缘膜8(步骤S5)。然后，通过在例如氮(N2)气氛下进行20分钟左右的950℃左右温度的热处理(回流)，从而使层间绝缘膜8的表面平坦化(步骤S6)。通过使层间绝缘膜8的硼浓度和磷浓度成为上述条件，从而无论因栅电极4的上表面的凹部4a而造成的基板正面的凹凸的大小如何，都能利用回流使层间绝缘膜8的上表面8e变得大致平坦。在步骤S6中，只要以能够使层间绝缘膜8的上表面8e变平坦的程度在高温下进行回流即可，其温度例如可以为800℃以上且1000℃以下的程度，优选可以为900℃以上。然后，利用光刻和蚀刻将层间绝缘膜8图案化而形成接触孔8a，使n+型发射极区域6和p+型接触区域7a露出(步骤S7)。在图10中，用阴影表示图案化后的层间绝缘膜8。
在步骤S7中，在层间绝缘膜8的图案化时，将n+型发射极区域6和p+型接触区域7a的在接触孔8a露出的部分(台面部)也稍微除去，从而在台面部的表面形成槽8b。由此，由于与之后要形成的阻挡金属9的接触面积变大，所以能够实现低接触电阻化。或者是，能够在不增加接触电阻的状况下实现接触面积的增加量的微型化。另外，在形成接触孔8a(步骤S7的处理)之后，不进行用于将层间绝缘膜8的侧面8c的上端角部8d变得平缓的950℃左右温度的回流。进而，在形成接触孔8a以后，不进行例如800℃以上的程度的温度的热处理。由此，层间绝缘膜8的侧面8c的上端角部8d维持为大致有棱角的状态，因此，层间绝缘膜8的上表面8e的平坦性提高。尤其是，通过使形成后述的阻挡金属9(后述的步骤S9的处理)前的层间绝缘膜8的上表面8e的平坦性高，从而使本发明的效果进一步提高。到此为止的状态在图10、11中示出。
接下来，在基板正面上(层间绝缘膜8上)形成与p++型插塞区域7b的形成区域对应的部分开口的抗蚀剂掩模33。例如，只要形成以与用于形成p+型接触区域7a的抗蚀剂掩模(参照图8)同样的平面布局开口的抗蚀剂掩模33即可。然后，将该抗蚀剂掩模33和层间绝缘膜8作为掩模而进行例如氟化硼(BF2)等p型杂质的离子注入，从而在p+型接触区域7a的在接触孔8a露出的部分的表面层形成p++型插塞区域7b(步骤S8)。步骤S8的离子注入可以使剂量为3×1015/cm2，使加速能量为30keV。到此为止的状态在图12中示出。然后，将用于形成p++型插塞区域7b的抗蚀剂掩模33除去。
接下来，利用例如溅射法，在接触孔8a的内部，以沿着层间绝缘膜8的侧面8c和台面部的槽8b的内壁的方式形成成为阻挡金属9的金属膜34(步骤S9)。此时，金属膜34的厚度t3设为能够利用金属膜34填埋台面部的槽8b的内部的厚度。金属膜34是将成为第一金属膜10的例如钛膜和成为第二金属膜11的例如氮化钛膜依次层叠而成的双层结构(参照图4)。在步骤S9中，以从层间绝缘膜8的侧面8c延伸于侧面8c的上端角部8d和上表面8e上的方式，在层间绝缘膜8的整个表面形成金属膜34。到此为止的状态在图13中示出。
接下来，利用例如660℃左右温度的热处理(退火)，将金属膜34(成为第一金属膜10的例如钛膜)的与半导体部(n+型发射极区域6和p++型插塞区域7b)接触的部分硅化物化(步骤S10)。然后，利用例如化学气相沉积(CVD：Chemical Vapor Deposition)法，以将接触孔8a的内部的金属膜34的内侧填埋的方式，沉积(形成)将成为插塞电极12的例如钨层35(步骤S11)。在步骤S11中，在层间绝缘膜8的上表面8e上的金属膜34的表面也形成钨层35。到此为止的状态在图14中示出。
接下来，对钨层35进行凹蚀，直到层间绝缘膜8的上表面8e上的金属膜34露出为止(步骤S12)。在步骤S12的处理之后，残留在接触孔8a的内部的钨层35成为插塞电极12。优选地，凹蚀后的钨层35的表面位于与层间绝缘膜8的上表面8e大致相同高度的位置，但为了在层间绝缘膜8的上表面8e上的金属膜34的表面不残留钨层35，考虑余裕，也可以将钨层35凹蚀为，钨层35的表面比层间绝缘膜8的上表面8e稍微低。即，只要对钨层35进行凹蚀，直到钨层35的表面位于接触孔8a的内部为止即可。在该情况下，只要调整凹蚀的处理时间以便插塞电极12的上表面的凹部12a的深度d3不变得过深即可。到此为止的状态在图15中示出。
接下来，对金属膜34进行凹蚀，直到层间绝缘膜8的上表面8e露出为止(步骤S13)。在步骤S13的处理之后，残留在接触孔8a的内部的金属膜34成为阻挡金属9。即，利用该凹蚀将阻挡金属9的、除形成于接触孔8a的内壁的部分以外的部分除去。由于如上所述层间绝缘膜8的上表面8e是大致平坦的，所以在金属膜34的凹蚀时，层间绝缘膜8的整个上表面8e大致同时露出。另外，为了在层间绝缘膜8的侧面8c的上端角部8d上不残留金属膜34，调整金属膜34的凹蚀的处理时间以使金属膜34的上端比层间绝缘膜8的上表面8e稍微低。到此为止的状态在图16中示出。
接下来，在层间绝缘膜8和插塞电极12上，以5μm左右的厚度形成以例如铝-硅为材料的正面电极13(步骤S14)。然后，从背面侧对半导体基板进行磨削，磨削到作为半导体装置使用的产品厚度的位置(步骤S15)。然后，向基板整个背面进行例如硼等p型杂质的离子注入，从而在半导体基板的整个背面的表面层形成p+型集电极区域14(步骤S16)。到此为止的状态在图17中示出。然后，在基板背面上，形成与n+型阴极区域的形成区域对应的部分开口的抗蚀剂掩模(未图示)。然后，将该抗蚀剂掩模作为掩模，进行例如磷等n型杂质的离子注入，从而在FWD区域22中，在半导体基板的背面的表面层形成n+型阴极区域15(步骤S17)。
接下来，在将用于形成n+型阴极区域15的抗蚀剂掩模除去之后，利用激光退火使p+型集电极区域14和n+型阴极区域15活性化(步骤S18)。然后，在用例如聚酰亚胺膜等钝化膜(未图示)覆盖整个基板正面之后，将钝化膜图案化而使正面电极13和各电极板露出(步骤S19)。也可以在半导体基板的背面磨削之后，在形成p+型集电极区域14之前进行钝化膜的形成和图案化。通过在半导体基板的背面磨削后形成基板正面的钝化膜，从而能够在不受因钝化膜造成的对基板正面的高度差的不良影响的状况下进行半导体基板的背面磨削。另外，也可以在形成正面电极13之后、在半导体基板的背面磨削之前进行钝化膜的形成和图案化。
接下来，通过从半导体基板的正面侧或背面侧照射氦(He)或电子束，向n-型漂移层1导入作为寿命控制体的晶格缺陷，从而减少n-型漂移层1中的载流子的寿命(步骤S20)。通过该寿命控制，在台面部也产生晶格缺陷。在产生于台面部的晶格缺陷存在于台面部的沿着MOS栅极的部分的情况下，栅极阈值电压会下降。台面部的沿着MOS栅极的部分是指，p型基极区域5的、被n+型发射极区域6和n-型漂移层1夹着的部分，即在导通(ON)时形成n型的反转层(沟道)的部分。因此，接下来，在氢(H2)气氛下进行例如350℃左右温度的热处理(氢退火)，使台面部的晶格缺陷恢复(步骤S21)。
如上所述，在步骤S21的氢退火时，在层间绝缘膜8的上表面8e和侧面8c的上端角部8d上不存在阻挡金属9。因此，氢气氛中的氢原子的扩散不会被阻挡金属9抑制，氢原子通过正面电极13和层间绝缘膜8而到达台面部的晶格缺陷。由此，由于台面部的晶格缺陷被恢复，所以能够将栅极阈值电压恢复到与照射氦或电子束前相同的程度。然后，在半导体基板的整个背面，形成与p+型集电极区域14和n+型阴极区域15接触的背面电极16(步骤S22)。然后，通过将半导体晶片切断(切割)成芯片状使其单片化，从而完成图1～4所示的沟槽栅结构的RC-IGBT。
如以上说明，根据实施方式1，通过在插塞电极的凹蚀之后接着对阻挡金属进行凹蚀，从而能够容易地使层间绝缘膜的上表面露出。由此，正面电极隔着层间绝缘膜层叠在栅电极上，栅电极上的层间绝缘膜与正面电极之间不存在阻挡金属。因此，在氢退火时，能够使氢原子从正面电极侧通过层间绝缘膜而到达至台面部。因此，即使利用用于寿命控制的氦或电子束的照射而在台面部产生晶格缺陷导致栅极阈值电压下降，也能够稳定且容易地得到利用氢退火所实现的栅极阈值电压恢复效果。另外，根据实施方式1，在层间绝缘膜的上表面上不存在阻挡金属，从而层间绝缘膜的上表面部分成为积累于栅极绝缘膜的电荷的逸出通道。由此，电荷不会残留于栅极绝缘膜中，与层间绝缘膜的整个表面被阻挡金属覆盖的第一以往结构相比，能够提高栅极绝缘膜的耐久性。
另外，不需要以往那样的阻挡金属的图案化工序和/或阻挡金属的CMP工艺。因此，能够防止因阻挡金属的图案化的偏差而导致的可靠性下降、工序数和/或成本的增加。另外，根据实施方式1，通过将硼浓度和磷浓度比一般的组成的层间绝缘膜高的BPSG膜作为层间绝缘膜，从而能够提高层间绝缘膜在沉积时和回流时的流动性。因此，即使使沟槽间距变窄来谋求微细化，也能够无论基板正面的凹凸如何，都在回流后使层间绝缘膜的上表面大致平坦。由此，在阻挡金属的凹蚀时层间绝缘膜的上表面大致同时露出，能够防止在层间绝缘膜的上表面残留多余的阻挡金属的情况。由此，能够进一步提高利用氢退火所实现的栅极阈值电压恢复效果。另外，由于在阻挡金属的凹蚀时层间绝缘膜的上表面大致同时露出，所以与用一般的组成形成层间绝缘膜的情况相比，能够缩短阻挡金属的凹蚀时间。
(实施例1)
接下来，对层间绝缘膜8的上表面8e的平坦性进行了验证。图18是示意地表示实施例1的半导体装置的层间绝缘膜的回流后的剖面状态的剖视图。图19是示意地表示作为比较的半导体装置的层间绝缘膜的回流后的剖面状态的剖视图。首先，准备好按照上述的实施方式1的半导体装置的制造方法进行了从MOS栅极的形成(步骤S1)到正面电极13的形成(步骤S14)而得到的试样(以下称为实施例1)。即，在实施例1中，形成硼浓度和磷浓度比一般的组成的层间绝缘膜高的BPSG膜作为层间绝缘膜8。此外，省略了台面部的各半导体区域的形成(上述步骤S2～S4、S6)。沟槽2随着从开口部侧朝向底部而宽度变窄，使开口部侧的宽度w1为1.34μm，使中间的深度附近的宽度w4为1.13μm。使沟槽2的深度d4为5.26μm。另外，使台面宽度w2为1.06μm。
作为比较，准备了以一般的组成形成层间绝缘膜108的试样(以下称为比较例)。比较例的制造方法除了层间绝缘膜108的组成不同以外，其他与实施例1相同。在比较例中，沟槽102的深度d104比实施例1稍微深，其他的尺寸与实施例1大致相同。具体来说，沟槽102随着从开口部侧朝向底部而宽度变窄，使开口部侧的宽度w101为1.35μm，使中间的深度附近的宽度w104为1.12μm，使底部的宽度w105为0.92μm。使沟槽102的深度d104为6.24μm。使台面宽度w102在沟槽102的中间的深度附近为132μm。在图19中，符号101、103、104、108a、108b、109、112、113分别为n-型漂移层、栅极绝缘膜、栅电极、接触孔、台面部的槽、阻挡金属、插塞电极和正面电极。
在图18、19中分别示意地表示用扫描式电子显微镜(SEM：Scanning ElectronMicroscope)观察这些实施例1的层间绝缘膜8和比较例的层间绝缘膜108的回流后的状态的结果。根据图19所示的结果，确认到如下情况：在比较例中，与由于栅电极104的上表面的凹部104a等而在基板正面产生的凹凸相应地，在层间绝缘膜108的上表面108e产生了大的凹凸。与此相对，根据图18所示的结果，确认到如下情况：在实施例1中，即使由于栅电极4的上表面的凹部4a等而在基板正面产生了凹凸，也能够使层间绝缘膜8的上表面8e平坦。
(实施例2)
接下来，关于实施方式1的半导体装置的栅极阈值电压进行了验证。图20是表示实施例2的半导体装置的栅极阈值电压特性的特性图。按照上述实施方式1的半导体装置的制造方法，在上述各条件下制作了RC-IGBT(以下称为实施例2)。即，在实施例2中，形成硼浓度和磷浓度比一般的组成的层间绝缘膜高的BPSG膜作为层间绝缘膜8，并使层间绝缘膜8的上表面8e平坦化。另外，在实施例2中，层间绝缘膜8的上表面8e上的阻挡金属9通过凹蚀被除去，形成为层间绝缘膜8的上表面与正面电极13接触的结构。通过照射氦而进行了寿命控制(步骤S20的处理)。
作为比较，制作了具备第一以往结构的RC-IGBT(以下称为以往例)，该具备第一以往结构的RC-IGBT形成一般的组成的BPSG膜作为层间绝缘膜，且不除去从接触孔的内壁延伸到层间绝缘膜的上表面上的阻挡金属，在层间绝缘膜上隔着阻挡金属形成了正面电极。以往例的除层间绝缘膜的组成和阻挡金属的配置以外的结构和制造条件与实施例2相同。关于这些实施例2和以往例，将对氦照射前、氦照射后以及其后的氢退火后的栅极阈值电压进行测定的结果在图20中示出。使测定栅极阈值电压时的漏极电流为200mA。
如图20所示，在以往例中，确认到如下情况：由于照射氦，栅极阈值电压大幅下降，其后，即使进行氢退火也无法使栅极阈值电压恢复。其理由是，氢原子从正面电极侧向层间绝缘膜侧的扩散被层间绝缘膜的上表面上的阻挡金属抑制，氢原子无法到达半导体基板的正面，因而无法使台面部的晶格缺陷恢复。另一方面，在实施例2中，确认到如下情况：与以往例相比，由于照射氦所造成的栅极阈值电压的变动(下降)小。其理由是，在层间绝缘膜8的上表面8e和侧面8c的上端角部8d上不存在阻挡金属9，所以氢原子通过正面电极13和层间绝缘膜8而到达台面部的晶格缺陷。并且，在实施例2中，确认到如下情况：能够使因用于寿命控制的氦照射而下降的栅极阈值电压通过其后的氢退火而恢复到与照射氦前相同的程度。即，即使在如本发明那样利用凹蚀将层间绝缘膜8的上表面8e上的阻挡金属9除去的情况下，在氢退火时也能够使氢原子到达半导体基板的内部，能够使台面部的晶格缺陷恢复。
(实施例3)
接下来，对实施方式1的半导体装置的安装后的状态进行了验证。安装有实施方式1的半导体装置的半导体模块的结构在后述的实施方式3中说明。图21是示意地表示实施例3的半导体装置的布线后的正面电极的正常状态的剖视图。图22是示意地表示实施例3的半导体装置的布线后的产生了正面电极的缺损的状态的剖视图。按照上述的实施方式1的半导体装置的制造方法制作了IGBT(以下称为实施例3)。实施例3的正面电极13形成为将铝膜(也可以是铝-硅等铝合金膜，以下简称为铝膜(最下层的金属电极膜))17和镍膜(也可以是镍-磷等镍合金膜，以下简称为镍膜(上层的金属电极膜))18依次层叠而成的层叠结构。实施例3的正常的状态在图21中表示，非正常的状态在图22中表示。
实施例3的正常的状态是指，在配置正面电极13的整个区域(例如活性区域)内层间绝缘膜8和插塞电极12被铝膜17覆盖的状态。实施例3的非正常的状态是指，在配置正面电极13的区域中铝膜17产生缺损41，层间绝缘膜8和/或插塞电极12在铝膜17的缺损41的位置与镍膜18接触的状态。铝膜17的缺损41是指，在层间绝缘膜8以及插塞电极12与镍膜18之间局部地不存在铝膜17的位置。
作为在铝膜17产生缺损41的一例，例如在铝膜17成膜前，在层间绝缘膜8上残留有残渣(微粒)等异物。在该情况下，铝膜17以在覆盖异物的部分沿着异物隆起为凸状的状态成膜。在因该异物而隆起的部分与不存在异物的大致平坦的部分之间的分界处，铝膜17的厚度变薄。因此，如果在将镍膜18镀覆于铝膜17的表面之前对铝膜17进行蚀刻，则铝膜17的因异物而隆起的部分容易与异物一起被除去，如图22所示成为缺损41。
在上述的第一以往结构(参照图23)中，确认到如下情况：在铝膜214产生了缺损221的情况下，由于因镍膜215的温度上升而产生的热应力，会如上所述地在层间绝缘膜210发生龟裂223、或者阻挡金属211和/或或层间绝缘膜210发生剥离。另外，确认到越过层间绝缘膜210而在半导体基板发生龟裂的情况。由此，确认到漏电流变大、漏电流一直流动而无法关断的状态等导致元件破坏的情况。即，在第一以往结构中，确认到如下情况：因安装时和/或其后的热循环等而使老化迅速发展，与不使用插塞电极的第二以往结构相比寿命短。
与此相对，在实施例3中，确认到如下情况：在正常的状态(图21)和非正常的状态(图22)中的任意一方，都能够将预定特性和寿命维持为与第二以往结构相同的程度(老化的发展)。其理由如下。由于在层间绝缘膜8的上表面8e和侧面8c的上端角部8d上不存在与镍膜18的紧贴性高的阻挡金属9，因此，镍膜18在层间绝缘膜8的上表面8e和侧面8c的上端角部8d与层间绝缘膜8接触(由符号42所示的虚线包围的部分)。由此，镍膜18与层间绝缘膜8的紧贴力比层间绝缘膜210的整个表面被阻挡金属211覆盖的第一以往结构低。因此，在安装时和/或其后的热循环等中，层间绝缘膜8不易受到因镍膜18的温度上升而造成的热应力，层间绝缘膜8不会发生龟裂。另外，由于层间绝缘膜8不发生剥离，所以能够将层间绝缘膜8的绝缘性维持为与第二以往结构相同的程度。另外，由于插塞电极12的机械强度高，所以即使镍膜18与插塞电极12的紧贴力高，插塞电极12也不会因由镍膜18的温度上升造成的热应力而发生龟裂。另外，发明人还确认到如下情况：即使假设插塞电极12因由镍膜18的温度上升造成的热应力而从接触孔8a被拔出，也能够确保层间绝缘膜8的绝缘性，元件正常工作。
(实施方式2)
接下来，说明实施方式2的半导体装置的结构。图25是表示实施方式2的半导体装置的结构的剖视图。在图25中，表示图1的剖切线A－A’处的剖面结构。实施方式2的半导体装置的相当于图1的剖切线B－B’的剖面结构省略了图示，但是为在图3的剖视图中，与图25同样地设置有阻挡金属19和后述的狭缝19a的结构。
图26是表示从半导体基板的正面侧观察图25的阻挡金属的狭缝的布局的俯视图。图27、28是表示从半导体基板的正面侧观察图25的阻挡金属的狭缝的布局的另外一例的俯视图。在图26～28中，正面电极13省略了图示，表示层间绝缘膜8的上表面8e在阻挡金属19的狭缝19a露出的状态。
实施方式2的半导体装置与实施方式1的半导体装置的不同之处在于，不仅是层间绝缘膜8的侧面8c和台面部的槽8b的内壁由阻挡金属19覆盖，而且层间绝缘膜8的侧面8c的上端角部8d和上表面8e也由阻挡金属19覆盖，并且在该阻挡金属19的一部分设置有狭缝19a。狭缝19a是指，沿厚度方向贯通阻挡金属19并到达层间绝缘膜8的槽(第二槽)。
即，层间绝缘膜8的一部分在阻挡金属19的狭缝19a露出。阻挡金属19的狭缝19a中埋入有正面电极13。在图25中，表示将例如铝膜17和镍膜18依次层叠而成的双层结构的正面电极13，表示在阻挡金属19的狭缝19a中埋入有正面电极13的最下层的铝膜17的情况。
优选地，阻挡金属19的狭缝19a例如配置于将层间绝缘膜8的上表面8e露出的位置。其理由例如如下。一个理由是，能够得到与实施方式1(在阻挡金属19不设置狭缝19a)同样的效果。第二个理由是，在氢退火时，氢能够经由没有阻挡金属19的狭缝19a的区域到达半导体基板内部，从而使台面部的晶格缺陷恢复。第三个理由是，由于能够抑制阻挡金属19的厚度产生偏差的情况，所以容易稳定地确保阻挡金属19与层间绝缘膜8的紧贴性。
另外，在阻挡金属19可以设置有多个狭缝19a。当在阻挡金属19设置多个狭缝19a的情况下，全部的狭缝19a也例如配置于将层间绝缘膜8的上表面8e露出的位置。由此，在氢退火时，氢能够经由没有阻挡金属19的狭缝19a的区域到达半导体基板内部，从而使台面部的晶格缺陷恢复。另外，与将多个狭缝19a的一部分(或全部)设置于层间绝缘膜8的侧面8c的情况相比，能够确保层间绝缘膜8与铝膜17的紧贴性。
在除设置有狭缝19a的位置以外的部分，阻挡金属19将层间绝缘膜8的上表面8e覆盖。因此，如果铝膜17产生缺损(参照图22的符号41)，则在层间绝缘膜8的上表面8e，有时阻挡金属19与铝膜17的上层的镍膜18接触，但不会产生上述的第一以往结构(参照图23)那样的问题。其理由是，通过设置狭缝19a，层间绝缘膜8与镍膜18经由阻挡金属19接触的面积减少，对层间绝缘膜8的热应力降低。
另外，即使层间绝缘膜8的上表面8e和侧面8c的上端角部8d局部地由阻挡金属19覆盖，也能够确保由步骤S21的氢退火实现的栅极阈值电压恢复效果。其理由是，与阻挡金属19在层间绝缘膜8的上表面8e上残留的宽度(以下称为阻挡金属19的在层间绝缘膜8的上表面8e上的部分19b的残留宽度)w6相比，氢在Si(半导体基板)中的扩散距离足够大。阻挡金属19的在层间绝缘膜8的上表面8e上的部分19b的残留宽度w6是指，阻挡金属19的在层间绝缘膜8的上表面8e上的、隔着狭缝19a相对的部分各自在第二方向y上的宽度。
另外，阻挡金属19的狭缝19a也可以设置为例如从半导体基板的正面侧看沿与接触孔8a相同的大致第一方向x延伸的条状的布局(参照图26)。由此，在氢退火时，氢能够经由没有阻挡金属19的狭缝19a的区域到达半导体基板内部，使台面部的晶格缺陷恢复。另外，阻挡金属19的狭缝19a的侧壁也可以相对于层间绝缘膜8的表面具有斜度。即，狭缝19a的剖面形状也可以为大致梯形。
另外，阻挡金属19的狭缝19a也可以设置为例如从半导体基板的正面侧看时，沿大致第一方向x延伸的直线与沿大致第二方向y延伸的直线交叉而成的格子状的布局(参照图27)。在该情况下，在相邻的接触孔8a之间的中心附近，狭缝19a以沿大致第一方向x延伸的直线状的布局配置。并且，在相邻的接触孔8a之间的靠近接触孔8a的位置，阻挡金属19的在层间绝缘膜8的上表面8e上的部分19b与狭缝19a在第一方向x上交替地反复配置。
另外，阻挡金属19’的狭缝19a’可以设置为例如从半导体基板的正面侧看沿大致第二方向y延伸的条状的布局(参照图28)。在该情况下，阻挡金属19’的在层间绝缘膜8的上表面8e上的部分19b’和狭缝19a’都遍布相邻的接触孔8a之间而设置。并且，阻挡金属19’的在层间绝缘膜8的上表面8e上的部分19b’与狭缝19a’在第一方向x上交替地反复配置。此外，在图26～28中，将阻挡金属19的在层间绝缘膜8的侧面8c上的部分省略了图示。
优选地，阻挡金属19的狭缝19a的宽度(第二方向y上的宽度)w5例如比栅电极4与栅极绝缘膜3的沟槽2的侧壁处的部分的界面间的宽度(即栅电极4的宽度(第二方向y上的宽度)w11)窄。其理由如下。栅极绝缘膜3的在p型基极区域与n+型发射极区域6的界面附近的部分3a的状态最影响栅极阈值电压。通过使阻挡金属19的狭缝19a的宽度w5比栅电极4的宽度w11窄，从而能够隔着层间绝缘膜8沿深度方向z用阻挡金属19覆盖栅极绝缘膜3的最影响栅极阈值电压的部分3a。因此，优选地，阻挡金属19的在层间绝缘膜8的上表面8e上的部分19b的残留宽度w6是能够用阻挡金属19隔着层间绝缘膜8覆盖栅极绝缘膜3的沟槽2的侧壁处的部分的程度的宽度。
关于实施方式2的半导体装置的制造方法，只要例如在实施方式1的半导体装置的制造方法(参照图5A、5B)中，使用在与狭缝19a的形成区域对应的部分开口的蚀刻掩模对阻挡金属19选择性地进行蚀刻，来代替步骤S13(阻挡金属的凹蚀)的处理即可。
如以上说明，根据实施方式2，通过在阻挡金属设置狭缝，从而能够在层间绝缘膜的表面选择性地设置不被阻挡金属覆盖的部分，因此能够得到与实施方式1同样的效果。
(实施方式3)
接下来，在实施方式3中，说明安装了实施方式1的半导体装置的半导体模块的结构。图29是表示从半导体芯片的正面侧观察实施方式3的半导体模块的布局的俯视图。图30是表示图29的剖切线H－H’处的剖面结构的剖视图。图29、30所示的实施方式3的半导体模块是安装了具备实施方式1的半导体装置的结构的半导体芯片51的封装50。图29、30中表示安装了两个半导体芯片51的情况。
半导体芯片51的背面电极16经由焊料层61与配置于半导体芯片51的背面侧的第一散热片52接合。半导体芯片51的正面电极13经由焊料层62与配置于半导体芯片51的正面侧的端子53的一个主面接合。端子53具有将半导体芯片51与后述的第二散热片54电转接且热转接的功能。端子53的另一个主面经由焊料层63与第二散热片54接合。
即，半导体芯片51以被夹在第一散热片52、第二散热片54之间的方式配置，能够分别从两个面(正面和背面)散热。从与两个半导体芯片51之中的一个半导体芯片51接合的第一散热片52和与另一个半导体芯片51接合的第二散热片54分别延伸的接头部52a、54a经由焊料层64接合。由此，第一散热片52、第二散热片54彼此电连接。
两个半导体芯片51例如分别构成串联的两个IGBT中的高电位侧(上臂)的IGBT和FWD、以及低电位侧的(下臂)的IGBT和FWD，所述串联的两个IGBT构成电力转换用桥电路的一相(未图示)。半导体芯片51、主端子56的一个端部和信号端子57的一个端部被封装树脂55封装，所述封装树脂55填充于隔着半导体芯片51相对的第一散热片52与第二散热片54之间、以及两个半导体芯片51之间。
作为主端子56，至少设置有一个端部分别与封装50的省略图示的高电位电源线、低电位电源线和输出端子56c连接的高电位电源端子56a、低电位电源端子56b和输出端子56c。信号端子57的一个端部经由键合线(未图示)与对应的半导体芯片51的电极板电连接。主端子56的另一个端部和信号端子57的另一个端部从封装50引出到外侧。
以上，本发明并不限于上述的各实施方式，而能够应用于具备隔着阻挡金属设置于接触孔的内部的插塞电极并且因利用氦或电子束的照射而在半导体基板的内部产生的晶格缺陷而会产生问题的各种结构的半导体装置。例如，在上述的各实施方式中，以在同一半导体基板中设置有沟槽栅型IGBT和FWD的RC-IGBT为例进行了说明，但不限于沟槽栅结构，对于在基板正面上以平板状设置有MOS栅极的平面栅极结构的半导体装置，本发明也能够应用。另外，在上述的各实施方式中，以具备多个MOS栅极的情况为例进行了说明，但在具备一个MOS栅极的情况下也能够起到同样的效果。另外，在上述的各实施方式中，以具备从开口部侧朝向底部具有相同宽度的沟槽的情况为例进行了说明，但也可以是沟槽的宽度随着从开口部侧朝向底部而变窄。另外，在本发明中，各部分的尺寸和/或杂质浓度等可根据要求的规格等进行各种设定。另外，在上述的各实施方式中，将构成设备的各半导体区域设为利用离子注入而形成的扩散区域，但不限于此，也可以将构成设备的任意一个以上的半导体区域设为利用外延生长而形成的沉积层。另外，镍膜除了是通过化学镀法等形成的镀膜以外，也可以是通过溅射法形成的溅射膜。另外，在各实施方式中，将第一导电型设为n型，将第二导电型设为p型，但本发明对于将第一导电型设为p型、将第二导电型设为n型也同样成立。
产业上的可使用性
如上，本发明的半导体装置和半导体装置的制造方法对于沟槽栅结构的半导体装置是有用的，尤其适用于沟槽间距窄的微细结构的半导体装置。

Claims (21)

1.一种半导体装置的制造方法，其特征在于，包括：
第一形成工序，在半导体基板的第一主面上形成绝缘膜；
第二形成工序，形成沿深度方向贯通所述绝缘膜并到达所述半导体基板的接触孔；
第三形成工序，从所述绝缘膜的表面遍及所述半导体基板的在所述接触孔露出的半导体部的表面而形成与所述半导体部的紧贴性高的金属膜；
第四形成工序，以埋入到所述接触孔的内部的所述金属膜的内侧的方式在所述金属膜的表面形成金属层；
第一除去工序，对所述金属层进行凹蚀，将所述金属层的、除所述接触孔的内部的部分以外的部分除去，使所述金属膜露出；
第二除去工序，对所述金属膜的、在所述第一除去工序中露出了的部分进行凹蚀，使所述绝缘膜露出；
照射工序，向所述半导体基板照射轻离子或电子束；以及
热处理工序，利用氢气氛下的热处理，使在所述照射工序中产生于所述半导体基板的晶格缺陷恢复，
在所述第二形成工序中，贯通所述绝缘膜而形成用于形成表面电极与所述半导体部的接触的所述接触孔，并且将所述半导体部的露出于所述接触孔的表面也除去而使所述半导体部在所述接触孔露出的部分比所述绝缘膜与所述半导体部的界面向所述半导体基板的第二主面侧凹陷，由此形成第一槽，
在所述第三形成工序中，以填埋所述第一槽的方式形成所述金属膜。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一形成工序中，作为所述绝缘膜，形成氧化硅膜，所述氧化硅膜以2.6wt％以上且3.8wt％以下的杂质浓度包含硼，并以3.6wt％以上且4.4wt％以下的杂质浓度包含磷。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一除去工序中，对所述金属层进行凹蚀，直到所述金属层的表面位于所述接触孔的内部为止。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
在所述第二除去工序中，以所述绝缘膜的、形成所述接触孔的侧壁的侧面的上端露出的方式对所述金属膜进行凹蚀。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一形成工序中，使所述绝缘膜的厚度为所述接触孔的宽度以上的厚度。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一形成工序之前还包含第五形成工序，所述第五形成工序在从所述半导体基板的第一主面起以预定深度形成的沟槽的内部隔着栅极绝缘膜形成栅电极，
在所述第五形成工序中，以所述栅电极的表面位于所述沟槽的内部的方式形成所述栅电极，
在所述第一形成工序中，以覆盖所述栅电极的方式形成所述绝缘膜，使所述绝缘膜的、除所述栅电极上的部分以外的部分的厚度为所述接触孔的宽度以上的厚度。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在所述第五形成工序中，以比所述沟槽的宽度窄的间隔配置多个所述沟槽。
8.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在所述热处理工序中，使在所述半导体基板的、夹在相邻的所述沟槽之间的部分产生的所述晶格缺陷恢复。
9.根据权利要求6所述的半导体装置的制造方法，其特征在于，
所述第五形成工序包括：
在第一导电型的所述半导体基板的、形成第一半导体元件的第一形成区域和形成第二半导体元件的第二形成区域形成多个所述沟槽的工序；
隔着所述栅极绝缘膜在所述沟槽的内部形成所述栅电极的工序；
在所述半导体基板的、夹在相邻的所述沟槽之间的部分，以隔着所述栅极绝缘膜与所述栅电极相对的方式形成第二导电型的第一半导体区域的工序；以及
在所述第一形成区域的所述第一半导体区域的内部，以隔着所述栅极绝缘膜与所述栅电极相对的方式选择性地形成第一导电型的第二半导体区域的工序，
在所述第二除去工序之后且在所述照射工序之前，还包括：
形成与所述第一形成区域的所述第一半导体区域和所述第二半导体区域接触，并且与所述第二形成区域的所述第一半导体区域接触的第一电极的工序；
在所述第一形成区域中在所述半导体基板的所述第二主面的表面层形成第二导电型的第三半导体区域，并在所述第二形成区域中在所述半导体基板的所述第二主面的表面层形成杂质浓度比所述半导体基板高的第一导电型的第四半导体区域的工序；以及
形成与所述第三半导体区域和所述第四半导体区域接触的第二电极的工序。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第三形成工序中，将钛膜和氮化钛膜依次层叠作为所述金属膜。
11.根据权利要求1至10中任一项所述的半导体装置的制造方法，其特征在于，
在所述第四形成工序中，形成钨层作为所述金属层。
12.一种半导体装置，其特征在于，具备：
多个沟槽，其从半导体基板的第一主面起以预定深度设置；
栅电极，其隔着栅极绝缘膜设置于所述沟槽的内部；
绝缘膜，其设置于所述半导体基板的第一主面上，并覆盖所述栅电极；
接触孔，其沿深度方向贯通所述绝缘膜，并到达所述半导体基板；
金属膜，其从所述接触孔的侧壁遍及所述半导体基板的在所述接触孔露出的半导体部的表面而设置，且所述金属膜与所述半导体部的紧贴性高；
金属层，其埋入到所述接触孔的内部的所述金属膜的内侧；以及
第一电极，其设置于所述绝缘膜和所述金属层的表面，
所述栅电极的表面位于所述沟槽的内部，
所述半导体部的露出于用于形成所述第一电极与所述半导体部的接触的所述接触孔的部分比所述绝缘膜与所述半导体部的界面向所述半导体基板的第二主面侧凹陷而形成有第一槽，
所述金属膜以填埋所述第一槽的方式形成。
13.根据权利要求12所述的半导体装置，其特征在于，
在所述金属膜的一部分具有沿厚度方向贯通所述金属膜的狭缝状的第二槽，
所述第二槽的宽度比所述栅电极的宽度窄。
14.根据权利要求12所述的半导体装置，其特征在于，
所述绝缘膜是氧化硅膜，所述氧化硅膜以2.6wt％以上且3.8wt％以下的杂质浓度含有硼，并以3.6wt％以上且4.4wt％以下的杂质浓度含有磷。
15.根据权利要求12所述的半导体装置，其特征在于，
所述绝缘膜的所述栅电极上的部分的厚度等于所述绝缘膜的所述栅电极上的部分以外的部分的厚度与从所述半导体基板的第一主面到所述栅电极的表面为止的深度的总和。
16.根据权利要求12所述的半导体装置，其特征在于，
在所述半导体基板的、除夹在相邻的所述沟槽之间的部分以外的部分导入有利用轻离子或电子束的照射而产生的晶格缺陷。
17.根据权利要求12所述的半导体装置，其特征在于，
所述金属膜位于比角部更靠所述半导体部侧的位置，所述角部是所述绝缘膜的所述第一电极侧的表面与所述绝缘膜的在所述接触孔露出的侧面的交线处。
18.根据权利要求13所述的半导体装置，其特征在于，
所述第二槽沿厚度方向贯通所述金属膜，并到达所述绝缘膜的所述第一电极侧的表面。
19.根据权利要求12所述的半导体装置，其特征在于，
所述第一电极覆盖所述绝缘膜和所述金属层的整个面。
20.根据权利要求17所述的半导体装置，其特征在于，
所述第一电极具有将成分不同的两层以上的金属电极膜依次层叠而成的层叠结构，
最下层的所述金属电极膜是铝膜或铝合金膜，且覆盖所述绝缘膜和所述金属层的至少一部分。
21.根据权利要求20所述的半导体装置，其特征在于，
所述第一电极具有将镍膜或镍合金膜作为上层的所述金属电极膜而层叠在最下层的所述金属电极膜上而成的所述层叠结构。
CN201780032407.4A 2016-09-20 2017-09-15 半导体装置和半导体装置的制造方法 Active CN109314139B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016183126 2016-09-20
JP2016-183126 2016-09-20
PCT/JP2017/033604 WO2018056233A1 (ja) 2016-09-20 2017-09-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN109314139A CN109314139A (zh) 2019-02-05
CN109314139B true CN109314139B (zh) 2022-04-15

Family

ID=61689481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780032407.4A Active CN109314139B (zh) 2016-09-20 2017-09-15 半导体装置和半导体装置的制造方法

Country Status (4)

Country Link
US (2) US11264490B2 (zh)
JP (1) JP6704057B2 (zh)
CN (1) CN109314139B (zh)
WO (1) WO2018056233A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6830390B2 (ja) * 2017-03-28 2021-02-17 エイブリック株式会社 半導体装置
JP7081087B2 (ja) 2017-06-02 2022-06-07 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP6984749B2 (ja) * 2018-06-22 2021-12-22 富士電機株式会社 半導体装置の製造方法および半導体装置
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
EP3843132A4 (en) * 2019-04-16 2021-11-24 Fuji Electric Co., Ltd. SEMICONDUCTOR DEVICE AND ITS PRODUCTION PROCESS
JP7346889B2 (ja) * 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
JP7246287B2 (ja) * 2019-09-13 2023-03-27 株式会社東芝 半導体装置およびその製造方法
CN115152034A (zh) * 2020-09-11 2022-10-04 富士电机株式会社 半导体装置
KR102261571B1 (ko) * 2020-11-25 2021-06-07 주식회사 유니테스트 페로브스카이트 태양 전지 모듈 및 이의 제조 방법
WO2023157395A1 (ja) * 2022-02-18 2023-08-24 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131624A (en) 1980-03-21 1981-10-15 Toray Ind Inc Production of copolymer polyester
JP2787921B2 (ja) * 1989-01-06 1998-08-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH06310729A (ja) 1993-04-23 1994-11-04 Toshiba Corp Ｍｏｓゲートを備える半導体装置
JPH07249629A (ja) 1994-03-11 1995-09-26 Nippon Steel Corp 半導体素子の製造方法
US20060055056A1 (en) * 2003-11-21 2006-03-16 Denso Corporation Semiconductor equipment having a pair of heat radiation plates
US7407875B2 (en) 2006-09-06 2008-08-05 International Business Machines Corporation Low resistance contact structure and fabrication thereof
JP5672719B2 (ja) 2010-03-03 2015-02-18 株式会社デンソー パワー素子を備えた半導体装置の製造方法
KR101660782B1 (ko) * 2010-07-29 2016-09-29 삼성전자주식회사 메모리 소자 및 이의 제조방법
JP2012069861A (ja) 2010-09-27 2012-04-05 Renesas Electronics Corp 半導体装置の製造方法
DE102012200056A1 (de) * 2011-01-12 2012-07-12 Denso Corporation Halbleitervorrichtung und Verfahren zur Herstellung hiervon
JP5287893B2 (ja) * 2011-02-08 2013-09-11 株式会社デンソー 半導体装置およびその製造方法
WO2012124784A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2013122982A (ja) * 2011-12-12 2013-06-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP6086360B2 (ja) * 2012-04-27 2017-03-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
WO2014068813A1 (ja) * 2012-10-30 2014-05-08 パナソニック株式会社 半導体装置
JP6291981B2 (ja) * 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
DE102014106825B4 (de) * 2014-05-14 2019-06-27 Infineon Technologies Ag Halbleitervorrichtung
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2016111084A (ja) * 2014-12-03 2016-06-20 トヨタ自動車株式会社 半導体装置とその製造方法
JP6296970B2 (ja) * 2014-12-12 2018-03-20 三菱電機株式会社 半導体装置及びその製造方法
JP6406361B2 (ja) * 2015-02-03 2018-10-17 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN109314139A (zh) 2019-02-05
JPWO2018056233A1 (ja) 2019-06-24
US11264490B2 (en) 2022-03-01
US11869961B2 (en) 2024-01-09
WO2018056233A1 (ja) 2018-03-29
US20190097030A1 (en) 2019-03-28
US20220140121A1 (en) 2022-05-05
JP6704057B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
CN109314139B (zh) 半导体装置和半导体装置的制造方法
US7635892B2 (en) Semiconductor device
US7629226B2 (en) Semiconductor device and manufacturing method thereof
US20160284588A1 (en) Semiconductor device and manufacturing method
US10403554B2 (en) Method for manufacturing semiconductor device
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US7759711B2 (en) Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same
CN108574000B (zh) 半导体装置和半导体装置的制造方法
CN110858547A (zh) 具有可靠可验证p接触的功率半导体器件和方法
JP4986420B2 (ja) トランジスタ
JP2005079462A (ja) 半導体装置およびその製造方法
US10847647B2 (en) Power semiconductor devices having top-side metallization structures that include buried grain stop layers
CN107437511B (zh) 用于形成半导体器件的方法以及半导体器件
US10998418B2 (en) Power semiconductor devices having reflowed inter-metal dielectric layers
JP7415413B2 (ja) 半導体装置
US20230261094A1 (en) Semiconductor device and method of manufacturing the same
JP7371426B2 (ja) 半導体装置
JP2024040114A (ja) 半導体装置および半導体装置の製造方法
CN116387351A (zh) 背面漏极引出的hemt器件及其制备方法
JP2020047672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN117690959A (zh) 半导体器件和制造该半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant