CN110858547A - 具有可靠可验证p接触的功率半导体器件和方法 - Google Patents

具有可靠可验证p接触的功率半导体器件和方法 Download PDF

Info

Publication number
CN110858547A
CN110858547A CN201910777911.8A CN201910777911A CN110858547A CN 110858547 A CN110858547 A CN 110858547A CN 201910777911 A CN201910777911 A CN 201910777911A CN 110858547 A CN110858547 A CN 110858547A
Authority
CN
China
Prior art keywords
region
semiconductor
source
implant
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910777911.8A
Other languages
English (en)
Inventor
M.贝宁格尔-比纳
M.戴内斯
I.迪尔恩斯托尔菲尔
E.格里布尔
J.G.莱文
A.莫德
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of CN110858547A publication Critical patent/CN110858547A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

形成功率半导体器件的方法包括提供有表面的半导体本体；形成多个沟槽，沟槽从表面沿竖直方向延伸到半导体本体中，两个相邻沟槽的彼此面对的两个沟槽侧壁沿第一横向方向横向限定半导体本体的台面区；在台面区中形成第二导电类型的半导体本体区，台面区中的半导体本体区的表面至少部分形成半导体本体表面；在半导体本体表面上形成第一绝缘层，第一绝缘层有暴露台面区表面的至少部分的至少一个接触孔；使第二导电类型的半导体本体区经受倾斜源注入，其至少部分使用至少一个接触孔作为掩模基底用于在台面区中形成第一导电类型的半导体源区，倾斜源注入从竖直方向倾斜至少10°的角度，形成的半导体源区延伸不超过沿第一横向方向的台面区的宽度的80％。

Description

具有可靠可验证p接触的功率半导体器件和方法
技术领域
本说明书涉及功率半导体器件的实施例以及处理功率半导体器件的方法的实施例。特别地，本说明书涉及新的本体区形成过程的各方面和对应的器件。
背景技术
汽车、消费者和工业应用中的现代设备的诸如转换电能和驱动电动机或电机器的许多功能依赖于功率半导体开关。例如，仅举几个例子，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已经用于各种应用，包括但不限于功率转换器和电源中的开关。
功率半导体器件通常包括半导体本体，该半导体本体被配置为沿器件的两个负载端子之间的负载电流路径传导负载电流。此外，负载电流路径可以通过有时称为栅电极的绝缘电极来控制。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和截止状态之一。在一些情况下，栅电极可以包括在功率半导体开关的沟槽内，其中沟槽可以表现出例如条带配置或针状配置。
通常期望使例如开关损耗（功率半导体器件的导通状态期间的导通状态损耗和截止状态期间的关断状态损耗）的损耗保持为低。
此外，功率半导体器件通常应表现出高可靠性。为此，期望在发货给客户之前检查器件的正确制造和/或适当功能，并且特别地，识别在制造期间可能已经发生的最终错误。例如，排除被认为表现出制造错误的那些芯片，以免发货给客户。
检查器件的正确制造可能以几个阶段进行。例如，在一个阶段处，可以检查半导体源区和本体区是否已经在半导体本体内正确地形成和/或半导体源区和本体区是否被正确地连接到器件的负载端子。
发明内容
这里描述的各方面进行了以下考虑：虽然检查功率半导体器件的正确制造可能以制造期间的多个阶段进行，但是由单个缺陷例如在制作半导体源区期间引起的缺陷可能在一些情况下在晶片级上的制造期间或之后不可靠地被检测。因此，可能期望借助于器件设计使这种缺陷的发生概率最小化。例如，可以修改制造过程，使得两个缺陷需要在制造过程中的两个不同时间处在晶片上的同一点上出现。
此外，本文描述的各方面涉及新台面区形成过程，其允许关于该区的指定功能的高效检查和该区的指定功能的高度可靠实现中的至少一个，特别是在具有图案沟槽结构的半导体器件的上下文内，根据其，不同类型的沟槽（例如，具有不同类型的电极，诸如源电极和栅电极）定期彼此紧密相邻地布置。这种结构可以例如被实现为形成高效MOSFET或IGBT，其中所述台面区可以包括半导体源区和互补导电类型的半导体本体区，并且两者都连接到器件的源负载端子。
根据一个实施例，一种形成功率半导体器件的方法包括：提供具有表面的半导体本体；形成多个沟槽，沟槽从表面沿竖直方向延伸到半导体本体中，其中沟槽中的两个相邻沟槽的彼此面对的两个沟槽侧壁沿第一横向方向横向地限定半导体本体的台面区；在台面区中形成第二导电类型的半导体本体区，其中台面区中的半导体本体区的表面至少部分地形成半导体本体表面；在半导体本体表面上形成第一绝缘层，第一绝缘层具有暴露台面区表面的至少一部分的至少一个接触孔；使第二导电类型的半导体本体区经受倾斜源注入（implantation），其至少部分地使用至少一个接触孔作为掩模基底以用于在台面区中形成第一导电类型的半导体源区，其中倾斜源注入从竖直方向倾斜至少10°的角度，并且其中形成的半导体源区延伸不超过沿第一横向方向的台面区的宽度的80％。
根据另一实施例，一种形成功率半导体器件的方法包括：提供具有表面的半导体本体；形成多个沟槽，沟槽从表面沿竖直方向延伸到半导体本体中，其中沟槽中的两个相邻沟槽的彼此面对的两个沟槽侧壁沿第一横向方向横向地限定半导体本体的台面区；在台面区中形成第二导电类型的半导体本体区，其中台面区中的半导体本体区的表面至少部分地形成半导体本体表面；在半导体本体表面上形成第一绝缘层，第一绝缘层具有暴露台面区表面的至少一部分的至少一个接触孔；形成抗蚀剂层，抗蚀剂层包括至少一个开口和至少一个抗蚀剂块（resist block），至少一个开口部分地暴露台面区表面，并且至少一个抗蚀剂块部分地覆盖台面区表面；使第二导电类型的半导体本体区经受沿竖直方向的源注入，其至少部分地使用至少一个接触孔和至少一个抗蚀剂块作为掩模基底以用于在台面区中形成第一导电类型的半导体源区，其中形成的半导体源区延伸不超过沿第一横向方向的台面区的宽度的80％。
根据另一实施例，提出了一种功率半导体器件。该半导体器件包括半导体本体，该半导体本体耦合到第一负载端子和第二负载端子并且被配置为在所述端子之间传导负载电流，其中功率半导体器件还包括：第一沟槽和第二沟槽，其沿竖直方向从半导体本体的表面延伸，其中沟槽沿第一横向方向横向地限定台面区；第一导电类型的半导体源区和第二导电类型的半导体本体区，两个区都布置在与第一沟槽的沟槽侧壁相邻的台面区中并且电连接到第一负载端子，其中半导体源区基于第一注入材料，并且其中第一沟槽被配置用于在本体区中引起反型沟道以控制台面区中的负载电流；第一绝缘层，布置在半导体本体表面上方并具有多个绝缘块，其中两个绝缘块横向地限定第一绝缘层的接触孔，其中第一负载端子延伸到接触孔中以接触台面区的表面处的半导体本体区和半导体源区两者，其中两个绝缘块中的第一个与第一沟槽横向重叠，并且两个绝缘块中的第二个与第二沟槽横向重叠，第一绝缘块具有沿第一横向方向的第一注入材料的第一横向浓度分布，其不同于第二绝缘块中存在的沿第一横向方向的第一注入材料的第二横向浓度分布。
在阅读以下详细描述并查看附图后，本领域技术人员将认识到另外的特征和优点。
附图说明
附图中的部分不一定按比例绘制，而是着重于说明本发明的原理。此外，在附图中，相同的附图标记表示对应的部分。在图中：
图1示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的竖直截面的一部分；
图2-4每个示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的水平投影的一部分；
图5-9每个示意性和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的竖直截面的一部分；
图10-11每个示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的水平投影的一部分；
图12-13每个示意性和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的竖直截面的一部分；
图14-15每个示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的水平投影的一部分；
图16示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的各阶段；
图17A-B每个示意性和示例性地图示根据一个或多个实施例的功率半导体器件的竖直截面的一部分；和
图18示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的功率半导体器件的竖直截面的一部分。
具体实施方式
在下面的详细描述中，参考了形成其一部分的附图，并且其中通过图示的方式示出了其中可以实施本发明的具体实施例。
在这方面，可以参考描述附图的取向来使用方向术语，诸如“顶部”、“底部”、“下方”、“前”、“后”、“前部”、“尾部”、“上方”等。因为实施例的部分可以定位在许多不同的取向上，所以方向术语被用于说明的目的而不以任何方式进行限制。应当理解，可以利用其他实施例并且可以进行结构或逻辑上的改变而不脱离本发明的范围。因此，以下详细描述不应被视为具有限制意义的，并且本发明的范围由所附权利要求来限定。
现在将详细参考各种实施例，其一个或多个示例在附图中图示。每个示例都是以解释的方式提供的，并不意味着作为对本发明的限制。例如，作为一个实施例的一部分图示或描述的特征也可以在其他实施例上使用或与其他实施例结合使用，以产生又一个实施例。本发明旨在包括这样的修改和变化。示例使用特定语言来描述，其不应被解释为限制所附权利要求的范围。附图未按比例绘制，而仅用于说明性目的。为清楚起见，如果没有另外说明，则相同的元件或制造步骤在不同的附图中由相同的附图标记指代。
本说明书中使用的术语“水平”旨在描述基本平行于半导体衬底或半导体结构的水平表面的取向。其可以是例如半导体晶片或管芯或芯片的表面。例如，下面提到的第一横向方向X和第二横向方向Y都可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
本说明书中使用的术语“竖直”旨在描述基本垂直于水平表面即平行于半导体晶片/芯片/管芯的表面的法线方向而布置的取向。例如，下面提到的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的延伸方向。这里，延伸方向Z也被称为“竖直方向Z”。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。或者，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂，且第二导电类型可以是n掺杂。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在半导体器件的两个区、区段、区域、部或部分或一个或多个器件的不同端子之间或端子或金属化或电极和半导体器件的一部或一部分之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应半导体器件的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡可以不包括另外的中间元件等。
另外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”是在其一般有效理解的上下文中使用的，并且因此旨在描述两个或更多个组件彼此分离定位并且没有连接这些组件的欧姆连接。然而，彼此电绝缘的组件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举例来说，电容器的两个电极可以例如通过例如电介质的绝缘而彼此电绝缘并且同时彼此机械地且电容地耦合。
本说明书中描述的特定实施例属于但不限于表现出条带单元或蜂窝单元配置的功率半导体开关，例如，可以在功率转换器或电源内使用的功率半导体器件。因此，在一个实施例中，这种器件可以被配置为承载将被馈送到负载和/或由功率源提供的负载电流。例如，功率半导体器件可以包括一个或多个有源功率半导体单元，诸如单片集成二极管单元（例如两个反串联连接二极管的单片集成单元）、单片集成晶体管单元（例如单片集成IGBT单元）和/或其衍生物。这种二极管/晶体管单元可以集成在功率半导体模块中。多个这样的单元可以构成与功率半导体器件的有源区一起布置的单元场。
本说明书中使用的术语“功率半导体器件”旨在描述具有高电压截止和/或高电流承载能力的单个芯片上的半导体器件。换句话说，这种功率半导体器件旨在用于通常以安培范围的高电流（例如高达几十或几百安培）和/或高电压（通常高于15V，更通常为100V及以上，例如，高达至少400V或甚至更高，例如高达至少3kV，或甚至高达10kV或更高）。
例如，下面描述的功率半导体器件可以是表现出条带单元配置或蜂窝（柱状/针状）单元配置的半导体器件，并且可以被配置为用作低、中和/或高电压应用的功率组件。
例如，本说明书中使用的术语“功率半导体器件”不是针对用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
图17A-B中的每个示意性和示例性地图示根据一个或多个实施例的功率半导体器件1。在下文中，将参考图17A和17B两者。
功率半导体器件1具有半导体本体10，半导体本体10耦合到第一负载端子11和第二负载端子12，并且被配置为在所述端子11、12之间传导负载电流。
例如，功率半导体器件1具有MOSFET配置或IGBT配置或RC-IGBT配置或从这些基本功率半导体器件配置之一导出的配置，诸如具有二极管控制的RC-IGBT(RCDC)配置。因此，第一负载端子11可以是源极端子或发射极端子，并且第二负载端子12可以是漏极端子或集电极端子。
功率半导体器件1可以具有竖直配置，根据其，半导体本体10夹在第一负载端子11和第二负载端子12之间，并且根据其，负载电流在基本上与竖直方向Z平行的方向上流动。
取决于功率半导体器件1的配置，半导体本体10设有多个掺杂区。
例如，半导体本体10的主要部分由第一导电类型的漂移区1000形成，其中漂移区1000的掺杂剂浓度相当低。
漂移区1000可以通过第一掺杂区108而耦合到第二负载端子12，第一掺杂区108可以包括例如在IGBT配置的情况下布置成与第二负载端子12电接触的第二导电类型的第一发射极区。此外，第一掺杂区108可以包括也布置成与第二负载端子12电接触例如以便提供RC-IGBT配置的第一导电类型的第二发射极区。除了第一发射极区和第二发射极区中的至少一个之外，第一接触区108可以包括第一导电类型的场停止区，其中场停止区与漂移区相比可以具有更高掺杂剂浓度的第一导电类型的掺杂剂。在另一实施例中，例如在MOSFET配置的情况下，第一掺杂区108完全是第一导电类型的区。在IGBT、RC-IGBT和MOSFET的上下文中，第一掺杂区108的一般功能和配置对于技术人员是已知的，并且根据本文描述的实施例，不偏离第一掺杂区108的一般功能和配置。
在半导体本体10的与第一负载端子11交界的部分中，可以形成多个功率单元。例如，功率半导体器件1包括多个相等配置的功率单元，例如，至少10、100或1000个功率单元，或至少10000个功率单元或甚至超过100000个功率单元。
例如，每个功率单元包括多个沟槽，例如，至少一个或多个第一沟槽14和至少一个或多个第二沟槽15，每个沟槽沿竖直方向Z从半导体本体10的表面100延伸，其中沟槽14和15沿第一横向方向X横向地限定台面区105。
沟槽14和15可以表现出条带配置，根据其，沿第二横向方向Y的横向延伸明显大于沿第一横向方向X的总延伸，即，明显大于沟槽宽度。在一个实施例中，功率单元的沟槽均表现出相同的沟槽宽度（在第一横向方向X上）、相同的沟槽深度（在竖直方向Z上），并且根据固定的图案沿第一横向方向X在空间上彼此移位（displace）。
沟槽宽度可以被限定为在每个沟槽14（15，分别地）的两个沟槽侧壁144（154，分别地）之间的距离，并且沟槽深度可以被限定为在半导体本体表面100和沟槽底部145（155，分别地）之间的距离。
每个沟槽14、15可以包括相应的沟槽电极141、151和相应的沟槽绝缘体142、152，沟槽绝缘体142、152使沟槽电极141、151与半导体本体10绝缘。
半导体本体10的上述多个掺杂区可以包括第一导电类型的半导体源区101和第二导电类型的半导体本体区102，两个区101、102都布置在与第一沟槽14的沟槽侧壁144相邻的台面区105中的至少一个中并且电连接到第一负载端子11。
与漂移区1000相比，半导体源区101通常但未必表现出明显更高的掺杂剂浓度。源区101布置成与第一负载端子11电接触。例如，半导体源区101形成与第一负载端子11交界的台面区105的表面100-5的一部分。第一沟槽14可以具有布置成与其两个沟槽侧壁144相邻的半导体源区101或者布置成与其沟槽侧壁144中的仅一个相邻的仅一个半导体源区101，这将从随后的描述中变得更加显而易见。
与漂移区1000相比，（第二导电类型的）半导体本体区102通常但未必表现出明显更高的掺杂剂浓度，其中本体区102的掺杂剂浓度可以变化。例如，在与第一负载端子11交界的本体区102的子部分中，可以是比本体区102的另一子部分更强掺杂的，如下面将更详细地解释的。本体区布置成与第一负载端子11电接触。例如，半导体本体区102还形成与第一负载端子11交界的台面区105的表面100-5的一部分。例如，半导体本体区102的与第一负载端子11交界的部分与半导体本体区102的其余部分相比具有相对较高的掺杂剂浓度。
如图所示，半导体本体区102可以遍及台面区105的整个宽度而延伸。半导体本体区102将半导体源区101与半导体漂移区1000隔离。半导体本体区102与漂移区1000之间的过渡形成pn结1025，其中pn结1025可以布置在台面区105中。
第一沟槽14被配置用于在本体区102中例如在通常称为沟道区的子部分中引起反型沟道，以控制台面区105中的负载电流。例如，在本体区102的沟道区中形成反型沟道，其中沟道区可以与沟槽侧壁144相邻布置，并且可以在半导体源区101的下方延伸。
通过控制具有刚刚描述（特别是：所述源区和本体区两者都电连接到第一负载端子11）的配置的每个台面区105中的负载电流，可以控制功率半导体器件1的负载电流。例如，第一沟槽14的沟槽电极141是栅电极，其从驱动器（未图示）接收栅极信号，其例如通过在栅极端子（未图示）和第一负载端子11之间施加电压而形成，其中栅极端子可以电连接到第一沟槽14的沟槽电极141。
在IGBT、RC-IGBT和MOSFET的上下文中，如上所述由沟槽横向地限定的台面区内的pn隔离的配置对于本领域技术人员是已知的，并且根据本文描述的实施例，不偏离这种pn隔离的一般功能和配置。
功率半导体器件1的每个功率单元可以包括多于仅一个台面区105（例如至少两个或三个或四个台面区105或甚至更多个台面区105）以及对应数量的沟槽。然而，应理解，功率单元中的相应一个的并非每个台面区105必须被配置用于传导负载电流。更确切说，根据一些实施例，功率单元中的相应一个的一个或多个台面区105未被配置用于传导负载电流，其中这种配置可以以不同的方式实现。例如，如果未电连接到第一负载端子，则台面区105不被配置用于传导负载电流，如图17A/B中的两个第二沟槽15之间的示例性台面区105。此外或作为替选，如果未配备源区，则台面区105不被配置用于传导负载电流。
此外，例如关于图17A/B中所示的与第一沟槽14相邻布置的两个台面区105，应当理解，沿第二横向方向Y，台面区105可以改变其关于是否传导负载电流的能力的配置。例如，这可以通过沿第二横向方向Y构造半导体源区101来实现，这将从下面进一步解释的其他附图中变得更显而易见。
第二沟槽15中的至少一个（例如，与包括源区101的台面区105相邻的第二沟槽15）可以是源沟槽，其沟槽电极151电连接或至少电耦合到第一负载端子11。
其他第二沟槽15中的一个或多个可以但不一定必须与源沟槽和栅沟槽两者不同。例如，可以提供另外的沟槽类型以用于形成功率单元，例如具有电浮动电极的沟槽、具有不与半导体源区相邻布置的栅电极的沟槽（所谓的虚设栅沟槽，在本文中也称为第三沟槽16，参见图8）等。
因此，鉴于以上关于台面区和沟槽的不同配置的解释，半导体器件1的功率单元可以根据各种所谓的接触方案来配置，即，限定什么类型的沟槽与什么类型的台面区相邻布置的方案。然而，在IGBT、RC-IGBT和MOSFET的上下文中，多种不同的接触方案对于技术人员是已知的，并且本文描述的实施例不限于特定的接触方案，例如在图17A/B中图示的接触方案仅是示例性的。
例如，根据本文描述的实施例，负载电流传导台面区105与实现为栅沟槽的第一沟槽14和实现为源沟槽的第二沟槽15邻接。每个功率单元的另外的第二沟槽15（如果包括的话）可以包括虚设栅沟槽、源沟槽和浮动沟槽中的一个或多个。
半导体本体表面100可以被具有接触孔185的第一绝缘层18覆盖，以便允许第一负载端子11与台面区105中的至少一些之间的电连接。接触孔185由相应的两个相邻绝缘块形成，即例如第一沟槽14上方的第一绝缘块181-1和第二沟槽15上方的两个第二绝缘块181-2。
应当理解，这里使用的术语“块”并不意味着关于所提到的绝缘（或抗蚀剂，参见下面）块的几何形状的任何限制。更确切说，所提到的块可以例如是横向构造层的元件，其在所示的截面中表现为“块”。
第一绝缘层18可以包括各种电绝缘材料或由其组成，例如主要是氧化物。例如，第一绝缘层18可以包括氧化物和/或低k介电材料或由其组成。此外，第一绝缘层18可以表现出沿竖直方向Z的至少200nm、或至少400nm、或至少450nm的厚度。第一绝缘层18可以包括多个（未图示）绝缘子层，例如TEOS（原硅酸四乙酯）或旋涂玻璃（例如BPSG，硼磷硅酸盐玻璃）或另一硅酸盐玻璃子层。第一绝缘层18可以由多种不同的绝缘材料制成，或者由仅一种绝缘材料制成。
在一个实施例中，第一绝缘层18不是将在器件处理方法期间移除的辅助层；更确切说，即使在器件的随后操作期间，第一绝缘层18仍然是器件的一部分。例如，第一绝缘层18直接或间接地覆盖有用于形成第一负载端子11的例如金属的导电材料（其中，第一绝缘层18可以在沉积导电材料之前用附加的绝缘层覆盖）。
第一绝缘层18布置在半导体本体表面100上方并且可以具有多个所述绝缘块181，其中两个横向地限定第一绝缘层18的所述至少一个接触孔185，其中第一负载端子11延伸到接触孔185中，以接触台面区105的表面100-5处的半导体本体区102和半导体源区101两者。例如，第一绝缘块181-1与第一沟槽14横向重叠并且第二绝缘块181-2与第二沟槽15横向重叠。
在一个实施例中，沿至少一个接触孔185所暴露的台面区表面100-5的部分的第一横向方向X的宽度（例如，接触孔185的宽度）在50nm至2μm的范围内，例如在50nm至250nm或250nm至550nm或甚至1μm至2μm的范围内。宽度可以取决于功率半导体器件1的截止电压额定值和/或负载电流能力。
例如，如图17A所示，第一负载端子11和台面区105之间的电接触可以被实现为可以基本上与半导体本体表面100共面地布置的平坦接触。
在另一个实施例中，如在图17B中示意性地和示例性地图示的，可以通过采用从半导体本体表面100的水平沿竖直方向Z延伸到台面区105中的接触槽111来实现第一负载端子11和台面区105之间的电接触。例如，这种接触槽111可以被蚀刻到半导体本体10中并且随后用导电材料填充。
如果实现，则接触槽111可以沿竖直方向Z比源区101更进一步延伸到半导体本体10中。接触槽111可以在形成源区101之前或之后通过如在下面进一步描述的注入来蚀刻。
半导体源区101可以基于第一注入材料或一组第一注入材料。半导体本体区102可以基于第二注入材料或一组第二注入材料。因此，为了形成半导体源区101和半导体本体区102，可以执行一个或多个注入处理步骤。注入处理步骤可以与一个或多个热扩散步骤（在此也称为热退火步骤）组合。
本文描述的各方面涉及通过至少一个注入处理步骤以允许在第一负载端子11和台面区105之间更可靠地实现适当电接触的方式或以至少允许第一负载端子11和台面区105之间的适当电接触的更可靠验证的方式形成包括半导体源区101和半导体本体区102的台面区105。
例如，根据一个实施例，一种形成功率半导体器件的方法包括：提供具有表面的半导体本体；形成多个沟槽，沟槽从表面沿竖直方向延伸到半导体本体中，其中沟槽中的两个相邻沟槽的彼此面对的两个沟槽侧壁沿第一横向方向横向地限定半导体本体的台面区；在台面区中形成第二导电类型的半导体本体区，其中台面区中的半导体本体区的表面至少部分地形成半导体本体表面；在半导体本体表面上形成第一绝缘层，第一绝缘层具有暴露台面区表面的至少一部分的至少一个接触孔；使第二导电类型的半导体本体区经受倾斜源注入，其至少部分地使用至少一个接触孔作为掩模基底以用于在台面区中形成第一导电类型的半导体源区，其中倾斜源注入从竖直方向倾斜至少10°的角度，并且其中形成的半导体源区延伸不超过沿第一横向方向的台面区的宽度的80％。
例如，现在参考图1，可以以对于技术人员已知的通常方式进行提供具有表面100的半导体本体10并且形成多个沟槽14、15。半导体本体10可以被提供为半导体晶片的一部分，并且沟槽14、15可以通过执行例如用于形成沟槽绝缘体142、152的蚀刻处理步骤和随后的氧化处理步骤和用于形成沟槽电极141、151的随后的沉积处理步骤来形成。这之后可以跟着另一个处理步骤，以使沟槽电极141、151凹陷在相应的沟槽14、15内，并在凹陷的沟槽电极141、151上形成沟槽绝缘体142、152的另外部分。
在台面区105中形成第二导电类型的半导体本体区102也可以涉及对于技术人员已知的标准过程，诸如第一全面（blanket）（即，关于台面区未掩模）注入处理步骤。
形成半导体本体区102的可选特征将在下面更详细地解释。不管如何形成半导体本体区102，根据本文所述的一些或所有实施例，并且在执行接下来的处理步骤之前，可以确保台面区105中的半导体本体区102的表面至少部分地或完全地形成台面区表面100-5。此外，应当注意，在确保由第二导电类型的半导体本体区102部分地或完全地形成台面区表面100-5之后，可以在随后的阶段处执行另外的处理步骤，以通过例如执行掩模或未掩模的接触注入进一步修改本体区102，以便提供随后与第一负载端子11或与所述接触槽111交界的部分中的高掺杂剂浓度的本体区102。
如上所示，第一绝缘层18形成在半导体本体表面100上，其中第一绝缘层18具有至少一个接触孔185，其部分或完全暴露由本体区102部分或完全形成的台面区表面100-5。
此外，形成第一绝缘层18可以根据对于技术人员已知的标准过程（例如包括沉积和/或热氧化处理步骤）来执行。例如，第一绝缘层18可以是或包括介电中间层。
如上面已经指出的，第一绝缘层18可以包括各种电绝缘材料或由其组成，例如，主要是氧化物。例如，第一绝缘层18可以包括氧化物和/或低k介电材料或由其组成。此外，第一绝缘层18可以表现出沿竖直方向Z的至少200nm、或至少400nm、或至少450nm的厚度。第一绝缘层18可以包括多个（未图示）绝缘子层，例如TEOS或旋涂玻璃（例如BPSG）或另一硅酸盐玻璃子层。第一绝缘层18可以由多种不同的绝缘材料制成，或者由仅一种绝缘材料制成。
在形成第一绝缘层18之后，使第二导电类型的半导体本体区102经受倾斜源注入21，其至少部分地使用至少一个接触孔185作为掩模基底以用于在台面区105中形成第一导电类型的半导体源区101，其中倾斜源注入21从竖直方向Z倾斜至少10°的角度，如图1中所示。该倾斜角度甚至可以大于10°，例如，大于20°或甚至大于45°。此外，在可选的温度退火处理步骤之后，半导体源区101的空间扩展区可以扩大，例如，使得第一沟槽14的沟槽电极141和源区101沿竖直方向Z具有共同的延伸范围。
此外，应当理解，“至少部分地使用至少一个接触孔185作为掩模基底”的陈述可以意味着第一绝缘层18的元件（例如，一个或多个绝缘块181，例如，所述第一绝缘块181-1和所述第二绝缘块181-2之一或两者）至少部分地用作掩模基底，其中所述至少一个绝缘块181、181-1或182-2横向地限定至少一个接触孔185。
如图所示，接触孔185或横向限定接触孔的至少一个块181甚至可以用作掩模本身，而不仅作为掩模基底。在另一个实施例（下面进一步描述）中，绝缘层18可以部分地被一个或多个另外的组件覆盖，例如，横向构造的抗蚀剂层，并且在这种情况下，绝缘层18与其接触孔185可以用作掩模基底。
如从图1中的图示中变得显而易见的，位置（就第一横向方向X和竖直方向Z而言）和面对倾斜注入方向的绝缘层接触孔角的形成与倾斜角度一起限定源区101在哪里形成在台面区105内。例如，较高的绝缘层接触孔角使源区101的右边界向左移动。圆角将使源区101的右边界向左移动，等等。
在用于形成半导体源区101的源注入21期间使用的第一注入材料可以包括以下材料中的一种或多种：砷(As)、锑(Sb)、硒(Se)、或磷(P)、或硫(S)。
在用于形成半导体源区101的源注入21期间应用的注入剂量可以在1E14 cm-2至2E16 cm-2的范围内。
在用于形成半导体源区101的源注入21期间应用的注入能量可以在10KeV至300KeV的范围内。
如上所示，在用于形成半导体源区101的源注入21期间应用的倾斜角度可以在10°至60°的范围内，其中，半导体晶片和/或注入设备可以倾斜，以便实现所述倾斜角度。
不管如何执行用于形成半导体源区101的源注入21，都可以确保所形成的半导体源区101延伸不超过沿第一横向方向X的台面区105的宽度的80％。为此，例如，可以执行倾斜源注入21，使得半导体源区101与两个沟槽侧壁中的仅一个144相邻布置，并且沿第一横向方向X从横向限定台面区105的沟槽14、15的两个沟槽侧壁中的另一个154在空间上移位。
如图1所示，半导体源区101可以例如仅在台面区105的一侧处（例如，在与第一沟槽14（例如，栅沟槽）交界的台面区105的部分内）实现。例如，半导体源区101的右边界与横向限定台面区105的另一沟槽15之间的距离相当于至少50nm、至少200nm或至少500nm。例如，该距离可以是第二沟槽15的沟槽侧壁154与形成的pn结的基本竖直延伸部分之间的沿第一横向方向X的距离，其在半导体源区101和半导体本体区102的横向相邻部分之间形成为与半导体本体表面100相邻（当然，应当理解，pn结不一定表现出如图1中示意性示出的严格线性路线）。
在一个实施例中，同样如图17A-B所示的台面区105因此相对于所示的竖直截面（与由第一横向方向X和竖直方向Z限定的平面平行）具有非对称设计，根据其，第一负载端子11和台面区105之间的界面由半导体本体区102和半导体源区101形成。
虽然半导体器件1的负载电流的电子电流主要由与半导体源区101横向重叠的台面区105的部分传导，但是其他类型的电流（例如空穴电流）可以至少主要由台面区105中的本体区102排他地传导。因此，可能期望半导体源区101和半导体本体区102两者都适当地电连接到第一负载端11；换句话说：可能期望台面区105相对于所示的竖直截面（与由第一横向方向X和竖直方向Z限定的平面平行）通过由源区101和本体区102两者形成的界面电连接到第一负载端子11，例如，所述截面中的第一负载端子11和源区101之间的过渡以及第一负载端子11和本体区102之间的过渡应是低欧姆的，以提供良好的电接触。
例如，如上所述并在图1中示出的，可以在形成第一绝缘层18之后继续形成本体区102。例如，类似于用于形成源区101的源注入21，可以至少部分地使用至少一个接触孔185作为掩模基底以用于在半导体本体区102中形成第二导电类型的半导体本体接触区1021来执行本体接触注入22，其中本体接触注入22可以从竖直方向Z倾斜例如至少10°的角度，并且针对倾斜源注入21的倾斜方向倾斜。本体接触注入22可以在倾斜源注入21之前或之后执行。此外，如从随后的描述中将变得显而易见的，在另一个实施例中，可以在形成第一绝缘层18之前完成包括本体接触区1021的本体区102的形成。例如，在这样的实施例中，第一绝缘层18仅在应用倾斜源注入21期间至少用作掩模基底。
现在参照图2，其示意性地和示例性地图示根据一个或多个实施例的半导体器件处理方法的阶段处的半导体器件1的水平投影的一部分，三个接触孔185被示出为与分别布置在第一沟槽14（例如，栅沟槽）和第二沟槽15（例如，源沟槽）上方的第一绝缘层18的两个子部分相邻。
除了相对于图1解释的本体接触注入22，在图2所示的实施例中的半导体器件处理方法可以对应于图1所示的实施例。因此，在例如通过执行全面注入在台面区105中形成本体区102之后，第一绝缘层18被形成并构造以产生接触孔185，然后，执行倾斜源注入21以便在台面区105中产生半导体源区101。
此后，可以执行掩模本体注入，以便在本体区102内形成本体接触区1021，所述本体接触区1021与本体区102的其余部分相比具有增大的掺杂剂浓度。掩模本体注入可以如图2所示那样例如沿第二横向方向Y并且基于沿第一横向方向X延伸并沿第二横向方向Y彼此等距间隔开的覆盖条带51（由沿图2中的竖直方向Z的虚线示出）进行掩模。沿这些条带51，先前形成的本体区102的部分和半导体源区101被覆盖，并因此不经受掩模本体注入。掩模本体注入可以执行以特别使先前形成的源区101过度掺杂。或者，在另一实施例中，倾斜源注入21也是掩模注入，其例如使用与具有条带51的掩模互补的掩模。
在所述掩模本体注入期间由条带51所覆盖的本体区102的部分因此不表现出增大的掺杂剂浓度。这些部分用附图标记1022来标记。
为了进一步影响半导体源区101的位置，根据一些实施例，抗蚀剂层可以在执行倾斜源注入21之前在第一绝缘层18的上方形成。这在图5和图6中示例性地和示意性地图示。
一般而言，根据一个或多个实施例，形成功率半导体器件的方法包括提供具有表面的半导体本体；形成多个沟槽，沟槽从表面沿竖直方向延伸到半导体本体中，其中沟槽中的两个相邻沟槽的彼此面对的两个沟槽侧壁沿第一横向方向横向地限定半导体本体的台面区；在台面区中形成第二导电类型的半导体本体区，其中台面区中的半导体本体区的表面至少部分地形成半导体本体表面；在半导体本体表面上形成第一绝缘层，第一绝缘层具有暴露台面区表面的至少一部分的至少一个接触孔。这些步骤可以如上面示例性描述的那样执行。
此后，该方法可以包括形成抗蚀剂层19，抗蚀剂层包括至少一个开口和至少一个抗蚀剂块191，至少一个开口部分地暴露台面区表面100-5，并且至少一个抗蚀剂块191部分地覆盖台面区表面100-5（参见图6），并且使第二导电类型的半导体本体区102经受沿竖直方向Z的源注入，其至少部分地使用至少一个接触孔185和至少一个抗蚀剂块191作为掩模基底以用于在台面区105中形成第一导电类型的半导体源区101，其中形成的半导体源区101延伸不超过沿第一横向方向X的台面区的宽度的80％。因此，由于抗蚀剂块191可以部分地覆盖台面区表面100-5，所以源注入21不必倾斜，但是源注入21可以沿竖直方向Z执行，并且可以实现源区101延伸不超过沿第一横向方向X的台面区的宽度的80％。
在另一个实施例中，如图5示例性图示的，抗蚀剂块191不覆盖台面区表面100-5，但排他地布置在第一绝缘层18的上方。
以更一般的术语，半导体器件处理方法因此可以包括在形成第一绝缘层18之后并在执行源注入21之前，形成抗蚀剂层19，其中抗蚀剂层19可以被横向构造。
例如，参照图5和图7两者，倾斜源注入21可以包括第一倾斜源注入步骤211和第二倾斜源注入步骤212，注入211、212从竖直方向Z倾斜至少10°的相应角度，并且针对相反倾斜方向倾斜，以便形成与两个沟槽之一14的两个沟槽侧壁144相邻（例如，与第一沟槽14（例如，栅沟槽）的两个沟槽侧壁144相邻）的半导体源区101。
例如，为了a）确保半导体源区101与第一沟槽14的两个沟槽侧壁144相邻形成，以及b）两个形成的半导体源区101延伸不超过沿第一横向方向X的相应台面区105的宽度80％，存在几个选项。
根据一个选项，如图7所示，倾斜角度相对于竖直方向Z增加，例如，高达大于30°或甚至大于45°。例如，执行第一和第二源注入211、212，以便不使台面区105的第二导电类型的中央子部分经受两个注入步骤211、212，台面区105中的中央子部分从台面区105的半导体源区(101)横向移位并形成台面区表面100-5的一部分。更确切说，上述本体接触区1021可以形成在台面区105的该中央子部分中。
另一个选项在图5中图示，其中，抗蚀剂块191以相对较小的倾斜角度确保源区101不会在第一横向方向X上或针对第一横向方向X延伸得太远。
根据又一个选项，源注入21根本不倾斜，但抗蚀剂块191如图6所示至少部分地覆盖台面区表面100-5。
下面将进一步描述通过使半导体本体区100经受至少使用接触孔185作为掩模基底的倾斜源注入21来形成半导体源区101的其他可选方面。现在以下解释（也参考图2-4）针对形成半导体本体区102及其可以包括的其本体接触区1021的可选方面。
如上面所解释的，形成半导体本体区102可以包括一个或多个本体注入。
此外，仍然按一般来说，一个或多个本体注入的每个可以沿竖直方向Z（即，无倾斜）进行，或者一个或多个本体注入中的一个或多个可以是倾斜的。此外，一个或多个本体注入中的每个可以相对于台面区105没有掩模进行，或者一个或多个本体注入中的一个或多个可以相对于台面区105被掩模。
在一个实施例中，一个或多个本体注入的每个在形成第一绝缘层18之前执行。因此，通过一个或多个本体注入形成半导体本体区102可以在形成第一绝缘层18之前即在形成半导体源区101之前完成。
在另一实施例中，形成半导体本体区102包括多于一个本体注入，其中在形成第一绝缘层18之前（并且因此在形成半导体源区101之前）执行第一本体注入，并且在形成第一绝缘层18之后（在通过倾斜源注入21形成半导体源区101之前和/或之后）执行一个或多个随后的第二或第三本体注入。
例如，本体注入包括第一本体注入和掩模的第二本体注入，与第一本体注入相比，以更高的注入剂量执行掩模的第二本体注入。两个本体注入都可以沿竖直方向Z执行。例如，执行第一本体注入以便在整个台面区105内形成本体区102。可以执行掩模的第二本体注入以便局部地形成本体接触区1021。例如，在形成第一绝缘层18之前执行第一本体注入。可以在形成第一绝缘层18之后并且例如也在形成半导体源区101之后执行第二掩模本体注入。如上所述，执行倾斜源注入21，使得通过（一个或多个）本体注入形成的本体区102在其中要形成半导体源区101的部分中过度掺杂。例如，通过在第二掩模本体注入期间采用的掩模，形成的半导体区101被局部覆盖，如在图3和图4中示例性地图示的。然后，可以执行第二掩模本体注入，以便如图3所示那样过度掺杂未被掩模覆盖的半导体源区101；或者，在另一个实施例中，这种过度掺杂可能是废弃的，如果倾斜源注入21也是对应掩模注入的话。换句话说，根据一个实施例，倾斜源注入不会过度掺杂经受掩模第二本体注入的那些区。
为了确保半导体源区101和第一负载端子11之间的良好电接触，至少一个接触孔185暴露在掩模第二本体注入期间被掩模覆盖的台面区表面100-5的一部分。这也在图3和4中示意性和示例性地图示，其中第一绝缘层18的接触孔185暴露本体接触区1021以及半导体源区101中的每个，例如台面区105的整个表面100-5。
如上面所指出的，有可能的是，第一本体注入和掩模第二本体注入平行于竖直方向Z即无倾斜执行。
第一本体注入和掩模第二本体注入两者都可以沿第一横向方向X沿（指定的）接触孔185（取决于是否已经形成第一绝缘层18）的整个宽度未掩模地进行，或者沿第一横向方向X沿台面区105的整个宽度未掩模地进行。掩模第二本体注入可以例如通过图2中所示的所述条带51在第二横向方向Y上沿（指定的）接触孔185的长度被掩模，或者在第二横向方向Y上沿台面区105的长度被掩模。
除了沿第二横向方向Y被掩模之外，掩模第二本体注入也可以如图3示例性和示意性示出的那样沿第一横向方向X关于台面区105的宽度被掩模。例如，在第二掩模本体注入期间采用的掩模可以完全覆盖与沿第二横向方向与源区101横向重叠的第二沟槽15相邻的台面区105的宽度的约50％，其中，所述覆盖由图3中的虚线表示。
另外，根据关于图2和图3所描述的实施例，本体注入可以包括用于提高沿第一横向方向X从（待形成或已经形成的）（一个或多个）源区101横向移位的台面区105的部分1023中的半导体本体区102的掺杂剂浓度的第三本体注入。例如，该部分1023如图3所示那样与布置成与第二沟槽15横向相邻的台面区105的条带部分横向重叠。
如以上所解释的，虽然可选的第二本体注入和可选的第三本体注入可以是掩模注入，但是第一本体注入可以是非掩模注入（也称为“全面”注入），至少关于包括多个功率单元并且可以被边缘终止区包围的器件1的有源区，如技术人员已知的。
此外，也如上面所解释的，在形成第一绝缘层18之前完成被执行以用于形成本体区102（包括其可选本体接触区1021和其可选的高度掺杂部分1023）的至少一个或所有注入。例如，根据一个实施例，在形成第一绝缘层18之后，不执行另外的注入以形成或修改本体区102。
在已经完全形成源区101和本体区102（包括可选的温度退火处理步骤）之后，半导体器件处理方法可以进一步包括通过在接触孔185内沉积导电材料来形成第一负载端子11，例如以便电接触功率半导体器件1的每个功率单元。具体地，通过填充有导电材料的接触孔185，源区101和本体区102（包括其本体接触区1021）两者可以电接触，并且台面区105和第一负载端子11之间的电接触被建立。
此外，如上所述，（每个功率单元的）两个相邻沟槽14和15可以形成为控制（栅）沟槽14，其具有控制（栅）电极141，其被配置用于在本体区102中引起反型沟道以控制台面区105中的负载电流，以及形成为具有源电极151的源沟槽15，其例如电连接或至少耦合到第一负载端子11。
此外，如已经关于图17B指示的，功率半导体器件处理方法还可以包括：在形成第一绝缘层18之后和在执行源注入21之前或之后，沿竖直方向Z形成延伸到台面区105中的接触槽111。例如，半导体源区101被形成为仅与接触槽111的一侧相邻（相对于第一横向方向X），例如，在第一沟槽14和接触槽111之间，而不是在接触槽111和第二沟槽15之间。
参考在此描述的所有实施例，功率半导体器件处理方法还可以包括：使第一绝缘层18经受回流处理步骤。例如，在源注入21完成之后执行回流处理步骤。例如，在回流处理步骤之前，第一绝缘层18的几何结构更明确，因此，通过（倾斜）源注入21可以更准确地定位半导体源区101。在其他实施例中，可以相对于半导体源区101的期望位置具体地修改第一绝缘层18。
关于图8至15，将描述其他示例性实施例的各方面，其中这些可选方面涉及在源注入21期间使用横向构造的抗蚀剂层19以及涉及可以被用于形成功率半导体器件1的功率单元的不同类型的接触方案。随后的解释不是针对本体区102的形成，其中应当理解，也可以根据如上所述图8至15所示的实施例来形成本体区102。
例如，参考图8，每个功率单元可以包括两个第二沟槽15、以及在这两个第二沟槽15之间的两个第一沟槽14、以及在这两个第一沟槽14之间的第三沟槽16。第三沟槽16可以是例如上述的虚设沟槽，即，包括与第一沟槽14的沟槽电极141电连接的沟槽电极（未图示），其中第三沟槽16由于在其相邻的台面区105中不存在任何源区而不能控制负载电流。第一绝缘层18可以被形成和构造成表现出仅暴露由第一沟槽14中的一个和第二沟槽15中的一个横向限定的那些台面区105的接触孔185。第一绝缘层18可以构造成使得绝缘块181覆盖三个中央沟槽14和16以及由这三个沟槽横向限定的两个台面区105、以及两个外部第二沟槽15。如图所示，在这些台面区105中，例如通过执行在相反的倾斜方向上倾斜的第一源注入211和第二源注入212来形成半导体源区101。在第一源注入211和第二源注入212之前，在绝缘块181上方形成抗蚀剂块191，以确保在倾斜第一注入211和倾斜第二注入212期间，对应的半导体源区101从相应的第二沟槽15在空间上移位。通过选择抗蚀剂块191（在第一横向方向X上）的高度和/或宽度，可以影响源区101的几何尺寸。例如，相对于如图8所示的下面的绝缘块181的抗蚀剂“回拉”可以导致源区101的横向延伸。在给定的倾斜角度下，技术人员清楚修改抗蚀剂块191的尺寸可以如何影响源区101的位置。
图10示例性地和示意性地图示了图8所示的实施例的水平投影的一部分。因此，抗蚀剂层19可以横向构造成使得抗蚀剂块191设有可选的抗蚀剂块指状物1912，其延伸超出其中要形成半导体源区101的整个台面区105，并且甚至覆盖布置在第二沟槽15上方的绝缘块181。抗蚀剂块指状物1912可以允许沿第二横向方向Y的半导体源区101的横向构造。
参考图9和11，提出了另一种接触方案。例如，每个功率单元包括三个第二沟槽15和一个第一沟槽14，并且以这样的方式配置：第一沟槽14由两个第二沟槽15邻接，第三个第二沟槽15与邻接的两个第二沟槽15中的一个相邻布置。与第一沟槽14相邻布置的这两个台面区105被配备有相应的源区101。为了形成源区101，其通常可以如上所述因此通过形成第一绝缘层18（包括限定接触孔185的绝缘块181）并且通过形成具有多个抗蚀剂块191的横向构造的抗蚀剂层19而进行。如图9中示意性和示例性地图示的那样，应当不与第一负载端子11电连接的那些台面区105（图9中未图示）可以被抗蚀剂块191中的一个完全覆盖。还根据图9和11所示的实施例，可以通过执行第一倾斜源注入211和第二倾斜源注入212来形成源区101。通过相关抗蚀剂块191的高度并通过它们的横向延伸（沿第一横向方向X），可以限定半导体源区101的位置。当然，关于源区101在给定倾斜角度处的位置，第一绝缘层18的高度也是相关的，如上所述。
图11示意性地和示例性地示出了图9中所示的实施例的水平投影的一部分，特别图示了抗蚀剂层19和它的（一个或多个）抗蚀剂块191的横向结构。在图11中，在图9中也可见的抗蚀剂块191的那些部分用附图标记191标记。类似于图8和10所示的实施例，通过可选的抗蚀剂指状物1912，源区101可以沿第二横向方向Y横向构造。
因此，根据一些实施例，抗蚀剂层19的横向结构不仅影响第一横向方向X上的源区101的位置，而且也可以被用于沿第二横向方向Y构造源区101。
图12和14图示了对图8和10中所示实施例的轻微修改，而图13和15图示了对图9和11中所示实施例的轻微修改。如上所述，产生具有有限横向延伸的源区101（例如，不超过沿第一横向方向X的台面区105的宽度的80％）不一定涉及执行倾斜源注入，但是，如果例如抗蚀剂块191部分地覆盖台面区表面100-5，则源注入21可以沿竖直方向Z进行。因此，如已经关于图6所解释的，由抗蚀剂块191覆盖的台面区105的部分不经受源注入21，因此，半导体源区101基本不会延伸到这些台面部分中。图8至11的其余描述可以分别类似地适用于图12和14以及图13和15的实施例。
下面，将参考用于解释功率半导体器件处理方法的实施例的示例性处理流程的图16（其在附图的第9和10页上延伸）。在图16的左侧部分中，图示了在特定处理阶段期间的半导体器件的竖直截面的相应部分，而图16的右部分示出了水平投影的部分。
在处理阶段(a)，提供半导体本体10，沟槽14和15已经形成，包括沟槽电极141、151和沟槽绝缘体142、152，并且例如通过执行例如上述第一本体注入的全面注入来形成半导体本体区102。此外，执行第一温度退火处理步骤，以便引起用于形成本体区102的注入材料的弥合（healing）和扩散。
处理阶段(b)和(c)涉及进一步形成本体区102，同时考虑要形成的源区101的指定位置。
例如，在阶段(b)，横向构造的抗蚀剂层30沉积在半导体本体表面100上，例如以便部分地覆盖第一沟槽14以及其相邻台面区105的表面100-5。抗蚀剂层30可以例如通过横向移位的条带部分301沿第二横向方向Y来构造，如阶段(b)的右部分示意性地图示的。然后，可以使用横向结构的抗蚀剂层30作为掩模（仅在阶段(b)的左侧部分中而不是在阶段(b)的右侧部中图示）来执行上述掩模第二本体注入。该注入可以产生初步的本体接触区1021-1。因此，初步的本体接触区1021-1成为未被抗蚀剂层30覆盖的台面区105的部分。此外，在这一点上已经可理解，在第二本体注入期间用作掩模的横向构造的抗蚀剂层30覆盖其中要产生半导体源区101的台面区105的那些部分。
例如，在阶段(c)中（其是可选的），可以执行进一步的掩模本体注入。该进一步的掩模本体注入可以使用与阶段(b)期间相同的横向构造的抗蚀剂层30（如阶段(c)的左侧部分所示）或者使用不同的横向构造的掩模31（如阶段(c)的右侧部分所示）来执行。当使用与横向构造的掩模30不同的横向构造的掩模31时，可以确保由横向构造的掩模30覆盖的台面区105的那些部分也被其他横向构造的掩模31覆盖，如阶段(c)的右侧部分所示。
在任何情况下，处理阶段(a)和(b)的结果和可选的处理阶段(c)包括本体区102和本体接触区1021。
接下来的处理阶段(d)和(e)涉及形成半导体源区101。
例如，在阶段(d)的范围内，移除用于形成本体区102的（一个或多个）抗蚀剂层。在移除（一个或多个）抗蚀剂层之后，可以形成第一绝缘层18，其可以包括氧化物沉积处理步骤和随后的蚀刻处理步骤，从而产生限定接触孔185的绝缘块181。关于阶段(d)的右侧部分，显而易见的是，台面区表面100-5完全由本体区102形成，其中，取决于先前使用的抗蚀剂层，掺杂剂浓度可以沿台面区表面100-5横向变化。例如，附图标记1021图示了高度掺杂的本体接触区。附图标记1022指示由抗蚀剂层30覆盖的本体区102的那些部分，具体地：在处理阶段(b)期间使用的条带部分301。在处理阶段(d)的右侧部分中未标有附图标记的本体区102的部分或者具有与区1022相同的掺杂剂浓度，即，如果在处理阶段(c)不改变抗蚀剂层30的话。然而，如果在处理阶段(c)期间使用其他抗蚀剂层31（如阶段(c)的右侧部所示），则本体区102的未标记部分将不会经受第三本体注入，并且因此将表现出比区1022的掺杂剂浓度高但比区1021的掺杂剂浓度低的掺杂剂浓度。
因此，根据台面区105条带状延伸的接触孔185可以暴露台面区表面100-5，其由具有不同的掺杂剂浓度的本体区102的部分形成。
在处理阶段(e)，台面区表面100-5经受倾斜源注入，以便形成半导体源区101。如上所述，源注入可以包括第一倾斜源注入211以及可选的第二倾斜源注入212，以便形成与第一沟槽14的仅一侧相邻的半导体源区101，或者如图所示，以便形成与第一沟槽14的两侧相邻的半导体源区101。是否执行第二倾斜源注入212可以取决于功率半导体设计的功率单元的期望的最终设计，例如，取决于期望的接触方案。形成（一个或多个）源区101可以包括或可以不包括如上所述在执行源注入之前形成包括抗蚀剂块191的抗蚀剂层19。是否需要抗蚀剂层19可以取决于第一绝缘层18的总高度和/或所选择的倾斜角度。
由于倾斜源注入211和212，条带状本体接触区1021基本不经受注入，而是仅用附图标记1022指示的本体区102的部分和相邻的未标记的部分（如阶段(d)的右侧部分所示）经受注入。倾斜源注入211和212对至少部分1022过度掺杂，使得至少在那里形成第一导电类型的半导体源区101。例如，执行倾斜源注入211和212以便不会过度掺杂未标记的部分，从而导致第二导电类型的弱掺杂部分1024。因此，应当理解，即使第一绝缘层18可以通过在形成本体区102期间选择对应的抗蚀剂层并通过在形成本体区102和源区101期间选择对应的注入能量/剂量而不沿第二横向方向Y来构造，源区101也可以沿第二横向方向Y横向地构造。
在形成源区101后，抗蚀剂层19（如果完全不使用）可以被移除。未图示的其他处理步骤可以包括一个或多个热处理步骤，以使被用于源区101的注入材料和/或被用于沟道区102的注入材料电激活。
当然，这里提出的方法可以包括进一步的处理步骤，以便完成功率半导体器件1的制造，如上所述，其最终可以表现出MOSFET配置或IGBT配置或RC-IGBT配置或从这些基本功率半导体器件配置之一导出的配置，诸如具有二极管控制的RC-IGBT(RCDC)配置。例如，可以执行这样的进一步处理步骤，以便例如通过金属化的沉积来形成第一和第二负载端子11和12。进一步的处理步骤可以进一步包括例如通过注入来形成第一掺杂区。
由于通过两个倾斜源注入211和212形成半导体源区101而可能产生的可选效果由绝缘块181处的交叉阴影线和虚线区指示。如从前面的描述中显而易见的，覆盖第一沟槽14的绝缘块181的竖直侧面基本完全经受两个注入211和212（虚线区）。相反，覆盖第二沟槽15的两个绝缘块181的竖直侧面仅部分地经受两个倾斜注入211和212（交叉阴影区）。因此，三个绝缘块181中的每个可以表现出用于形成半导体源区101的注入材料的浓度，其中，注入材料的浓度分布可以在绝缘块181之间不同。
因此，根据一个实施例，并且现在再次参考图17A-B，这里提出的还是具有以下特征的功率半导体器件1：
-半导体本体10，半导体本体10耦合到第一负载端子11和第二负载端子12，并且被配置为在所述端子11、12之间传导负载电流；
-第一沟槽14和第二沟槽15，沿竖直方向Z从半导体本体10的表面100延伸，其中沟槽14、15沿第一横向方向X横向地限定台面区105；
-第一导电类型的半导体源区101和第二导电类型的半导体本体区102，两个区101、102布置在与第一沟槽14的沟槽侧壁144相邻并电连接到第一负载端子11的台面区105中，其中半导体源区101基于第一注入材料，并且其中第一沟槽14被配置用于在本体区102中引起反型沟道以控制台面区105中的负载电流；
-第一绝缘层18，布置在半导体本体表面100上方并具有多个绝缘块181，其中两个绝缘块横向地限定第一绝缘层18的接触孔185，其中第一负载端子11延伸到接触孔185中以与在台面区105的表面100-5处的半导体本体区102和半导体源区101接触，其中两个绝缘块中的第一个181-1与第一沟槽14横向重叠，而两个绝缘块中的第二个181-2与第二沟槽15横向重叠，第一绝缘块181-1具有沿第一横向方向X的第一注入材料的第一横向浓度分布，其不同于第二绝缘块181-2中存在的沿第一横向方向X的第一注入材料的第二横向浓度分布。
例如，基于图16的阶段(e)的左侧部分的解释，第一绝缘块181-1（即，覆盖图17A/B中的第一沟槽14的绝缘块）具有第一注入材料的第一浓度，其大于第二绝缘块181-2（即，覆盖图17A/B中的第二沟槽15中的一个的绝缘块）中存在的第一注入材料的第二浓度，第一浓度存在于与第一沟槽14的沟槽侧壁144横向重叠的第一绝缘块181-1的部分（参见绝缘块181-1的虚线区）中，并且第二浓度存在于与第二沟槽15的沟槽侧壁154横向重叠的第二绝缘块181-2的部分（参见第二绝缘块181-2中的交叉阴影区）中，所述沟槽侧壁154横向限定台面区105。
例如，第一绝缘块181-1的相关部分中的第一注入材料的所述第一浓度至少是第二绝缘块181-2的相关部分中的第一注入材料的所述第二浓度的两倍那么大。例如，掺杂剂的第一浓度和第二浓度是在相对于第二横向方向Y和竖直方向Z的相同位置处确定的。
关于本文描述的所有实施例，以下描述了一些其他可选方面：
例如，关于可以在半导体源区101的形成期间使用的可选抗蚀剂层19，并且特别是布置在绝缘块181顶部上的抗蚀剂块191，其覆盖半导体源区101应形成为与其相邻的第一沟槽14，应注意的是，抗蚀剂块191可以表现出沿竖直方向Z的至少500nm、或至少1μm或甚至大于1.5μm的高度。抗蚀剂块191可以表现出沿第一横向方向X的基本与布置在抗蚀剂块191下方的绝缘块181的宽度相同的宽度。如上所述，可以修改抗蚀剂块191的宽度和抗蚀剂块191的高度，以便影响（一个或多个）半导体源区101的位置。例如，抗蚀剂材料可以被“拉回”，从而导致比下面的绝缘块181的宽度略小的抗蚀剂块191的宽度，例如与下面的绝缘块181的宽度相比小至多200nm。在另一个实施例中，抗蚀剂块191可以表现出与下面的绝缘块181相比略大的宽度。
参考图18，提出了功率半导体器件1的实施例的一些示例性尺寸。
例如，例如限定为横向地限定台面区105的两个沟槽侧壁144、154之间的沿第一横向方向X的距离的、例如在其中也存在源区101（图18中未图示）的竖直水平处测量的台面区105的宽度WM可以是在几百nm的范围内，例如宽于100nm且小于5μm，或者300nm至2μm的范围内，例如在400nm至1400nm的范围内，诸如约600nm至800nm。
通过第一绝缘层18的绝缘块181限定的接触孔185的宽度WH可以为与台面宽度WM大致相同的尺寸，例如，稍小于台面宽度WM。因此，绝缘块181可以与下面的沟槽14/15的沟槽绝缘体142/152横向重叠，并且甚至覆盖台面区表面100-5的小部分。如果台面宽度WM等于600nm，则接触孔宽度WH可以是例如约450nm。
如上所述，解释了涉及功率半导体开关和对应处理方法的实施例。例如，这些半导体器件基于硅(Si)。因此，单晶半导体区或层（例如半导体本体10及其区/区域，例如区等）可以是单晶Si区或Si层。在其他实施例中，也可以使用多晶硅或非晶硅。
然而，应当理解，半导体本体10和其区/区域可以由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括但不限于诸如硅(Si)或锗(Ge)的基本半导体材料、诸如碳化硅(SiC)或硅锗(SiGe)的第IV族化合物半导体材料、诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)的二元、三元或四元III-V半导体材料、以及诸如碲化镉(CdTe)和汞碲化镉(HgCdTe)的二元或三元II-VI半导体材料，仅举几个例子。上述半导体材料也称为“同质结半导体材料”。当组合两种不同的半导体材料时，可以形成异质结半导体材料。异质结半导体材料的示例包括但不限于氮化铝镓(AlGaN)-铝镓铟氮化物(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体开关应用，目前主要使用Si、SiC、GaAs以及GaN材料。
可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等的空间相对术语以简化描述，以解释一个元件相对于第二元件的定位。除了与图中所示的那些取向不同的取向之外，这些术语旨在包含相应设备的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区、部分等，并且也不意图进行限制。类似的术语遍及说明书指代相同的元件。
如本文所用，“具有”、“含有”、“包括”、“包含”、“表现出”等是指示所陈述的元件或特征的存在的开放式术语，但是不排除另外的元件或特征。
考虑到变化和应用的以上范围，应当理解，本发明不受前述描述的限制，也不受附图的限制。作为代替，本发明仅受以下权利要求及其合法等同物的限制。

Claims (25)

1.一种形成功率半导体器件(1)的方法，包括：
-提供具有表面(100)的半导体本体(10)；
-形成多个沟槽(14、15)，沟槽(14、15)从表面沿竖直方向(Z)延伸到半导体本体(10)中，其中沟槽中的两个相邻沟槽(14、15)的彼此面对的两个沟槽侧壁(144、154)沿第一横向方向(X)横向限定半导体本体(10)的台面区(105)；
-在台面区(105)中形成第二导电类型的半导体本体区(102)，其中台面区(105)中的半导体本体区(102)的表面(100-5)至少部分地形成半导体本体表面(100)；
-在半导体本体表面(100)上形成第一绝缘层(18)，第一绝缘层(18)具有暴露台面区表面(100-5)的至少一部分的至少一个接触孔(185)；
-使第二导电类型的半导体本体区(102)经受倾斜源注入(21)，其至少部分地使用至少一个接触孔(185)作为掩模基底以用于在台面区(105)中形成第一导电类型的半导体源区(101)，其中倾斜源注入从竖直方向(Z)倾斜至少10°的角度，并且其中形成的半导体源区(101)延伸不超过沿第一横向方向(X)的台面区(105)的宽度的80％。
2.根据权利要求1所述的方法，还包括：
-在形成第一绝缘层(18)之后执行倾斜本体接触注入(22)，其至少部分地使用至少一个接触孔(185)作为掩模基底以用于在半导体本体区(102)中形成第二导电类型的半导体本体接触区(1021)，其中倾斜本体接触注入从竖直方向(Z)倾斜至少10°的角度，并且针对倾斜源注入(21)的倾斜方向倾斜。
3.根据前述权利要求之一所述的方法，其中，执行倾斜源注入(21)，使得半导体源区(101)与两个沟槽侧壁中的仅一个(144)相邻布置，并且沿第一横向方向(X)从两个沟槽侧壁中的另一个(154)在空间上移位。
4.根据前述权利要求之一所述的方法，其中倾斜源注入(21)包括第一倾斜源注入步骤(211)和第二倾斜源注入步骤(212)，注入(211、212)从竖直方向(Z)倾斜至少10°的相应角度，并且针对相反倾斜方向倾斜，以便形成与两个沟槽之一(14)的两个沟槽侧壁(144)相邻的半导体源区(101)。
5.根据权利要求4所述的方法，还包括：
-在执行倾斜源注入(21)之前在绝缘层(18)的一部分上形成抗蚀剂块(191)，抗蚀剂块(191)与两个相邻沟槽中的所述一个(14)横向重叠，其中，执行注入步骤(211、212)以便形成与形成与抗蚀剂块(191)的横向重叠的所述沟槽(14)的两个沟槽侧壁(144)相邻的半导体源区(101)。
6.根据权利要求4所述的方法，其中，注入(211、212)从所述竖直方向(Z)倾斜至少15°的相应角度并且针对相反倾斜方向倾斜，以便形成与两个沟槽中的所述一个(14)的两个沟槽侧壁(144)相邻的半导体源区(101)，台面区(105)中的第二导电类型的中央子部分从台面区(105)的半导体源区(101)横向移位并形成台面区表面(100-5)的一部分。
7.根据权利要求6所述的方法，其中，注入(211、212)被执行成不使台面区(105)的中央子部分经受两个注入步骤(211、212)。
8.一种形成功率半导体器件(1)的方法，包括：
-提供具有表面(100)的半导体本体(10)；
-形成多个沟槽(14、15)，沟槽(14、15)从表面沿竖直方向(Z)延伸到半导体本体(10)中，其中沟槽中的两个相邻沟槽(14、15)的彼此面对的两个沟槽侧壁(144、154)沿第一横向方向(X)横向限定半导体本体(10)的台面区(105)；
-在台面区(105)中形成第二导电类型的半导体本体区(102)，其中台面区(105)中的半导体本体区(102)的表面(100-5)至少部分地形成半导体本体表面(100)；
-在半导体本体表面(100)上形成第一绝缘层(18)，第一绝缘层(18)具有暴露台面区表面(100-5)的至少一部分的至少一个接触孔(185)；
-形成抗蚀剂层(19)，抗蚀剂层(19)包括至少一个开口(195)和至少一个抗蚀剂块(191)，至少一个开口(195)部分地暴露台面区表面(100-5)，并且至少一个抗蚀剂块(191)部分地覆盖台面区表面(100-5)；
-使第二导电类型的半导体本体区(102)经受沿竖直方向(Z)的源注入(21)，其至少部分地使用至少一个接触孔(185)和至少一个抗蚀剂块(191)作为掩模基底以用于在台面区(105)中形成第一导电类型的半导体源区(101)，其中形成的半导体源区(101)延伸不超过沿第一横向方向(X)的台面区(105)的宽度的80％。
9.根据权利要求8所述的方法，还包括：
-执行用于在台面区(105)中形成半导体本体区(102)的本体注入(22)。
10.根据权利要求9所述的方法，其中本体注入(22)包括第一本体注入和掩模第二本体注入，与第一本体注入相比，掩模第二本体注入以更高的注入剂量执行。
11.根据权利要求10所述的方法，其中源注入(21)被执行成使第一本体注入过度掺杂并且使掩模第二本体注入不过度掺杂。
12.根据权利要求11所述的方法，其中，至少一个接触孔(185)暴露在掩模第二本体注入期间被掩模覆盖的台面区表面(100-5)的一部分。
13.根据前述权利要求10至12之一所述的方法，其中，第一本体注入和掩模第二本体注入两者均与竖直方向(Z)平行地执行，并且沿第一横向方向(X)沿指定接触孔(185)的整个宽度未掩模，并且其中掩模第二本体注入在第二横向方向(Y)上沿指定接触孔(185)的长度被掩模。
14.根据前述权利要求10至12之一所述的方法，其中，第一本体注入和掩模第二本体注入两者均与竖直方向(Z)平行地执行，并且其中掩模第二本体注入以如下方式被掩模：
-在第二横向方向(Y)上沿指定接触孔(185)的长度；和
-沿第一横向方向(X)沿指定接触孔(185)的宽度。
15.根据前述权利要求10至14之一所述的方法，其中，本体注入包括用于提高沿第一横向方向X从源区(101)横向移位的台面区(105)的部分(1023)中的半导体本体区(102)的掺杂剂浓度的第三本体注入。
16.根据前述权利要求10至15之一所述的方法，其中，第一本体注入是未掩模注入。
17.根据前述权利要求8至16之一所述的方法，其中，在形成第一绝缘层(18)之前完成通过注入形成半导体本体区(102)。
18.根据前述权利要求8至17之一所述的方法，还包括：
-通过在接触孔(185)内沉积导电材料来形成功率半导体器件(1)的第一负载端子(11)。
19.根据前述权利要求8至18之一所述的方法，其中，两个相邻沟槽(14、15)被形成为：
-控制沟槽(14)，其具有控制电极(141)，其被配置用于在本体区(102)中引起反型沟道以控制台面区(105)中的负载电流；和
-源沟槽(15)，其具有源电极(151)。
20.根据前述权利要求8至19之一所述的方法，还包括：在形成第一绝缘层(18)之后并且在执行源注入(21)之前，形成横向构造的抗蚀剂层(19)。
21.根据前述权利要求8至20之一所述的方法，还包括：在形成第一绝缘层(18)之后并且在执行源注入(21)之前或之后，形成沿竖直方向(Z)延伸到台面区(105)中的接触槽(111)。
22.根据前述权利要求8至21之一所述的方法，还包括：在源注入(21)之后，使第一绝缘层(18)经受回流处理步骤。
23.根据前述权利要求8至22之一所述的方法，其中，
-第一绝缘层(18)表现出沿竖直方向(Z)的至少200nm的厚度；和/或其中，
-第一绝缘层(18)包括多个绝缘子层，例如TEOS子层；和/或其中，
-第一绝缘层(18)由多种不同的绝缘材料制成；和/或其中，
-由至少一个接触孔(185)暴露的台面区表面(100-5)的一部分的沿第一横向方向(X)的宽度在50nm至500nm的范围内。
24.一种功率半导体器件(1)，具有半导体本体(10)，半导体本体(10)耦合到第一负载端子(11)和第二负载端子(12)并且被配置为在所述端子(11、12)之间传导负载电流，其中功率半导体器件(1)还包括：
-第一沟槽(14)和第二沟槽(15)，其沿竖直方向(Z)从半导体本体(10)的表面(100)延伸，其中沟槽(14、15)沿第一横向方向(X)横向限定台面区(105)；
-第一导电类型的半导体源区(101)和第二导电类型的半导体本体区(102)，两个区(101、102)布置在与第一沟槽(14)的沟槽侧壁(144)相邻的台面区(105)中并且电连接到第一负载端子(11)，其中半导体源区(101)基于第一注入材料，并且其中第一沟槽(14)被配置用于在本体区(102)中引起反型沟道以控制台面区(105)中的负载电流；
-第一绝缘层(18)，布置在半导体本体表面(100)上方并具有多个绝缘块(181)，其中两个绝缘块横向地限定第一绝缘层(18)的接触孔(185)，其中第一负载端子(11)延伸到接触孔(185)中以接触台面区(105)的表面(100-5)处的半导体本体区(102)和半导体源区(101)两者，其中两个绝缘块中的第一个(181-1)与第一沟槽(14)横向重叠，并且两个绝缘块中的第二个(181-2)与第二沟槽(15)横向重叠，第一绝缘块(181-1)具有沿第一横向方向(X)的第一注入材料的第一横向浓度分布，其不同于第二绝缘块(181-2)中存在的沿第一横向方向(X)的第一注入材料的第二横向浓度分布。
25.根据权利要求24所述的功率半导体器件(1)，其中，第一绝缘块(181-1)具有第一注入材料的第一浓度，其大于第二绝缘块(181-2)中存在的第一注入材料的第二浓度，第一浓度存在于与第一沟槽(14)的沟槽侧壁(144)横向重叠的第一绝缘块(181-1)的部分中，并且第二浓度存在于与第二沟槽(15)的沟槽侧壁(154)横向重叠的第二绝缘块(181-2)的部分中，所述沟槽侧壁(154)横向限定台面区(105)。
CN201910777911.8A 2018-08-22 2019-08-22 具有可靠可验证p接触的功率半导体器件和方法 Pending CN110858547A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018120432.9A DE102018120432B4 (de) 2018-08-22 2018-08-22 Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102018120432.9 2018-08-22

Publications (1)

Publication Number Publication Date
CN110858547A true CN110858547A (zh) 2020-03-03

Family

ID=69412521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910777911.8A Pending CN110858547A (zh) 2018-08-22 2019-08-22 具有可靠可验证p接触的功率半导体器件和方法

Country Status (3)

Country Link
US (2) US11018051B2 (zh)
CN (1) CN110858547A (zh)
DE (1) DE102018120432B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113396482B (zh) * 2019-02-07 2023-12-19 罗姆股份有限公司 半导体装置
EP4220730A1 (en) * 2022-01-28 2023-08-02 Hitachi Energy Switzerland AG Method for producing vertical trench-gate mosfets or igbts and corresponding semiconductor device
EP4258360A1 (en) * 2022-04-04 2023-10-11 Hitachi Energy Switzerland AG Method for producing a semiconductor device and semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041407A1 (en) * 2000-05-13 2001-11-15 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices
US20020160573A1 (en) * 2001-04-28 2002-10-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
US20030186507A1 (en) * 2002-03-28 2003-10-02 Ralf Henninger Field-effect-controllable semiconductor component and method for fabricating the component
US20130001684A1 (en) * 2009-07-08 2013-01-03 Fu-Yuan Hsieh Method of manufacturing trench mosfet using three masks process having tilt- angle source implants
US20150041962A1 (en) * 2013-08-09 2015-02-12 Infineon Technologies Ag Semiconductor Device with Cell Trench Structures and Contacts and Method of Manufacturing a Semiconductor Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
JP5222466B2 (ja) * 2006-08-09 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6365165B2 (ja) * 2014-09-18 2018-08-01 富士電機株式会社 半導体装置の製造方法
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6967352B2 (ja) * 2017-02-07 2021-11-17 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010041407A1 (en) * 2000-05-13 2001-11-15 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices
US20020160573A1 (en) * 2001-04-28 2002-10-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
US20030186507A1 (en) * 2002-03-28 2003-10-02 Ralf Henninger Field-effect-controllable semiconductor component and method for fabricating the component
US20130001684A1 (en) * 2009-07-08 2013-01-03 Fu-Yuan Hsieh Method of manufacturing trench mosfet using three masks process having tilt- angle source implants
US20150041962A1 (en) * 2013-08-09 2015-02-12 Infineon Technologies Ag Semiconductor Device with Cell Trench Structures and Contacts and Method of Manufacturing a Semiconductor Device

Also Published As

Publication number Publication date
US20200066579A1 (en) 2020-02-27
US11018051B2 (en) 2021-05-25
US11949006B2 (en) 2024-04-02
DE102018120432A1 (de) 2020-02-27
DE102018120432B4 (de) 2023-03-30
US20210272843A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
EP0805499B1 (en) High withstand voltage M I S field effect transistor and semiconductor integrated circuit
US11949006B2 (en) Power semiconductor device with p-contact and doped insulation blocks defining contact holes
US10978560B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
US10971599B2 (en) Power semiconductor device with self-aligned source region
US11469317B2 (en) Rc igbt
US9184281B2 (en) Method for manufacturing a vertical semiconductor device and vertical semiconductor device
US11251275B2 (en) Needle cell trench MOSFET
US11888061B2 (en) Power semiconductor device having elevated source regions and recessed body regions
CN103208419B (zh) 具有沟槽触点的半导体晶体管及其形成方法
US10868170B2 (en) Layout for needle cell trench MOSFET
US20220216331A1 (en) Semiconductor device and method for designing thereof
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
US11545561B2 (en) Methods for manufacturing a MOSFET
US11728420B2 (en) Mesa contact for a power semiconductor device and method of producing a power semiconductor device
KR102583271B1 (ko) 모놀리식 금속-절연체 전이 소자 및 그 제조방법
US20220069079A1 (en) Mesa Contact for MOS Controlled Power Semiconductor Device
US11538906B2 (en) Diode with structured barrier region
US20240047563A1 (en) Semiconductor device
US20220029030A1 (en) Diode and Method of Producing a Diode
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法
CN117913139A (zh) 场效应晶体管和用于制造的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination