DE102018120432A1 - Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren - Google Patents

Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren Download PDF

Info

Publication number
DE102018120432A1
DE102018120432A1 DE102018120432.9A DE102018120432A DE102018120432A1 DE 102018120432 A1 DE102018120432 A1 DE 102018120432A1 DE 102018120432 A DE102018120432 A DE 102018120432A DE 102018120432 A1 DE102018120432 A1 DE 102018120432A1
Authority
DE
Germany
Prior art keywords
region
implantation
semiconductor
source
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018120432.9A
Other languages
English (en)
Other versions
DE102018120432B4 (de
Inventor
Markus Bina
Matteo Dainese
Ingo Dirnstorfer
Erich Griebl
Johannes Georg Laven
Anton Mauder
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102018120432.9A priority Critical patent/DE102018120432B4/de
Priority to US16/545,406 priority patent/US11018051B2/en
Priority to CN201910777911.8A priority patent/CN110858547A/zh
Publication of DE102018120432A1 publication Critical patent/DE102018120432A1/de
Priority to US17/325,710 priority patent/US11949006B2/en
Application granted granted Critical
Publication of DE102018120432B4 publication Critical patent/DE102018120432B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren des Bildens einer Leistungshalbleitervorrichtung (1) umfasst Folgendes: Bereitstellen eines Halbleiterkörpers (10) mit einer Oberfläche (100); Bilden mehrerer Gräben (14, 15), wobei sich die Gräben (14, 15) von der Oberfläche entlang einer vertikalen Richtung (Z) in den Halbleiterkörper (10) hinein erstrecken, wobei zwei Grabenseitenwände (144, 154), die einander zugewandt sind, von zwei angrenzenden der Gräben (14, 15) ein Mesagebiet (105) des Halbleiterkörpers (10) entlang einer ersten lateralen Richtung (X) lateral begrenzen; Bilden eines Halbleiterkörpergebiets (102) eines zweiten Leitfähigkeitstyps in dem Mesagebiet (105), wobei eine Oberfläche (100-5) des Halbleiterkörpergebiets (102) in dem Mesagebiet (105) die Halbleiterkörperoberfläche (100) wenigstens teilweise bildet; Bilden einer ersten Isolationsschicht (18) auf der Halbleiterkörperoberfläche (100), wobei die erste Isolationsschicht (18) wenigstens ein Kontaktloch (185) aufweist, das wenigstens einen Teil der Mesagebietoberfläche (100-5) freilegt; Unterziehen des Halbleiterkörpergebiets (102) des zweiten Leitfähigkeitstyps einer geneigten Source-Implantation (21) unter Verwendung des wenigstens einen Kontaktlochs (185) wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiter-Source-Gebiets (101) eines ersten Leitfähigkeitstyps in dem Mesagebiet (105), wobei die schräge Source-Implantation um einen Winkel von wenigstens 10° von der vertikalen Richtung (Z) geneigt ist und wobei sich das gebildete Halbleiter-Source-Gebiet (101) für nicht mehr als 80 % der Breite des Mesagebiets (105) entlang der ersten lateralen Richtung (X) erstreckt.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich diese Patentschrift auf Aspekte eines neuen Körpergebietsbildungsprozesses und auf entsprechende Vorrichtungen.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, hängen von Leistungshalbleiterschaltern ab. Bipolartransistoren mit isoliertem Gate (IGBTs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, werden zum Beispiel für verschiedenste Anwendungen verwendet, einschließlich unter anderem für Schalter in Leistungsversorgungen und Leistungswandlern.
  • Eine Leistungshalbleitervorrichtung umfasst üblicherweise einen Halbleiterkörper, der dazu konfiguriert ist, einen Laststrom entlang eines Laststrompfads zwischen zwei Lastanschlüssen der Vorrichtung zu leiten. Ferner kann der Laststrompfad mittels einer isolierten Elektrode, die manchmal als Gate-Elektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode beim Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen leitenden Zustand oder einen sperrenden Zustand versetzen. In manchen Fällen kann die Gate-Elektrode innerhalb eines Grabens des Leistungshalbleiterschalters enthalten sein, wobei der Graben z. B. eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen kann.
  • Es ist üblicherweise wünschenswert, Verluste, z. B. Schaltverluste, Ein-Zustand-Verluste während eines Leitungszustands und Aus-Zustand-Verluste während eines Sperrzustands der Halbleitervorrichtung, niedrig zu halten.
  • Ferner sollte eine Leistungshalbleitervorrichtung üblicherweise eine hohe Zuverlässigkeit aufweisen. Zu diesem Zweck ist es wünschenswert, eine korrekte Herstellung und/oder eine ordnungsgemäße Funktionalität der Vorrichtung vor dem Versenden an Kunden zu überprüfen und insbesondere eventuelle Fehler zu identifizieren, die während der Herstellung aufgetreten sein können. Zum Beispiel werden jene Chips, von denen angenommen wird, dass sie einen Herstellungsfehler aufweisen, von dem Versenden an Kunden ausgeschlossen.
  • Das Überprüfen der korrekten Herstellung der Vorrichtung kann bei einigen Phasen stattfinden. Z. B. kann bei einer Phase überprüft werden, ob die Halbleiter-Source- und -Körpergebiete korrekt innerhalb des Halbleiterkörpers gebildet wurden und/oder ob die Halbleiter-Source- und -Körpergebiete korrekt mit dem Lastanschluss der Vorrichtung verbunden sind.
  • Kurzdarstellung
  • Hier beschriebene Aspekte berücksichtigen die folgenden Überlegungen: Obwohl das Überprüfen der korrekten Herstellung einer Leistungshalbleitervorrichtung bei mehreren Phasen während der Herstellung stattfinden kann, können Defekte, die durch einen einzigen Defekt, z. B. während der Fertigung der Halbleiter-Source-Gebiete, verursacht werden, unter Umständen während oder nach der Herstellung auf der Waferebene nicht zuverlässig detektiert werden. Dementsprechend kann es wünschenswert sein, die Wahrscheinlichkeit des Auftretens eines solchen Defekts mittels der Vorrichtungsgestaltung zu minimieren. Zum Beispiel kann der Herstellungsprozess so modifiziert werden, dass zwei Defekte auf der gleichen Stelle auf dem Wafer zu zwei unterschiedlichen Zeiten in dem Herstellungsprozess auftreten müssen.
  • Ferner betreffen hier beschriebene Aspekte einen neuen Mesagebietbildungsprozess, der eine effiziente Überprüfung hinsichtlich der designierten Funktionalität dieses Gebiets und/oder eine hoch zuverlässige Implementierung der designierten Funktionalität dieses Gebiets ermöglicht, insbesondere in dem Zusammenhang von Halbleitervorrichtungen mit einer strukturierten Grabenstruktur, gemäß der Gräben unterschiedlicher Typen (z. B. mit unterschiedlichen Typen von Elektroden, wie etwa Source- und Gate-Elektroden) auf einer regelmäßigen Basis nahe aneinander angrenzend angeordnet sind. Eine solche Struktur kann zum Beispiel implementiert werden, um hocheffiziente MOSFETs oder IGBTs zu bilden, wobei das Mesagebiet sowohl ein Halbleiter-Source-Gebiet als auch ein Halbleiterkörpergebiet komplementärer Leitfähigkeitstypen beinhaltet und beide mit einem Source-Lastanschluss der Vorrichtung verbunden sind.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Bilden einer Leistungshalbleitervorrichtung Folgendes: Bereitstellen eines Halbleiterkörpers mit einer Oberfläche; Bilden mehrerer Gräben, wobei sich die Gräben von der Oberfläche entlang einer vertikalen Richtung in den Halbleiterkörper hinein erstrecken, wobei zwei Grabenseitenwände, die einander zugewandt sind, von zwei angrenzenden der Gräben ein Mesagebiet des Halbleiterkörpers entlang einer ersten lateralen Richtung lateral begrenzen; Bilden eines Halbleiterkörpergebiets eines zweiten Leitfähigkeitstyps in dem Mesagebiet, wobei eine Oberfläche des Halbleiterkörpergebiets in dem Mesagebiet die Halbleiterkörperoberfläche wenigstens teilweise bildet; Bilden einer ersten Isolationsschicht auf der Halbleiterkörperoberfläche, wobei die erste Isolationsschicht wenigstens ein Kontaktloch aufweist, das wenigstens einen Teil der Mesagebietoberfläche freilegt; Aussetzen des Halbleiterkörpergebiets des zweiten Leitfähigkeitstyps einer geneigten Source-Implantation unter Verwendung des wenigstens einen Kontaktlochs wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiter-Source-Gebiets eines ersten Leitfähigkeitstyps in dem Mesagebiet, wobei die schräge Source-Implantation um einen Winkel von wenigstens 10° von der vertikalen Richtung geneigt ist und wobei sich das gebildete Halbleiter-Source-Gebiet für nicht mehr als 80 % der Breite des Mesagebiets entlang der ersten lateralen Richtung erstreckt.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Bilden einer Leistungshalbleitervorrichtung Folgendes: Bereitstellen eines Halbleiterkörpers mit einer Oberfläche; Bilden mehrerer Gräben, wobei sich die Gräben von der Oberfläche entlang einer vertikalen Richtung in den Halbleiterkörper hinein erstrecken, wobei zwei Grabenseitenwände, die einander zugewandt sind, von zwei angrenzenden der Gräben ein Mesagebiet des Halbleiterkörpers entlang einer ersten lateralen Richtung lateral begrenzen; Bilden eines Halbleiterkörpergebiets eines zweiten Leitfähigkeitstyps in dem Mesagebiet, wobei eine Oberfläche des Halbleiterkörpergebiets in dem Mesagebiet die Halbleiterkörperoberfläche wenigstens teilweise bildet; Bilden einer ersten Isolationsschicht auf der Halbleiterkörperoberfläche, wobei die erste Isolationsschicht wenigstens ein Kontaktloch aufweist, das wenigstens einen Teil der Mesagebietoberfläche freilegt; Bilden einer Fotolackschicht, wobei die Fotolackschicht wenigstens eine Öffnung und wenigstens einen Fotolackblock umfasst, wobei die wenigstens eine Öffnung die Mesagebietoberfläche teilweise freilegt und der wenigstens eine Fotolackblock die Mesagebietoberfläche teilweise bedeckt; Aussetzen des Halbleiterkörpergebiets des zweiten Leitfähigkeitstyps einer Source-Implantation entlang der vertikalen Richtung unter Verwendung des wenigstens einen Kontaktlochs und des wenigstens einen Fotolackblocks wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiter-Source-Gebiets eines ersten Leitfähigkeitstyps in dem Mesagebiet, wobei sich das gebildete Halbleiter-Source-Gebiet für nicht mehr als 80 % der Breite des Mesagebiets entlang der ersten lateralen Richtung erstreckt.
  • Gemäß einer anderen Ausführungsform ist eine Leistungshalbleitervorrichtung präsentiert. Die Halbleitervorrichtung umfasst einen Halbleiterkörper, wobei der Halbleiterkörper mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist und dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen zu leiten, wobei die Leistungshalbleitervorrichtung ferner Folgendes umfasst: einen ersten Graben und einen zweiten Graben, die sich von einer Oberfläche des Halbleiterkörpers entlang einer vertikalen Richtung erstrecken, wobei die Gräben ein Mesagebiet entlang einer ersten lateralen Richtung lateral begrenzen; ein Halbleiter-Source-Gebiet eines ersten Leitfähigkeitstyps und ein Halbleiterkörpergebiet eines zweiten Leitfähigkeitstyps, wobei beide Gebiete in dem Mesagebiet angrenzend an eine Grabenseitenwand des ersten Grabens angeordnet sind und elektrisch mit dem ersten Lastanschluss verbunden sind, wobei das Halbleiter-Source-Gebiet auf einem ersten Implantationsmaterial basiert und wobei der erste Graben zum Induzieren eines Inversionskanals in dem Körpergebiet zum Steuern eines Laststroms in dem Mesagebiet konfiguriert ist; eine erste Isolationsschicht, die oberhalb der Halbleiterkörperoberfläche angeordnet ist und mehrere Isolationsblöcke aufweist, wobei zwei davon ein Kontaktloch der ersten Isolationsschicht lateral begrenzen, wobei sich der erste Lastanschluss in das Kontaktloch hinein erstreckt, um sowohl das Halbleiter-Source-Gebiet als auch das Halbleiterkörpergebiet bei einer Oberfläche des Mesagebiets zu kontaktieren, wobei ein erster der zwei Isolationsblöcke lateral mit dem ersten Graben überlappt und ein zweiter der zwei Isolationsblöcke lateral mit dem zweiten Graben überlappt, wobei der erste Isolationsblock ein erstes laterales Konzentrationsprofil des ersten Implantationsmaterials entlang der ersten lateralen Richtung aufweist, das sich von einem zweiten lateralen Konzentrationsprofil des ersten Implantationsmaterials entlang der ersten lateralen Richtung, welches in dem zweiten Isolationsblock vorhanden ist, unterscheidet.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, stattdessen wird Wert auf die Veranschaulichung von Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen gilt:
    • 1 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 2-4 veranschaulichen jeweils einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 5-9 veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 10-11 veranschaulichen jeweils einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 12-13 veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 14-15 veranschaulichen jeweils einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft;
    • 16 veranschaulicht Phasen eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft; und
    • 17A-B veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft; und
    • 18 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezielle Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann Richtungsterminologie wie etwa „oben“, „unten“, „unterhalb“, „vor“, „hinter“, „rück“, „führend“, „folgend“, „oberhalb“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Weil Teile von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinn zu verstehen und der Schutzumfang der vorliegenden Erfindung wird durch die beiliegenden Ansprüche definiert.
  • Es wird nun ausführlich auf unterschiedliche Ausführungsformen Bezug genommen, von welchen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht beschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise auf andere Ausführungsformen angewandt oder mit diesen kombiniert verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen einschließen. Die Beispiele werden unter Gebrauch einer speziellen Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche beschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Zum Zwecke der Klarheit wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit den gleichen Bezugszeichen bezeichnet, sofern nichts anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie er in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Sowohl die unten erwähnte erste laterale Richtung X als auch die zweite laterale Richtung Y können beispielsweise horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Ausdruck „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche ausgerichtet ist, d. h. parallel zu der Normalenrichtung der Oberfläche des Halbleiterwafers/-chips/-Die. Die unten erwähnte Ausdehnungsrichtung Z kann zum Beispiel eine Ausdehnungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Ausdehnungsrichtung Z wird hier auch als „vertikale Richtung Z“ bezeichnet.
  • In dieser Beschreibung wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, wohingegen p-dotiert als ein „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können umgekehrte Dotierungsbeziehungen eingesetzt werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • In dem Zusammenhang der vorliegenden Beschreibung sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Anteilen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Anteil oder einem Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Ausdruck „in Kontakt“ in dem Zusammenhang der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der entsprechenden Halbleitervorrichtung vorliegt; z. B. beinhaltet ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Zusätzlich wird in dem Zusammenhang der vorliegenden Beschreibung der Ausdruck „elektrische Isolation“ in dem Kontext seines allgemein gültigen Verständnisses, falls nicht anderweitig angegeben, verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten getrennt voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Jedoch können Komponenten, die elektrisch voneinander isoliert sind, trotzdem miteinander gekoppelt, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt, sein. Um ein Beispiel anzuführen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und können gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, z. B. mittels einer Isolierung, z. B. eines Dielektrikums.
  • Spezielle in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne sich darauf zu beschränken, einen Leistungshalbleiterschalter, der eine Streifenzellen- oder zellulare Zellenkonfiguration aufweist, z. B. eine Leistungshalbleitervorrichtung, die innerhalb eines Leistungswandlers oder einer Leistungsversorgung verwendet werden kann. Dementsprechend kann eine solche Vorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der jeweils einer Last zugeführt werden soll und/oder der entsprechend von einer Stromversorgung bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleiterzellen umfassen, wie etwa eine monolithisch integrierte Diodenzelle, z. B. eine monolithisch integrierte Zelle aus zwei antiseriell verbundenen Dioden, eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte IGBT-Zelle und/oder Ableitungen davon. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld darstellen, das mit einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Beschreibung verwendet, soll eine Halbleitervorrichtung auf einem einzigen Chip mit hohen Spannungssperr- und/oder hohen Stromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen starken Strom, typischerweise im Ampere-Bereich z. B. von bis zu mehreren zehn oder hundert Ampere, und/oder für hohe Spannungen, typischerweise oberhalb von 15 V, typischer 100 V und darüber, z. B. bis zu wenigstens 400 V oder sogar darüber, z. B. bis zu wenigstens 3 kV oder sogar bis zu 10 kV oder darüber, gedacht.
  • Zum Beispiel kann die unten beschriebene Leistungshalbleitervorrichtung eine Halbleitervorrichtung sein, die eine Streifenzellenkonfiguration oder eine zellulare (Säulen-/Nadel-) Konfiguration aufweist und die dazu konfiguriert sein kann, als eine Leistungskomponente in einer Anwendung mit niedriger, mittlerer und/oder hoher Spannung eingesetzt zu werden.
  • Zum Beispiel bezieht sich der Ausdruck „Leistungshalbleitervorrichtung“, wie in dieser Beschreibung verwendet, nicht auf logische Halbleitervorrichtungen, die z. B. zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Jede der 17A-B veranschaulicht eine Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft. Im Folgenden wird auf sowohl 17A als auch 17B Bezug genommen.
  • Die Leistungshalbleitervorrichtung 1 weist einen Halbleiterkörper 10 auf, wobei der Halbleiterkörper 10 mit einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 gekoppelt ist und dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen 11, 12 zu leiten.
  • Zum Beispiel weist die Leistungshalbleitervorrichtung 1 eine MOSFET-Konfiguration oder eine IGBT-Konfiguration oder eine RC-IGBT-Konfiguration oder eine Konfiguration, die von einer dieser grundlegenden Leistungshalbleitervorrichtungskonfigurationen abgeleitet ist, wie etwa eine RC-ICGBT-mit-Diodensteuerung(RCDC)-Konfiguration, auf. Daher kann der erste Lastanschluss 11 ein Source-Anschluss oder ein Emitteranschluss sein und kann der zweite Lastanschluss 12 ein Drain-Anschluss oder ein Kollektoranschluss sein.
  • Die Leistungshalbleitervorrichtung 1 kann eine vertikale Konfiguration aufweisen, gemäß der der Halbleiterkörper 10 sandwichartig zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 liegt und gemäß der der Laststrom in einer Richtung im Wesentlichen parallel zu der vertikalen Richtung Z fließt.
  • In Abhängigkeit von der Konfiguration der Leistungshalbleitervorrichtung 1 ist der Halbleiterkörper 10 mit mehreren dotierten Gebieten versehen.
  • Zum Beispiel ist der Hauptteil des Halbleiterkörpers 10 durch ein Driftgebiet 1000 des ersten Leitfähigkeitstyps gebildet, wobei die Dotierungsstoffkonzentration des Driftgebiets 1000 eher niedrig ist.
  • Das Driftgebiet 1000 kann mittels eines ersten dotierten Gebiets 108, das ein erstes Emittergebiet des zweiten Leitfähigkeitstyps umfassen kann, das z. B. im Fall einer IGBT-Konfiguration in elektrischen Kontakt mit dem zweiten Lastanschluss 12 angeordnet ist, mit dem zweiten Lastanschluss 12 gekoppelt sein. Außerdem kann das erste dotierte Gebiet 108 zweite Emittergebiete des ersten Leitfähigkeitstyps umfassen, die ebenfalls in elektrischem Kontakt mit einem zweiten Anschluss 12 angeordnet sind, um z. B. eine RC-IGBT-Konfiguration bereitzustellen. Zusätzlich zu dem ersten Emittergebiet und/oder den zweiten Emittergebieten kann das erste Kontaktgebiet 108 ein Feldstoppgebiet des ersten Leitfähigkeitstyps umfassen, wobei das Feldstoppgebiet im Vergleich zu dem Driftgebiet eine höhere Dotierungsstoffkonzentration an Dotierungsstoffen des ersten Leitfähigkeitstyps aufweisen kann. Bei einer anderen Ausführungsform ist das erste dotierte Gebiet 108, z. B. im Fall einer MOSFET-Konfiguration, vollständig ein Gebiet des ersten Leitfähigkeitstyps. In dem Zusammenhang von IGBTs, RC-IGBTs und MOSFETs sind die allgemeine Funktionalität und Konfiguration des ersten dotierten Gebiets 108 einem Fachmann bekannt und weichen gemäß den hier beschriebenen Ausführungsformen nicht von dieser allgemeinen Funktionalität und Konfiguration des ersten dotierten Gebiets 108 ab.
  • In dem Abschnitt des Halbleiterkörpers 10, der eine Grenzfläche mit ersten Lastanschluss 11 aufweist, können mehrere Leistungszellen gebildet werden. Zum Beispiel beinhaltet die Leistungshalbleitervorrichtung 1 mehrere gleich konfigurierte Leistungszellen, z. B. wenigstens 10, 100 oder 1000 Leistungszellen oder wenigstens 10000 Leistungszellen oder sogar mehr als 100000 Leistungszellen.
  • Zum Beispiel beinhaltet jede Leistungszelle mehrere Gräben, z. B. wenigstens einen oder mehrere erste Gräben 14 und wenigstens einen oder mehrere zweite Gräben 15, die sich jeweils von einer Oberfläche 100 des Halbleiterkörpers 10 entlang der vertikalen Richtung Z erstrecken, wobei die Gräben 14 und 15 Mesagebiete 105 entlang der ersten lateralen Richtung X lateral begrenzen.
  • Die Gräben 14 und 15 können eine Streifenkonfiguration aufweisen, gemäß der die laterale Ausdehnung entlang der zweiten lateralen Richtung Y erheblich größer als die Gesamtausdehnung entlang der ersten lateralen Richtung X, d. h. erheblich größer als die Grabenbreite, ist. Bei einer Ausführungsform weisen die Gräben der Leistungszellen jeweils die gleiche Grabenbreite (in der ersten lateralen Richtung X), die gleiche Tiefe (in der vertikalen Richtung Z) auf und sind räumlich voneinander entlang der ersten lateralen Richtung X gemäß einem festen Muster versetzt.
  • Die Grabenbreite kann als der Abstand zwischen den zwei Grabenseitenwänden 144 (bzw. 154) jedes Grabens 14 (bzw. 15) definiert werden und die Grabentiefe kann als ein Abstand zwischen der Halbleiterkörperoberfläche 100 und der Grabenunterseite 145 (bzw. 155) definiert werden.
  • Jeder Graben 14, 15 kann eine jeweilige Grabenelektrode 141, 151 und einen jeweiligen Grabenisolator 142, 152, der die Grabenelektroden 141, 152 von dem Halbleiterkörper 10 isoliert, umfassen.
  • Die oben erwähnten mehreren dotierten Gebiete des Halbleiterkörpers 10 können ein Halbleiter-Source-Gebiet 101 des ersten Leitfähigkeitstyps und ein Halbleiterkörpergebiet 102 des zweiten Leitfähigkeitstyps beinhalten, wobei beide Gebiete 101, 102 in wenigstens einem der Mesagebiete 105 angrenzend an die Grabenseitenwand 144 des ersten Grabens 14 und elektrisch mit dem ersten Lastanschluss 11 verbunden angeordnet sind.
  • Das Halbleiter-Source-Gebiet 101 weist typischerweise, aber nicht notwendigerweise, im Vergleich zu dem Driftgebiet 1000 eine erheblich größere Dotierungsstoffkonzentration auf. Das Source-Gebiet 101 ist in elektrischem Kontakt mit dem ersten Lastanschluss 11 angeordnet. Zum Beispiel bildet das Halbleiter-Source-Gebiet 101 einen Teil der Oberfläche 100-5 des Mesa-Gebiets 105, das eine Grenzfläche zu dem ersten Lastanschluss 11 aufweist. Der erste Graben 14 kann Halbleiter-Source-Gebiete 101, die an beide seiner Seitenwände 144 angrenzend angeordnet sind, oder nur ein Halbleiter-Source-Gebiet 101 aufweisen, das nur an eine seiner Grabenseitenwände 144 angrenzend angeordnet ist, was aus der folgenden Beschreibung besser ersichtlich wird.
  • Das Halbleiterkörpergebiet 102 (des zweiten Leitfähigkeitstyps) weist typischerweise, aber nicht notwendigerweise, im Vergleich zu dem Driftgebiet 1000 eine erheblich größere Dotierungsstoffkonzentration auf, wobei die Dotierungsstoffkonzentration des Körpergebiets 102 variieren kann. Zum Beispiel kann ein Unterabschnitt des Körpergebiets 102, der eine Grenzfläche zu dem ersten Lastanschluss 11 aufweist, im Vergleich zu einem anderen Unterabschnitt des Körpergebiets 102 stärker dotiert sein, wie unten ausführlicher beschrieben wird. Das Körpergebiet ist in elektrischem Kontakt mit dem ersten Lastanschluss 11 angeordnet. Zum Beispiel bildet das Halbleiterkörpergebiet 102 auch einen Teil der Oberfläche 100-5 des Mesa-Gebiets 105, das eine Grenzfläche zu dem ersten Lastanschluss 11 aufweist. Zum Beispiel weist der Abschnitt des Halbleiterkörpergebiets 102, der eine Grenzfläche zu dem ersten Lastanschluss 11 aufweist, im Vergleich zu dem verbleibenden Teil des Halbleiterkörpergebiets 102 eine vergleichsweise hohe Dotierungsstoffkonzentration auf.
  • Das Halbleiterkörpergebiet 102 kann sich, wie veranschaulicht, durch die gesamte Breite des Mesagebiets 105 erstrecken. Das Halbleiterkörpergebiet 102 isoliert das Halbleiter-Source-Gebiet 101 von dem Halbleiterdriftgebiet 1000. Ein Wechsel zwischen dem Halbleiterkörpergebiet 102 und dem Driftgebiet 1000 bildet den pn-Übergang 1025, wobei der pn-Übergang 1025 innerhalb der Mesagebiete 105 angeordnet sein kann.
  • Der erste Graben 14 ist zum Induzieren eines Inversionskanals in dem Körpergebiet 102, z. B. in einem Unterabschnitt, der typischerweise als Kanalgebiet bezeichnet wird, konfiguriert, um einen Laststrom in dem Mesagebiet 105 zu steuern. Zum Beispiel wird der Inversionskanal in dem Kanalgebiet des Körpergebiets 102 gebildet, wobei das Kanalgebiet an die Grabenseitenwand 144 angrenzend angeordnet sein kann und sich unterhalb des Halbleiter-Source-Gebiets 101 erstrecken kann.
  • Durch Steuern des Laststroms in jedem der Mesagebiete 105, die eine wie gerade beschriebene Konfiguration aufweisen (insbesondere: sowohl Source- als auch Körpergebiete sind elektrisch mit dem ersten Lastanschluss 11 verbunden), kann der Laststrom der Leistungshalbleitervorrichtung 1 gesteuert werden. Zum Beispiel ist die Grabenelektrode 141 des ersten Grabens 14 eine Gate-Elektrode, die ein Gate-Signal, das z. B. durch Anlegen einer Spannung zwischen einem (nicht veranschaulichten) Gate-Anschluss und dem ersten Lastanschluss 11 gebildet wird, von einem (nicht veranschaulichten) Treiber empfängt, wobei der Gate-Anschluss elektrisch mit den Grabenelektroden 141 der ersten Gräben 14 verbunden sein kann.
  • Konfigurationen von pn-Isolationen innerhalb von Mesagebieten, die durch Gräben lateral begrenzt sind, wie oben beschrieben ist, sind einem Fachmann in dem Zusammenhang von IGBTs, RC-IGBTs und MOSFETs bekannt und gemäß den hier beschriebenen Ausführungsformen wird von dieser allgemeinen Funktionalität und Konfiguration solcher pn- Isolationen nicht abgewichen.
  • Jede Leistungszelle der Leistungshalbleitervorrichtung 1 kann mehr als nur ein Mesagebiet 105, zum Beispiel wenigstens zwei oder drei oder vier Mesagebiete 105 oder sogar mehr als vier Mesagebiete 105, und eine entsprechende Anzahl an Gräben umfassen. Jedoch versteht es sich, dass nicht jedes Mesagebiet 105 einer jeweiligen der Leistungszellen zum Leiten des Laststroms konfiguriert sein muss. Stattdessen sind gemäß manchen Ausführungsformen eine oder mehrere der Mesagebiete 105 der jeweiligen der Leistungszellen nicht zum Leiten des Laststroms konfiguriert, wobei eine solche Konfiguration auf unterschiedliche Arten erreicht werden kann. Zum Beispiel ist das Mesagebiet 105 nicht für eine Laststromleitung konfiguriert, falls es nicht elektrisch mit dem ersten Lastanschluss verbunden ist, wie das beispielhafte Mesagebiet 105 zwischen den zwei zweiten Gräben 15 17A/B. Zusätzlich oder alternativ dazu ist das Mesagebiet 105 nicht für eine Laststromleitung konfiguriert, falls es nicht mit einem Source-Gebiet ausgestattet ist.
  • Ferner versteht es sich mit beispielhaftem Bezug auf die in 17A/B veranschaulichten zwei Mesagebiete 105, die an den ersten Graben 14 angrenzend angeordnet sind, dass das Mesagebiet 105 seine Konfiguration hinsichtlich einer Fähigkeit zum Leiten oder Nichtleiten des Laststroms entlang der zweiten lateralen Richtung Y ändern kann. Zum Beispiel kann dies durch Strukturieren des Halbleiter-Source-Gebiets 101 entlang der zweiten lateralen Richtung Y erreicht werden, was aus weiter unten besprochenen, anderen Zeichnungen besser ersichtlich wird.
  • Wenigstens einer der zweiten Gräben 15, z. B. der zweite Graben 15, der an das Mesagebiet 105 angrenzt, einschließlich des Source-Gebiets 101, kann ein Source-Graben sein, dessen Grabenelektrode 151 elektrisch mit dem ersten Lastanschluss 11 verbunden oder wenigstens elektrisch mit diesem gekoppelt ist.
  • Ein oder mehrere der anderen zweiten Graben 15 kann, muss jedoch nicht, von sowohl einem Source-Graben als auch einem Gate-Graben verschieden sein. Zum Beispiel können weitere Grabentypen zum Bilden der Leistungszellen bereitgestellt werden, z. B. Gräben mit elektrisch potentialfreien Elektroden, Gräben, die Gate-Elektroden aufweisen, die nicht angrenzend an das Halbleiter-Source-Gebiet angeordnet sind (sogenannte Dummy-Gate-Gräben, die hier auch als dritter Graben 16 bezeichnet werden, vergleiche 8) und dergleichen.
  • Daher können, hinsichtlich der obigen Erklärungen in Bezug auf die unterschiedlichen Konfigurationen der Mesagebiete und der Gräben, Leistungszellen der Halbleitervorrichtung 1 gemäß verschiedenen sogenannten Kontaktierungsschemata, d. h. Schemata, die definieren, welcher Typ von Graben angrenzend an welchen Typ von Mesagebiet angeordnet ist, konfiguriert sein. Jedoch sind einem Fachmann in dem Zusammenhang von IGBTs, RC-IGBTs und MOSFETs mehrere unterschiedliche Kontaktierungsschemata bekannt und die hier beschriebenen Ausführungsformen sind nicht auf spezielle Kontaktierungsschemata beschränkt, wobei das Kontaktierungsschema, das zum Beispiel in 17A/B veranschaulicht ist, lediglich beispielhaft ist.
  • Zum Beispiel ist gemäß den hier beschriebenen Ausführungsformen das Laststromleitungsmesagebiet 105 zu dem ersten Graben 14, der als ein Gate-Graben implementiert ist, und zu dem zweiten Graben 15, der als ein Source-Graben implementiert ist, benachbart. Falls enthalten, können die weiteren zweiten Gräben 15 jeder Leistungszelle einen Dummy-Gate-Graben und/oder einen Source-Graben und/oder einen potentialfreien Graben beinhalten.
  • Die Halbleiterkörperoberfläche 100 kann durch eine erste Isolationsschicht 18 bedeckt werden, die ein Kontaktloch 185 aufweist, sodass eine elektrische Verbindung zwischen dem ersten Lastanschluss 11 und wenigstens manchen der Mesagebiete 105 ermöglicht wird. Die Kontaktlöcher 185 sind durch jeweils zwei angrenzende Isolationsblöcke gebildet, nämlich zum Beispiel einen ersten Isolationsblock 181-1 oberhalb des ersten Grabens 14 und zwei zweite Isolationsblöcke 181-2 oberhalb des zweiten Grabens 15.
  • Es versteht sich, dass der Ausdruck „Block“, wie hier verwendet, keinerlei Beschränkungen hinsichtlich der geometrischen Form der Isolationsblöcke (oder Fotolackblöcke, vergleiche unten), auf die Bezug genommen wird, impliziert. Stattdessen können die Blöcke, auf die Bezug genommen wird, zum Beispiel Elemente einer lateral strukturierten Schicht sein, die als „Blöcke“ in den veranschaulichten Querschnitten erscheinen.
  • Die erste Isolationsschicht 18 kann verschiedene elektrisch isolierende Materialien(z. B. hauptsächlich Oxide) umfassen oder daraus bestehen. Zum Beispiel kann die erste Isolationsschicht 18 ein Oxid und/oder ein Low-k-Dielektrikum-Material umfassen oder daraus bestehen. Ferner kann die erste Isolationsschicht 18 eine Dicke entlang der vertikalen Richtung Z von wenigstens 200 nm oder wenigstens 400 nm oder wenigstens 450 nm aufweisen. Die erste Isolationsschicht 18 kann mehrere (nicht veranschaulichte) Isolationsteilschichten, z. B. eine TEOS(Tetraethylorthosilicat)- oder eine Spin-On-Glas(z. B. BPSG, Borphosphorsilicatglas)- oder eine andere Silicatglasteilschicht, umfassen. Die erste Isolationsschicht 18 kann aus mehreren unterschiedlichen Isolationsmaterialien oder aus nur einem Isolationsmaterial gefertigt sein.
  • Bei einer Ausführungsform ist die erste Isolationsschicht 18 keine Hilfsschicht, die während der Vorrichtungsverarbeitungsverfahren entfernt werden würde; stattdessen verbleibt die Isolationsschicht 18 ein Teil der Vorrichtung, selbst während eines späteren Betriebs der Vorrichtung. Zum Beispiel ist die erste Isolationsschicht 18 direkt oder indirekt mit einem elektrisch leitfähigen Material bedeckt, z. B. einem Metall, das zum Bilden des ersten Lastanschlusses 11 verwendet wird (wobei die erste Isolationsschicht 18 mit einer zusätzlichen Isolationsschicht vor dem Abscheiden des elektrischen leitfähigen Materials bedeckt werden kann).
  • Die erste Isolationsschicht 18 ist oberhalb der Halbleiterkörperoberfläche 100 angeordnet und kann mehrere der Isolationsblöcke 181 aufweisen, von denen zwei das wenigstens eine Kontaktloch 185 der ersten Isolationsschicht 18 lateral begrenzen, wobei sich der erste Lastanschluss 11 in das Kontaktloch 185 hinein erstreckt, um sowohl das Halbleiter-Source-Gebiet 101 als auch das Halbleiterkörpergebiet 102 bei der Oberfläche 100-5 des Mesagebiets 105 zu kontaktieren. Zum Beispiel überlappt der erste Isolationsblock 181-1 lateral mit dem ersten Graben 14 und überlappt der zweite Isolationsblock 181-2 lateral mit dem zweiten Graben 15.
  • Bei der Ausführungsform liegt eine Breite entlang der ersten lateralen Richtung X des Teils der Mesagebietoberfläche 100-5, der durch das wenigstens eine Kontaktloch 185 freigelegt wird, (z. B. die Breite des Kontaktlochs 185) innerhalb des Bereichs von 50 nm bis 2 µm, zum Beispiel im Bereich von 50 nm bis 250 nm oder 250 nm bis 550 nm oder sogar 1 µm bis 2 µm. Die Breite kann von der Nennsperrspannung und/oder der Laststrombelastbarkeit der Leistungshalbleitervorrichtung 1 abhängen.
  • Zum Beispiel kann, wie in 17A veranschaulicht, der elektrische Kontakt zwischen dem ersten Lastanschluss 11 und dem Mesagebiet 105 als ein flacher Kontakt realisiert werden, der im Wesentlichen komplanar mit der Halbleiterkörperoberfläche 100 angeordnet sein kann.
  • Bei einer anderen Ausführungsform, wie schematisch und beispielhaft in 17B veranschaulicht, kann der elektrische Kontakt zwischen dem ersten Lastanschluss 11 und dem Mesagebiet 105 durch Einsetzen einer Kontaktkerbe 111, die sich von der Ebene der Halbleiterkörperoberfläche 100 entlang der vertikalen Richtung Z in das Mesagebiet 105 hinein erstreckt, realisiert werden. Zum Beispiel können solche Kontaktkerben 111 in den Halbleiterkörper 10 geätzt und später mit einem elektrisch leitfähigen Material gefüllt werden.
  • Falls implementiert, kann sich die Kontaktkerbe 111 weiter als das Source-Gebiet 101 entlang der vertikalen Richtung Z in den Halbleiterkörper 10 hinein erstrecken. Die Kontaktkerbe 111 kann geätzt werden, z. B. vor oder nach dem Bilden des Source-Gebiets 101 mittels Implantation, wie weiter unten beschrieben ist.
  • Das Halbleiter-Source-Gebiet 101 kann auf einem ersten Implantationsmaterial oder einer Gruppe aus ersten Implantationsmaterialien basieren. Das Halbleiterkörpergebiet 102 kann auf einem zweiten Implantationsmaterial oder einer Gruppe aus zweiten Implantationsmaterialien basieren. Daher können zum Bilden des Halbleiter-Source-Gebiets 101 und des Halbleiterkörpergebiets 102 ein oder mehrere Implantationsverarbeitungsschritte ausgeführt werden. Die Implantationsverarbeitungsschritte können mit einem oder mehreren thermischen Diffusionsschritten (hier auch als thermische Annealing-Schritte bezeichnet) kombiniert werden.
  • Hier beschriebene Aspekte betreffen das Bilden des Mesagebiets 105 einschließlich des Halbleiter-Source-Gebiets 101 und des Halbleiterkörpergebiets 102 mittels wenigstens eines Implantationsverarbeitungsschrittes auf eine solche Weise, die es ermöglicht, einen ordnungsgemäßen elektrischen Kontakt zwischen dem ersten Lastanschluss 11 und dem Mesagebiet 105 zuverlässig zu erreichen, bzw. eine solche Weise, die wenigstens eine zuverlässigere Verifizierung eines ordnungsgemäßen elektrischen Kontakts zwischen dem ersten Lastanschluss 11 und dem Mesagebiet 105 ermöglicht.
  • Gemäß einer Ausführungsform umfasst zum Beispiel ein Verfahren zum Bilden einer Leistungshalbleitervorrichtung Folgendes: Bereitstellen eines Halbleiterkörpers mit einer Oberfläche; Bilden mehrerer Gräben, wobei sich die Gräben von der Oberfläche entlang einer vertikalen Richtung in den Halbleiterkörper hinein erstrecken, wobei zwei Grabenseitenwände, die einander zugewandt sind, von zwei angrenzenden der Gräben ein Mesagebiet des Halbleiterkörpers entlang einer ersten lateralen Richtung lateral begrenzen; Bilden eines Halbleiterkörpergebiets eines zweiten Leitfähigkeitstyps in dem Mesagebiet, wobei eine Oberfläche des Halbleiterkörpergebiets in dem Mesagebiet die Halbleiterkörperoberfläche wenigstens teilweise bildet; Bilden einer ersten Isolationsschicht auf der Halbleiterkörperoberfläche, wobei die erste Isolationsschicht wenigstens ein Kontaktloch aufweist, das wenigstens einen Teil der Mesagebietoberfläche freilegt; Aussetzen des Halbleiterkörpergebiets des zweiten Leitfähigkeitstyps einer geneigten Source-Implantation unter Verwendung des wenigstens einen Kontaktlochs wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiter-Source-Gebiets eines ersten Leitfähigkeitstyps in dem Mesagebiet, wobei die schräge Source-Implantation um einen Winkel von wenigstens 10° von der vertikalen Richtung geneigt ist und wobei sich das gebildete Halbleiter-Source-Gebiet für nicht mehr als 80 % der Breite des Mesagebiets entlang der ersten lateralen Richtung erstreckt.
  • Nun zum Beispiel unter Bezugnahme auf 1 kann das Bereitstellen des Halbleiterkörpers 10 mit der Oberfläche 100 und das Bilden der mehreren Gräben 14, 15 auf die übliche Weise stattfinden, die einem Fachmann bekannt ist. Der Halbleiterkörper 10 kann als ein Teil eines Halbleiterwafers bereitgestellt werden und die Gräben 14, 15 können gebildet werden, indem zum Beispiel ein Ätzverarbeitungsschritt und ein anschließender Oxidationsverarbeitungsschritt zum Bilden der Grabenisolatoren 142, 152 und ein anschließender Abscheidungsverarbeitungsschritt zum Bilden der Grabenelektroden 141, 151 ausgeführt werden. Auf dies kann ein anderer Verarbeitungsschritt zum Vertiefen der Grabenelektroden 141, 151 innerhalb des jeweiligen Grabens 14, 15 und zum Bilden eines weiteren Teils des Grabenisolators 142, 152 auf den vertieften Grabenelektroden 141, 151 folgen.
  • Das Bilden des Halbleiterkörpergebiets 102 des zweiten Leitfähigkeitstyps in dem Mesagebiet 105 kann auch Standardprozesse einschließen, die einem Fachmann bekannt sind, wie etwa einen ersten Blanket(d. h. mit Bezug auf die Mesagebiete nicht maskierten)-Implantationsverarbeitungsschritt.
  • Optionale Merkmale des Bildens des Halbleiterkörpergebiets 102 werden ausführlicher besprochen. Unabhängig davon, wie das Halbleiterkörpergebiet 102 gebildet wird, kann gemäß manchen oder allen hier beschriebenen Ausführungsformen und vor dem Ausführen der nächsten Verarbeitungsschritte sichergestellt werden, dass die Oberfläche des Halbleiterkörpergebiets 102 in dem Mesagebiet 105 die Mesagebietoberfläche 100-5 wenigstens teilweise oder vollständig bildet. Ferner ist anzumerken, dass, nachdem sichergestellt wurde, dass die Mesagebietoberfläche 100-5 teilweise oder vollständig durch das Halbleiterkörpergebiet 102 des zweiten Leitfähigkeitstyps gebildet wurde, weitere Verarbeitungsschritte in einer späteren Phase ausgeführt werden können, um das Körpergebiet 102 zu modifizieren, z. B. durch Ausführen einer maskierten oder nichtmaskierten Kontaktimplantation, sodass eine hohe Dotierungsstoffkonzentration des Körpergebiets 102 in einem Abschnitt bereitgestellt wird, der später eine Grenzfläche mit dem ersten Lastanschluss 11 bzw. mit der Kontaktkerbe 111 aufweist.
  • Wie oben angegeben, ist die erste Isolationsschicht 18 auf der Halbleiterkörperoberfläche 100 gebildet, wobei die erste Isolationsschicht 18 das wenigstens eine Kontaktloch 185 aufweist, das die Mesagebietoberfläche 100-5, die teilweise oder vollständig durch das Körpergebiet 102 gebildet ist, teilweise oder vollständig freilegt.
  • Außerdem kann das Bilden der ersten Isolationsschicht 18 gemäß Standardprozessen ausgeführt werden, die einem Fachmann bekannt sind (einschließlich z. B. Abscheidungs- und/oder thermischen Oxidationsverarbeitungsschritten). Zum Beispiel kann die erste Isolationsschicht 18 eine dielektrische Zwischenschicht sein bzw. diese umfassen.
  • Wie bereits oben besprochen, kann die erste Isolationsschicht 18 verschiedene elektrisch isolierende Materialien (z. B. hauptsächlich Oxide) umfassen oder daraus bestehen. Zum Beispiel kann die erste Isolationsschicht 18 ein Oxid und/oder ein Low-k-Dielektrikum-Material umfassen oder daraus bestehen. Ferner kann die erste Isolationsschicht 18 eine Dicke entlang der vertikalen Richtung Z von wenigstens 200 nm oder wenigstens 400 nm oder wenigstens 450 nm aufweisen. Die erste Isolationsschicht 18 kann mehrere (nicht veranschaulichte) Isolationsteilschichten, z. B. eine TEOS- oder eine Spin-On-Glas(z. B. BPSG)- oder eine andere Silicatglasteilschicht, umfassen. Die erste Isolationsschicht 18 kann aus mehreren unterschiedlichen Isolationsmaterialien oder aus nur einem Isolationsmaterial gefertigt sein.
  • Nachdem die erste Isolationsschicht 18 gebildet wurde, wird das Halbleiterkörpergebiet 102 des zweiten Leitfähigkeitstyps einer geneigten Source-Implantation 21 unter Verwendung des wenigstens einen Kontaktlochs 185 wenigstens teilweise als eine Maskenbasis zum Bilden des Halbleiter-Source-Gebiets 101 des ersten Leitfähigkeitstyps in dem Mesagebiet 105 ausgesetzt, wobei die geneigte Source-Implantation 21 um einen Winkel von wenigstens 10° von der vertikalen Richtung Z geneigt ist, wie in 1 angegeben ist. Dieser Neigungswinkel kann sogar größer als 10°, z. B. größer als 20° oder sogar größer als 45°, sein. Ferner kann der räumliche Ausdehnungsbereich das Halbleiter-Source-Gebiets 101 nach einem optionalen Temperatur-Annealing-Verarbeitungsschritt vergrößert sein, sodass z. B. das Source-Gebiet 101 und die Grabenelektrode 141 des ersten Grabens 14 einen gemeinsamen Ausdehnungsbereich entlang der vertikalen Richtung Z aufweisen.
  • Ferner versteht es sich, dass die Formulierung „unter Verwendung des wenigstens einen Kontaktlochs 185 wenigstens teilweise als eine Maskenbasis“ implizieren kann, dass Elemente der ersten Isolationsschicht 18, z. B. ein oder mehrere Isolationsblöcke 181, z. B. der erste Isolationsblock 181-1 und/oder der zweite Isolationsblock 181-2, wenigstens teilweise als eine Maskenbasis verwendet werden, wobei der wenigstens eine Isolationsblock 181, 181-1 oder 182-2 das wenigstens eine Kontaktloch 185 lateral begrenzt.
  • Wie veranschaulicht, kann das Kontaktloch 185 bzw. wenigstens einer der Blöcke 181, die das Kontaktloch lateral begrenzen, als die Maske selbst und nicht nur als eine Maskenbasis dienen. Bei einer anderen Ausführungsform (die weiter unten beschrieben wird) kann die Isolationsschicht 18 teilweise durch eine oder mehrere weitere Komponenten bedeckt werden, wie eine lateral strukturierte Fotolackschicht, und in diesem Fall kann die Isolationsschicht 18 mit ihrem Kontaktloch 185 als die Maskenbasis dienen.
  • Wie aus der Veranschaulichung in 1 ersichtlich wird, definieren die Position (hinsichtlich der ersten lateralen Richtung X und der vertikalen Richtung Z) und die Form der Isolationsschichtkontaktlochecke, die der geneigten Implantationsrichtung zugewandt ist, zusammen mit einen Neigungswinkel, wo das Source-Gebiet 101 innerhalb des Mesagebiets 105 gebildet wird. Zum Beispiel verschiebt eine höhere Isolationsschichtkontaktlochecke die rechte Grenze des Source-Gebiets 101 nach links. Eine abgerundete Ecke würde die rechte Grenze des Source-Gebiets 101 nach links verschieben und so weiter.
  • Ein erstes Implantationsmaterial, das während der Source-Implantation 21 zum Bilden des Halbleiter-Source-Gebiets 101 verwendet wird, kann eines oder mehrere der folgenden Materialien verwenden: Arsen (As), Antimon (Sb), Selen (Se) oder Phosphor (P) oder Schwefel (S).
  • Ein Implantationsdosis, die während der Source-Implantation 21 zum Bilden des Halbleiter-Source-Gebiets 101 angewandt wird, kann innerhalb des Bereichs von 1E14 cm-2 bis 2E16 cm-2 liegen.
  • Eine Implantationsenergie, die während der Source-Implantation 21 zum Bilden des Halbleiter-Source-Gebiets 101 angewandt wird, kann innerhalb des Bereichs von 10 keV bis 300 keV liegen.
  • Wie oben angegeben, kann der Neigungswinkel, der während der Source-Implantation 21 zum Bilden des Halbleiter-Source-Gebiets 101 angewandt wird, innerhalb des Bereichs von 10° bis 60° liegen, wobei der Halbleiterwafer und/oder die Implantationsvorrichtung so geneigt sein kann, dass der Neigungswinkel erzielt wird.
  • Unabhängig davon, wie die Source-Implantation 21 zum Bilden des Halbleiter-Source-Gebiets 101 ausgeführt wird, kann sichergestellt werden, dass sich das gebildete Halbleiter-Source-Gebiet 101 für nicht mehr als 80 % der Breite des Mesagebiets 105 entlang der ersten lateralen Richtung X erstreckt. Zum Beispiel kann zu diesem Zweck die geneigte Source-Implantation 21 so ausgeführt werden, dass das Halbleiter-Source-Gebiet 101 angrenzend an nur eine der zwei Grabenseitenwände 144 angeordnet ist und räumlich entlang der ersten lateralen Richtung X von der anderen der zwei Grabenseitenwände 154 der Kerben 14, 15, die das Mesagebiet 105 lateral begrenzen, versetzt ist.
  • Wie in 1 veranschaulicht, kann das Halbleiter-Source-Gebiet 101 zum Beispiel nur auf einer Seite des Mesagebiets 105 implementiert werden, z. B. innerhalb des Abschnitts des Mesagebiets 105, der eine Grenzfläche mit dem ersten Graben 14 (z. B. einem Gate-Graben) aufweist. Zum Beispiel beträgt der Abstand zwischen der rechten Grenze des Halbleiter-Source-Gebiets 101 und dem anderen Graben 15, der das Mesagebiet 105 lateral begrenzt, wenigstens 50 nm, wenigstens 200 nm oder wenigstens 500 nm. Zum Beispiel kann dieser Abstand der Abstand entlang der ersten lateralen Richtung X zwischen der Grabenseitenwand 154 des zweiten Grabens 15 und einem sich im Wesentlichen vertikal erstreckenden Abschnitt des pn-Übergangs sein, der angrenzend an die Halbleiterkörperoberfläche 100 zwischen dem Halbleiter-Source-Gebiet 101 und dem lateral angrenzenden Abschnitt des Halbleiterkörpergebiets 102 gebildet ist (es versteht sich, dass natürlich der pn-Übergang nicht notwendigerweise den streng linearen Verlauf aufweist, wie schematisch in 1 veranschaulicht ist).
  • Bei einer Ausführungsform weist das Mesagebiet 105, wie auch in 17AB veranschaulicht, daher eine asymmetrische Gestaltung mit Bezug auf die veranschaulichten vertikalen Querschnitte (die parallel zu der Ebene sind, die durch die erste laterale Richtung X und die vertikale Richtung Z definiert ist) auf, gemäß welcher die Grenzfläche zwischen dem ersten Lastanschluss 11 und dem Mesagebiet 105 durch sowohl das Halbleiterkörpergebiet 102 als auch des Halbleiter-Source-Gebiet 101 gebildet wird.
  • Obwohl der Elektronenstrom des Laststroms der Halbleitervorrichtung 1 hauptsächlich durch Abschnitte des Mesagebiets 105, die lateral mit den Halbleiter-Source-Gebieten 101 überlappen, geleitet wird, können andere Typen von Strömen, zum Beispiel ein Lochstrom, wenigstens primär durch ausschließlich das Körpergebiet 102 in dem Mesagebiet 105 geleitet werden. Daher kann es wünschenswert sein, dass sowohl das Halbleiter-Source-Gebiet 101 als auch das Halbleiterkörpergebiet 102 ordnungsgemäß elektrisch mit dem ersten Lastanschluss 11 verbunden sind; mit anderen Worten: es kann wünschenswert sein, dass das Mesagebiet 105 mit Bezug auf die veranschaulichten vertikalen Querschnitte (die parallel zu der Ebene sind, die durch die erste laterale Richtung X und die vertikale Richtung Z definiert ist) durch eine Grenzfläche, die durch sowohl das Source-Gebiet 101 als auch das Körpergebiet 102 gebildet ist, gut elektrisch mit dem ersten Lastanschluss 11 verbunden ist, z. B. sollten sowohl ein Übergang zwischen dem ersten Lastanschluss 11 und dem Source-Gebiet 101 sowie ein Übergang zwischen dem ersten Lastanschluss 11 und dem Körpergebiet 102 in dem Querschnitt niederohmig sein, um einen guten elektrischen Kontakt bereitzustellen.
  • Zum Beispiel kann, wie oben angegeben und in 1 veranschaulicht ist, die Bildung des Körpergebiets 102 nach der Bildung der ersten Isolationsschicht 18 fortgesetzt werden. Zum Beispiel kann, ähnlich der Source-Implantation 21 zum Bilden des Source-Gebiets 101, eine Körperkontaktimplantation 22 unter Verwendung des wenigstens einen Kontaktlochs 185 wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiterkörperkontaktgebiets 1021 des zweiten Leitfähigkeitstyps in dem Halbleiterkörpergebiet 102 ausgeführt werden, wobei die Körperkontaktimplantation 22 um z. B. einen Winkel von wenigstens 10° und entgegen der Neigungsrichtung der geneigten Source-Implantation 21 von der vertikalen Richtung Z geneigt sein kann. Die Körperkontaktimplantation 22 kann vor oder nach der geneigten Source-Implantation 21 ausgeführt werden. Wie aus der anschließenden Beschreibung ersichtlich wird, kann ferner die Bildung des Körpergebiets 102 einschließlich des Körperkontaktgebiets 1021 bei einer anderen Ausführungsform abgeschlossen werden, bevor die erste Isolationsschicht 18 gebildet wird. Zum Beispiel dient bei einer solchen Ausführungsform die erste Isolationsschicht 18 nur während der Anwendung der geneigten Source-Implantation 21 als wenigstens eine Maskenbasis.
  • Nun unter Bezugnahme auf 2, die einen Abschnitt einer horizontalen Projektion der Halbleitervorrichtung 1 bei einer Phase eines Halbleitervorrichtungsverarbeitungsverfahrens gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft veranschaulicht, sind drei Kontaktlöcher 185 angrenzend an zwei Unterabschnitte der ersten Isolationsschicht 18 gezeigt, die oberhalb des ersten Grabens 14 (z. B. eines Gate-Grabens) bzw. des zweiten Grabens 15 (z. B. eines Source-Grabens) angeordnet sind.
  • Außer für die Körperkontaktimplantation 22, die mit Bezug auf 1 erklärt wurde, kann das Halbleitervorrichtungsverarbeitungsverfahren der in 2 gezeigten Ausführungsform der in 1 gezeigten Ausführungsform entsprechen. Daher wird, nachdem die Körpergebiete 102 in den Mesagebieten 105 durch z. B. Ausführen einer Blanket-Implantation gebildet wurden, die erste Isolationsschicht 18 gebildet und strukturiert, sodass die Kontaktlöcher 185 produziert werden, und danach wird die geneigte Source-Implantation 21 so ausgeführt, dass die Halbleitergebiete 101 in den Mesagebieten 105 produziert werden.
  • Danach kann eine maskierte Körperimplantation ausgeführt werden, sodass die Körperkontaktgebiete 1021 innerhalb der Körpergebiete 102 gebildet werden, wobei die Körperkontaktgebiete 1021 eine erhöhte Dotierungsstoffkonzentration im Vergleich zu den verbleibenden Abschnitten der Körpergebiete 102 aufweisen. Die maskierte Körperimplantation kann wie in 2 veranschaulicht maskiert sein, z. B. entlang der zweiten lateralen Richtung Y und basierend auf Deckstreifen 51 (veranschaulicht durch die gestrichelten Linien entlang der vertikalen Richtung Z in 2), die sich entlang der ersten lateralen Richtung X erstrecken und die voneinander äquidistant entlang der zweiten lateralen Richtung Y beabstandet sind. Entlang dieser Streifen 51 sind die Halbleiter-Source-Gebiete 101 und die Abschnitte der Körpergebiete 102, die zuvor gebildet wurden, bedeckt und werden dementsprechend nicht der maskierten Körperimplantation ausgesetzt. Die maskierte Körperimplantation kann so ausgeführt werden, dass insbesondere die Source-Gebiete 101, die zuvor gebildet wurden, überdotiert werden. Oder bei einer anderen Ausführungsform ist die geneigte Source-Implantation 21 auch eine maskierte Implantation, die z. B. eine zu der Maske mit den Streifen 51 komplementäre Maske verwendet.
  • Die Abschnitte der Körpergebiete 102, die während der maskierten Körperimplantation durch die Streifen 51 bedeckt werden, weisen daher keine erhöhte Dotierungsstoffkonzentration auf; diese Abschnitte sind mit der Bezugsziffer 1022 beschriftet.
  • Um die Position der Halbleiter-Source-Gebiete 101 weiter zu beeinflussen, kann gemäß manchen Ausführungsformen eine Fotolackschicht oberhalb der ersten Isolationsschicht 18 gebildet werden, bevor die geneigte Source-Implantation 21 ausgeführt wird. Dies ist beispielhaft und schematisch in 5 und 6 veranschaulicht.
  • Allgemein gesprochen umfasst ein Verfahren zum Bilden einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen Folgendes: Bereitstellen eines Halbleiterkörpers mit einer Oberfläche; Bilden mehrerer Gräben, wobei sich die Gräben von der Oberfläche entlang einer vertikalen Richtung in den Halbleiterkörper hinein erstrecken, wobei zwei Grabenseitenwände, die einander zugewandt sind, von zwei angrenzenden der Gräben ein Mesagebiet des Halbleiterkörpers entlang einer ersten lateralen Richtung lateral begrenzen; Bilden eines Halbleiterkörpergebiets eines zweiten Leitfähigkeitstyps in dem Mesagebiet, wobei eine Oberfläche des Halbleiterkörpergebiets in dem Mesagebiet die Halbleiterkörperoberfläche wenigstens teilweise bildet; Bilden einer ersten Isolationsschicht auf der Halbleiterkörperoberfläche, wobei die erste Isolationsschicht wenigstens ein Kontaktloch aufweist, das wenigstens einen Teil der Mesagebietoberfläche freilegt. Diese Schritte können wie oben beispielhaft beschrieben ausgeführt werden.
  • Danach kann das Verfahren Folgendes beinhalten: Bilden einer Fotolackschicht 19, wobei die Fotolackschicht wenigstens eine Öffnung und wenigstens einen Fotolackblock 191 umfasst, wobei die wenigstens eine Öffnung die Mesagebietoberfläche 100-5 teilweise freilegt und der wenigstens eine Fotolackblock 191 die Mesagebietoberfläche 100-5 teilweise bedeckt (vergleiche 6), und Aussetzen des Halbleiterkörpergebiets 102 des zweiten Leitfähigkeitstyps einer Source-Implantation entlang der vertikalen Richtung Z unter Verwendung des wenigstens einen Kontaktlochs 185 und des wenigstens einen Fotolackblocks 191 wenigstens teilweise als eine Maskenbasis zum Bilden des Halbleiter-Source-Gebiets 101 des ersten Leitfähigkeitstyps in dem Mesagebiet 105, wobei sich das gebildete Halbleiter-Source-Gebiet 101 für nicht mehr als 80 % der Breite des Mesagebiets entlang der ersten lateralen Richtung X erstreckt. Weil der Fotolackblock 191 die Mesagebietoberfläche 100-5 teilweise bedecken kann, ist es daher nicht notwendig, dass die Source-Implantation 21 geneigt ist, sondern kann die Source-Implantation 21 entlang der vertikalen Richtung Z ausgeführt werden und kann es immer noch erreicht werden, dass sich das Source-Gebiet 101 für nicht mehr als 80 % der Breite des Mesagebiets entlang der ersten lateralen Richtung X erstreckt.
  • Bei einer anderen Ausführungsform bedeckt der Fotolackblock 191 nicht die Mesagebietoberfläche 100-5, sondern ist ausschließlich oberhalb der ersten Isolationsschicht 18 angeordnet, wie beispielhaft in 5 veranschaulicht ist.
  • Allgemeiner ausgedrückt kann das Halbleitervorrichtungsverarbeitungsverfahren daher Bilden der Fotolackschicht 19 nach dem Bilden der ersten Isolationsschicht 18 und vor dem Ausführen der Source-Implantation 21 beinhalten, wobei die Fotolackschicht 19 lateral strukturiert werden kann.
  • Zum Beispiel unter Bezugnahme auf sowohl 5 als auch 7 kann die geneigte Source-Implantation 21 einen ersten geneigten Source-Implantationsschritt 211 und einen zweiten geneigten Source-Implantationsschritt 212 umfassen, wobei die Implantationen 211, 212 von der vertikalen Richtung Z um einen jeweiligen Winkel von wenigstens 10° und entgegen entgegengesetzten Neigungsrichtungen geneigt sind, sodass Halbleiter-Source-Gebiete 101 angrenzend an beide Seitenwände 144 von einem der zwei Gräben 14, z. B. angrenzend an beide Seitenwände 144 des ersten Grabens 14 (z. B. das Gate-Grabens), gebildet werden.
  • Zum Beispiel um a) sicherzustellen, dass die Halbleiter-Source-Gebiete 101 angrenzend an beide Grabenseitenwände 144 des ersten Grabens 14 gebildet werden, und b), damit sich die beiden der gebildeten Halbleiter-Source-Gebiete 101 für nicht mehr als 80 % der Breite des jeweiligen Mesagebiets 105 entlang der ersten lateralen Richtung X erstrecken, bestehen einige Optionen.
  • Gemäß einer Option, wie in 7 veranschaulicht, werden die Neigungswinkel erhöht, z. B. um mehr als 30° oder mehr als 45° mit Bezug auf die vertikale Richtung Z. Zum Beispiel werden die erste und zweite Source-Implantation 211, 212 so ausgeführt, dass ein zentraler Unterteil des zweiten leitfähigen Typs des Mesagebiets 105 nicht den zwei Implantationsschritten 211, 212 ausgesetzt wird, wobei der zentrale Unterteil in dem Mesagebiet 105 lateral von dem Halbleiter-Source-Gebiet (101) des Mesagebiets 105 versetzt ist und einen Teil der Mesagebietoberfläche 100-5 bildet. Stattdessen kann das oben beschriebene Körperkontaktgebiet 1021 in diesem zentralen Unterteil des Mesagebiets 105 gebildet werden.
  • Eine andere Option ist in 5 veranschaulicht, wobei der Fotolackblock 191 bei vergleichsweise kleinen Neigungswinkeln sicherstellt, dass sich die Source-Gebiete 101 nicht zu weit in die oder entgegen der ersten lateralen Richtung X erstrecken.
  • Gemäß noch einer anderen Option ist die Source-Implantation 21 überhaupt nicht geneigt, sondern bedecken die Fotolackblöcke 191 die Mesagebietoberfläche 100-5 wenigstens teilweise, wie in 6 veranschaulicht ist.
  • Ferner werden weiter unten optionale Aspekte des Bildens des Halbleiter-Source-Gebiets 101 durch Aussetzen des Halbleiterkörpergebiets 100 der geneigten Source-Implantation 21 unter Verwendung des Kontaktlochs 185 wenigstens als eine Maskenbasis beschrieben. Die nun folgende Erklärung, die auch auf 2-4 verweist, betrifft optionale Aspekte des Bildens des Halbleiterkörpergebiets 102 und seines Körperkontaktgebiets 1021, das es beinhalten kann.
  • Wie oben erklärt, kann das Bilden des Halbleiterkörpergebiets 102 eine oder mehrere Körperimplantationen beinhalten.
  • Zusätzlich kann, immer noch allgemein ausgedrückt, jede der einen oder mehreren Körperimplantationen entlang der vertikalen Richtung Z (d. h. nicht geneigt) stattfinden oder können eine oder mehrere der einen oder mehreren Körperimplantationen geneigt sein. Ferner kann jede der einen oder mehreren Körperimplantationen mit Bezug auf die Mesagebiete 105 nichtmaskiert stattfinden oder können ein oder mehrere der einen oder mehreren Körperimplantationen mit Bezug auf die Mesagebiete 105 maskiert sein.
  • Bei einer Ausführungsform wird jede der einen oder mehreren Körperimplantationen ausgeführt, bevor die erste Isolationsschicht 18 gebildet wird. Daher kann das Bilden des Halbleiterkörpergebiets 102 mittels der einen oder mehreren Körperimplantationen abgeschlossen werden, bevor die erste Isolationsschicht 18 gebildet wird, d. h., bevor das Halbleiter-Source-Gebiet 101 gebildet wird.
  • Bei einer anderen Ausführungsform beinhaltet das Bilden des Halbleiterkörpergebiets 102 mehr als eine Körperimplantation, wobei eine erste Körperimplantation vor dem Bilden der ersten Isolationsschicht 18 (und daher vor dem Bilden des Halbleiter-Source-Gebiets 101) ausgeführt wird und eine oder mehrere anschließende zweite oder dritte Körperimplantationen nach dem Bilden der ersten Isolationsschicht 18 (bevor und/oder nachdem das Halbleiter-Source-Gebiet 101 mittels der geneigten Source-Implantation 21 gebildet wurde) ausgeführt werden.
  • Zum Beispiel umfasst die Körperimplantation eine erste Körperimplantation und eine maskierte zweite Körperimplantation, wobei die maskierte zweite Körperimplantation im Vergleich zu der ersten Körperimplantation mit einer höheren Implantationsdosis ausgeführt wird. Beide Körperimplantationen können entlang der vertikalen Richtung Z ausgeführt werden. Zum Beispiel wird die erste Körperimplantation so ausgeführt, dass das Körpergebiet 102 innerhalb der gesamten Mesagebiete 105 gebildet wird. Die maskierte zweite Körperimplantation kann so ausgeführt werden, dass die Körperkontaktgebiete 1021 lokal gebildet werden. Zum Beispiel wird die erste Körperimplantation ausgeführt, bevor die erste Isolationsschicht 18 gebildet wird. Die zweite, maskierte Körperimplantation kann nach dem Bilden der ersten Isolationsschicht 18 und zum Beispiel auch nach dem Bilden der Halbleiter-Source-Gebiete 101 ausgeführt werden. Wie oben angegeben, wird die geneigte Source-Implantation 21 so ausgeführt, dass das Körpergebiet 102, das mittels der (den) Körperimplantation(en) gebildet wird, in Abschnitten überdotiert wird, wo die Halbleitergebiete 101 zu bilden sind. Zum Beispiel werden die gebildeten Halbleitergebiete 101 mittels der Maske, die während der zweiten, maskierten Körperimplantation eingesetzt wird, lokal bedeckt, wie in 3 und 4 beispielhaft veranschaulicht ist. Die zweite, maskierte Körperimplantation kann dann so ausgeführt werden, dass die Halbleiter-Source-Gebiete 101 überdotiert werden, die nicht durch die Maske bedeckt sind, wie in 3 veranschaulicht ist; oder bei einer anderen Ausführungsform kann eine solche Überdotierung überflüssig sein, falls die geneigte Source-Implantation 21 auch eine entsprechend maskierte Implantation ist. Mit anderen Worten überdotiert die geneigte Source-Implantation nicht jene Gebiete, die der maskierten zweiten Körperimplantation gemäß einer Ausführungsform ausgesetzt werden.
  • Um einen guten elektrischen Kontakt zwischen dem Halbleiter-Source-Gebiet 101 und dem ersten Lastanschluss 11 sicherzustellen, legt das wenigstens eine Kontaktloch 185 einen Abschnitt der Mesagebietoberfläche 100-5 frei, der während der maskierten, zweiten Körperimplantation durch die Maske bedeckt wurde. Dies ist auch schematisch und beispielhaft in 3 und 4 veranschaulicht, wobei die Kontaktlöcher 185 der ersten Isolationsschicht 18 jedes der Halbleitergebiete 101 sowie die Körperkontaktgebiete 1021, z. B. die gesamten Oberflächen 100-5 der Mesagebiete 105, freilegen.
  • Wie oben angegeben, ist es möglich, dass sowohl die erste Körperimplantation als auch die maskierte zweite Körperimplantation parallel zu der vertikalen Richtung Z, d. h. nicht geneigt, ausgeführt werden.
  • Sowohl die erste Körperimplantation als auch die maskierte zweite Körperimplantation können entlang der gesamten Breite des (designierten) Kontaktlochs 185 (in Abhängigkeit davon, ob die erste Isolationsschicht 18 gebildet wurde oder nicht) entlang der ersten lateralen Richtung X nichtmaskiert bzw. entlang der gesamten Breite des Mesagebiets 105 entlang der ersten lateralen Richtung X nichtmaskiert stattfinden. Die maskierte zweite Körperimplantation kann entlang einer Länge des (designierten) Kontaktlochs 185 in der zweiten lateralen Richtung Y maskiert sein bzw. kann entlang der Länge des Mesagebiets 105 in der zweiten lateralen Richtung Y, z. B. mittels der in 2 veranschaulichten Streifen 51, maskiert sein.
  • Zusätzlich dazu, dass sie entlang der zweiten lateralen Richtung Y maskiert ist, kann die maskierte zweite Körperimplantation auch mit Bezug auf die Breite des Mesagebiets 105 entlang der ersten lateralen Richtung X maskiert sein, wie beispielhaft und schematisch in 3 veranschaulicht ist. Zum Beispiel kann die Maske, die während der zweiten, maskierten Körperimplantation eingesetzt wird, insgesamt etwa 50 % der Breite des Mesagebiets 105 angrenzend an den zweiten Graben 15 bedecken, das lateral mit den Source-Gebieten 101 entlang der zweiten lateralen Richtung überlappt, wobei die Bedeckung durch die gestrichelten Linien in 3 angegeben ist.
  • Zusätzlich kann gemäß den mit Bezug auf 2 und 3 beschriebenen Ausführungsformen die Körperimplantation eine dritte Körperimplantation zum Erhöhen der Dotierungsstoffkonzentration des Halbleiterkörpergebiets 102 in einem Abschnitt 1023 des Mesagebiets 105 umfassen, das lateral von dem (den) (zu bildenden oder bereits gebildeten) Sourcegebiet(en) 101 entlang der ersten lateralen Richtung X versetzt ist. Zum Beispiel überlappt dieser Abschnitt 1023 lateral mit einem Streifenabschnitt des Mesagebiets 105, der lateral angrenzend an den zweiten Graben 15 angeordnet ist, wie in 3 veranschaulicht ist.
  • Wie oben erklärt, kann, obwohl die optionale zweite und die optionale dritte Körperimplantation maskierte Implantationen sein können, die erste Körperimplantation eine nichtmaskierte Implantation (auch als „Blanket“-Implantation bekannt) sein, wenigstens mit Bezug auf den aktiven Bereich der Vorrichtung 1, der die mehreren Leistungszellen beinhaltet und der von einem Randabschlussbereich umgeben sein kann, wie es einem Fachmann bekannt ist.
  • Ferner können, wie ebenfalls oben besprochen, wenigstens eine oder alle Implementationen, die zum Bilden des Körpergebiets 102 (einschließlich seiner optionalen Körperkontaktgebiete 1021 und seiner optionalen stark dotierten Abschnitte 1023) ausgeführt werden, abgeschlossen werden, bevor die erste Isolationsschicht 18 gebildet wird. Zum Beispiel wird gemäß einer Ausführungsform nach der Bildung der ersten Isolationsschicht 18 keine weitere Implantation ausgeführt, um das Körpergebiet 102 zu bilden bzw. zu modifizieren.
  • Nachdem die Source-Gebiete 101 und die Körpergebiete 102 vollständig gebildet wurden, einschließlich optionaler Temperatur-Annealing-Schritte, kann das Halbleitervorrichtungsverarbeitungsverfahren ferner Bilden des ersten Lastanschlusses 11 durch Abscheiden eines elektrisch leitfähigen Materials innerhalb der Kontaktlöcher 185 beinhalten, sodass z. B. jede der Leistungszellen der Leistungshalbleitervorrichtung 1 elektrisch kontaktiert wird. Insbesondere können mittels des Kontaktlochs 185, das mit dem elektrisch leitfähigen Material gefüllt ist, sowohl das Source-Gebiet 101 als auch das Körpergebiet 102 (einschließlich seines Körperkontaktgebiets 1021) elektrisch verkettet werden und wird der elektrische Kontakt zwischen dem Mesagebiet 105 und dem ersten Lastanschluss 11 hergestellt.
  • Ferner können, wie oben erklärt wurde, die zwei angrenzenden Gräben 14 und 15 (jeder Leistungszelle) als der Steuer(Gate)-Graben 14 mit der Steuer(Gate)-Elektrode 141, die zum Induzieren des Inversionskanals in dem Körpergebiet 102 konfiguriert ist, um den Laststrom in dem Mesagebiet 105 zu steuern, und als der Source-Graben 15 mit der Source-Elektrode 151, die z. B. elektrisch mit dem ersten Lastanschluss 11 verbunden oder wenigstens gekoppelt ist, gebildet werden.
  • Außerdem kann, wie bereits mit Bezug auf 17B angegeben wurde, das Leistungshalbleitervorrichtungsverarbeitungsverfahren ferner Bilden des Kerbenkontakts 111, der sich entlang der vertikalen Richtung Z in das Mesagebiet 105 hinein erstreckt, nach dem Bilden der ersten Isolationsschicht 18 und vor dem oder nach dem Ausführen der Source-Implantation 21 beinhalten. Zum Beispiel wurde das Halbleiter-Source-Gebiet 101 nur angrenzend an eine Seite (mit Bezug auf die erste laterale Richtung X) des Kerbenkontakts 111, z. B. zwischen dem ersten Graben 14 und dem Kerbenkontakt 111, aber nicht zwischen dem Kerbenkontakt 111 und dem zweiten Graben 15 gebildet.
  • Unter Bezugnahme auf alle hier beschriebenen Ausführungsformen kann das Leistungshalbleitervorrichtungsverarbeitungsverfahren ferner Aussetzen der ersten Isolationsschicht 18 einem Wiederaufschmelzverarbeitungsschritt beinhalten. Zum Beispiel wird der Wiederaufschmelzverarbeitungsschritt ausgeführt, nachdem die Source-Implantation 21 abgeschlossen wurde. Zum Beispiel ist die geometrische Struktur der ersten Isolationsschicht 18 vor dem Wiederaufschmelzverarbeitungsschritt eindeutiger und daher kann das Halbleiter-Source-Gebiet 101 mittels der (geneigten) Source-Implantation 21 genauer positioniert werden. Bei anderen Ausführungsformen kann die erste Isolationsschicht 18 spezifisch mit Bezug auf die gewünschte Position des Halbleiter-Source-Gebiets 101 modifiziert werden.
  • Mit Bezug auf 8 bis 15 sollen Aspekte weiterer Ausführungsbeispiele beschrieben werden, wobei diese optionalen Aspekte die Verwendung der lateral strukturierten Fotolackschicht 19 während der Source-Implantation 21 und unterschiedliche Typen von Kontaktierungsschemata, die zum Bilden der Leistungszellen der Leistungshalbleitervorrichtung 1 eingesetzt werden können, betreffen. Die anschließende Erklärung betrifft nicht die Bildung des Körpergebiets 102, wobei es sich versteht, dass das Körpergebiet 102 auch gemäß den in 8 bis 15 veranschaulichten Ausführungsformen gebildet werden kann, wie oben erklärt ist.
  • Zum Beispiel kann unter Bezugnahme auf 8 jede Leistungszelle zwei zweite Gräben 15 und zwischen diesen zwei zweiten Gräben 15 zwei erste Gräben 14 und zwischen den zwei ersten Gräben 14 einen dritten Graben 16 umfassen. Der dritte Graben 16 kann zum Beispiel der oben erwähnte Dummy-Graben sein, d. h., eine (nicht veranschaulichte) Grabenelektrode umfassen, die elektrisch mit den Grabenelektroden 141 der ersten Gräben 14 verbunden ist, wobei der dritte Graben 16 aufgrund einer Abwesenheit jeglicher Source-Gebiete in seinen angrenzenden Mesagebieten 105 nicht zum Steuern eines Laststroms in der Lage ist. Die erste Isolationsschicht 18 kann so gebildet und strukturiert werden, dass sie die Kontaktlöcher 185 aufweist, die nur jene Mesagebiete 105 freilegen, die lateral durch einen der ersten Gräben 14 und einen der zweiten Gräben 15 begrenzt sind. Die erste Isolationsschicht 18 kann so strukturiert werden, dass Isolationsblöcke 181 die drei zentralen Gräben 14 und 16 sowie die zwei Mesagebiete 105, die lateral durch diese drei Gräben begrenzt sind, und die zwei äußeren zweiten Gräben 15 bedecken. In diesen Mesagebieten 105 sind die Halbleiter-Source-Gebiete 101 z. B. durch Ausführen der ersten Source-Implantation 211 und der zweiten Source-Implantation 212 gebildet, die, wie veranschaulicht, in entgegengesetzten Neigungsrichtungen geneigt sind. Vor der ersten Source-Implantation 211 und der zweiten Source-Implantation 212 wird der Fotolackblock 191 oberhalb des Isolationsblocks 181 gebildet, sodass sichergestellt wird, dass während der geneigten ersten Implantation 211 und der geneigten zweiten Implantation 212 die entsprechenden Halbleiter-Source-Gebiete 101 räumlich von dem jeweiligen zweiten Graben 15 versetzt sind. Mittels des Auswählens einer Höhe und/oder einer Breite (in der ersten lateralen Richtung X) des Fotolackblocks 191 können die geometrischen Abmessungen der Source-Gebiete 101 beeinflusst werden. Zum Beispiel kann eine Fotolack-„Einrückung“ mit Bezug auf den darunterliegenden Isolationsblock 181, wie in 8 angegeben, zu einer lateralen Ausdehnung der Source-Gebiete 101 führen. Bei gegebenen Neigungswinkeln ist es einem Fachmann klar, wie eine Modifikation der Abmessung des Fotolackblocks 191 die Position der Source-Gebiete 101 beeinflussen kann.
  • 10 veranschaulicht einen Abschnitt einer horizontalen Projektion der in 8 gezeigten Ausführungsform schematisch und beispielhaft. Daher kann die Fotolackschicht 19 lateral strukturiert sein, so dass der Fotolackblock 191 mit optionalen Fotolackblockfingern 1912 versehen ist, die sich jenseits der gesamten Mesagebiete 105 erstrecken, in denen die Halbleiter-Source-Gebiete 101 zu bilden sind, und sogar die Isolationsblöcke 181 bedecken, die oberhalb der zweiten Gräben 15 angeordnet sind. Die Fotolackblockfinger 1912 können die laterale Struktur des Halbleiter-Source-Gebiets 101 entlang der zweiten lateralen Richtung Y ermöglichen.
  • Unter Bezugnahme auf 9 und 11 ist ein anderes Kontaktierungsschema präsentiert. Zum Beispiel umfasst jede Leistungszelle drei zweite Gräben 15 und einen ersten Graben 14 und ist auf eine solche Weise konfiguriert, dass die ersten Gräben 14 zu zwei zweiten Gräben 15 benachbart sind, wobei der dritte zweite Graben 15 angrenzend an die benachbarten zwei zweiten Gräben 15 angeordnet ist. Die beiden Mesagebiete 105, die angrenzend an den ersten Graben 14 angeordnet sind, sind mit einem jeweiligen Source-Gebiet 101 ausgestattet. Um die Source-Gebiete 101 zu bilden, kann allgemein wie oben beschrieben fortgeschritten werden, demzufolge durch Bilden der ersten Isolationsschicht 18 einschließlich der Isolationsblöcke 181, die die Kontaktlöcher 185 definieren, und durch Bilden der lateral strukturierten Fotolackschicht 19 mit den mehreren Fotolackblöcken 191. Jene Mesagebiete 105, die nicht elektrisch mit dem (in 9 nicht veranschaulichten) ersten Lastanschluss 11 verbunden werden sollten, können vollständig durch einen der Fotolackblöcke 191 bedeckt sein, wie schematisch und beispielhaft in 9 veranschaulicht ist. Außerdem können die Source-Gebiete 101 gemäß der durch 9 und 11 veranschaulichten Ausführungsform gebildet werden, indem die erste geneigte Source-Implantation 211 und die zweite geneigte Source-Implantation 212 ausgeführt werden. Mittels der Höhe der relevanten Fotolackblöcke 191 und mittels ihrer lateralen Ausdehnungen (entlang der ersten lateralen Richtung X) können die Positionen der Halbleiter-Source-Gebiete 101 definiert werden. Natürlich ist hinsichtlich der Position der Source-Gebiete 101 bei gegebenen Neigungswinkeln auch die Höhe der ersten Isolationsschicht 18 relevant, wie oben erklärt wurde.
  • 11 zeigt einen Abschnitt einer horizontalen Projektion der in 9 gezeigten Ausführungsform, welcher insbesondere die laterale Struktur der Fotolackschicht 19 und ihres (ihrer) Fotolackblocks (Fotolackblöcke) 191 veranschaulicht, schematisch und beispielhaft. In 11 sind jene Teile des Fotolackblocks 191, die auch in 9 sichtbar sind, mit der Bezugsziffer 191 beschriftet. Ähnlich der in 8 und 10 veranschaulichten Ausführungsform können die Source-Gebiete 101 mittels optionaler Fotolackfinger 1912 lateral entlang der zweiten lateralen Richtung Y strukturiert sein.
  • Daher beeinflusst die laterale Struktur der Fotolackschicht 19 gemäß manchen Ausführungsformen nicht nur die Position des Source-Gebiets 101 in Bezug auf die erste laterale Richtung X, sondern kann auch verwendet werden, um die Source-Gebiete 101 entlang der zweiten lateralen Richtung Y zu strukturieren.
  • 12 und 14 veranschaulichen eine leichte Modifikation der in 8 und 10 gezeigten Ausführungsform und 13 und 15 veranschaulichen eine leichte Modifikation der in 9 und 11 gezeigten Ausführungsform. Wie oben erklärt, schließt das Produzieren der Source-Gebiete 101 mit beschränkter lateraler Ausdehnung (z. B. nicht mehr als 80 % der Breite des Mesagebiets 105 entlang der ersten lateralen Richtung X) nicht notwendigerweise das Ausführen einer geneigten Source-Implantation ein, sondern kann die Source-Implantation 21 entlang der vertikalen Richtung Z stattfinden, falls zum Beispiel die Fotolackblöcke 191 die Mesagebietoberfläche 100-5 teilweise bedecken. Daher werden, wie bereits mit Bezug auf 6 erklärt wurde, die Abschnitte der Mesagebiete 105, die durch die Fotolackblöcke 191 bedeckt sind, nicht der Source-Implantation 21 ausgesetzt und daher werden sich die Halbleiter-Source-Gebiete 101 im Wesentlichen nicht in diese Mesaabschnitte erstrecken. Die verbleibende Beschreibung von 8 bis 11 kann analog auf die Ausführungsformen aus 12 und 14 bzw. 13 und 15 zutreffen.
  • Im Folgenden wird zum Erklären eines beispielhaften Prozessflusses einer Ausführungsform des Leistungshalbleitervorrichtungsverarbeitungsverfahrens auf 16 (die sich über die Zeichnungsblätter 9 und 10 erstreckt) Bezug genommen. In dem linken Teil aus 16 ist ein jeweiliger Abschnitt eines vertikalen Querschnitts der Halbleitervorrichtung während einer speziellen Verarbeitungsphase veranschaulicht und der rechte Teil aus 16 zeigt einen Abschnitt einer horizontalen Projektion.
  • Bei der Verarbeitungsphase (a) wurde der Halbleiterkörper 10 bereitgestellt, wurden die Gräben 14 und 15 gebildet, einschließlich der Grabenelektroden 141, 151 und der Grabenisolatoren 142, 152, und wurde das Halbleiterkörpergebiet 102 gebildet, z. B. durch Ausführen einer Blanket-Implantation, z. B. der oben erwähnten ersten Körperimplantation. Ferner wurde ein erster Temperatur-Annealing-Verarbeitungsschritt ausgeführt, um ein Ausheilen und eine Diffusion des implantierten Materials, das zum Bilden des Körpergebiets 102 verwendet wird, zu bewirken.
  • Die Verarbeitungsphasen (b) und (c) betreffen ein weiteres Bilden des Körpergebiets 102, während die designierte Position der zu bildenden Source-Gebiete 101 berücksichtigt wird.
  • Zum Beispiel wird bei der Phase (b) eine lateral strukturierte Fotolackschicht 30 auf der Halbleiterkörperoberfläche 100 abgeschieden, sodass z. B. der erste Graben 14 sowie die Oberflächen 100-5 seiner angrenzenden Mesagebiete 105 teilweise bedeckt werden. Die Fotolackschicht 30 kann entlang der zweiten lateralen Richtung Y strukturiert werden, z. B. durch lateral versetzte Streifenabschnitte 301, wie schematisch in dem rechten Teil der Phase (b) veranschaulicht ist. Dann kann die oben erwähnte maskierte zweite Körperimplantation unter Verwendung der lateral strukturierten Fotolackschicht 30 als eine Maske (nur in dem linken Teil der Phase (b), aber nicht in dem rechten Teil der Phase (b) veranschaulicht) ausgeführt werden. Diese Implantation kann zu vorläufigen Körperkontaktgebieten 1021-1 führen. Die vorläufigen Körperkontaktgebiete 1021-1 entstehen daher in Abschnitten der Mesagebiete 105, die nicht durch die Fotolackschicht 30 bedeckt sind. Ferner versteht es sich bereits bei diesem Punkt, dass die lateral strukturierte Fotolackschicht 30, die während der zweiten Körperimplantation als eine Maske verwendet wird, jene Abschnitte der Mesagebiete 105 bedeckt, wo die Halbleiter-Source-Gebiete 101 zu produzieren sind.
  • Zum Beispiel kann bei der Phase (c), die optional ist, kann eine weitere maskierte Körperimplantation ausgeführt werden. Diese weitere maskierte Körperimplantation kann unter Verwendung der gleichen lateral strukturierten Fotolackschicht 30 wie während der Phase (b), wie in dem linken Teil der Phase (c) veranschaulicht ist, oder unter Verwendung einer unterschiedlichen lateral strukturierten Maske 31, wie in dem rechten Teil der Phase (c) veranschaulicht ist, ausgeführt werden. Wenn die lateral strukturierte Maske 31 verwendet wird, die von der lateral strukturierten Maske 30 verschieden ist, kann sichergestellt werden, dass jene Abschnitte der Mesagebiete 105, die durch die lateral strukturierte Maske 30 bedeckt sind, auch durch die andere lateral strukturierte Maske 31 bedeckt sind, wie in dem rechten Teil der Phase (c) veranschaulicht ist.
  • In jedem Fall beinhaltet das Ergebnis der Verarbeitungsphasen (a) und (b) und der optional Verarbeitungsphase (c) das Körpergebiet 102 und die Körperkontaktgebiete 1021.
  • Die nächsten Verarbeitungsphasen (d) und (e) betreffen das Bilden der Halbleiter-Source-Gebiete 101.
  • Zum Beispiel wird (werden) die zum Bilden des Körpergebiets 102 verwendete(n) Fotolackschicht(en) innerhalb des Umfangs der Phase (d) entfernt. Nach dem Entfernen der Fotolackschicht(en) kann die erste Isolationsschicht 18 gebildet werden, was einen Oxidabscheidungsverarbeitungsschritt und einen anschließenden Ätzverarbeitungsschritt beinhalten kann, wobei die Isolationsblöcke 181 erhalten werden, die die Kontaktlöcher 185 definieren. Hinsichtlich des rechten Teils der Phase (d) wird es offensichtlich, dass die Mesagebietoberflächen 100-5 vollständig durch das Körpergebiet 102 gebildet sind, wobei die Dotierungsstoffkonzentration in Abhängigkeit von den zuvor verwendeten Fotolackschichten lateral entlang der Mesagebietoberflächen 100-5 variieren kann. Zum Beispiel veranschaulicht die Bezugsziffer 1021 das stark dotierte Körperkontaktgebiet. Die Bezugsziffer 1022 gibt jene Abschnitte des Körpergebiets 102 an, die durch die Fotolackschicht 30 bedeckt waren, insbesondere: die Streifenabschnitte 301, die während der Verarbeitungsphase (b) verwendet wurden. Die Teile des Körpergebiets 102, die in dem rechten Teil der Verarbeitungsphase (d) nicht mit einer Bezugsziffer beschriftet sind, weisen jeweils die gleiche Dotierungsstoffkonzentration wie die Gebiete 1022 auf, nämlich, falls die Fotolackschicht 30 bei der Verarbeitungsphase (c) nicht geändert wird. Falls jedoch die andere Fotolackschicht 31 während der Verarbeitungsphase (c) verwendet wird (wie in dem rechten Teil der Phase (c) veranschaulicht ist), würden dann die nicht beschrifteten Abschnitte des Körpergebiets 102 der dritten Körperimplantation nicht ausgesetzt werden und würden daher eine Dotierungsstoffkonzentration aufweisen, die höher als die Dotierungsstoffkonzentration der Gebiete 1022, aber niedriger als die Dotierungsstoffkonzentration des Gebiets 1021 ist.
  • Daher können die Kontaktlöcher 185, die sich streifenartig gemäß den Mesagebieten 105 erstrecken können, die Mesagebietoberflächen 100-5 freilegen, die durch Abschnitte des Körpergebiets 102 mit unterschiedlichen Dotierungsstoffkonzentrationen gebildet sind.
  • Bei der Verarbeitungsphase (e) werden die Mesagebietoberflächen 100-5 der geneigten Source-Implantation aufgesetzt, sodass die Halbleiter-Source-Gebiete 101 gebildet werden. Wie oben erklärt, kann die Source-Implantation die erste geneigte Source-Implantation 211 und optional die zweite geneigte Source-Implantation 212 beinhalten, sodass die Halbleiter-Source-Gebiete 101 gebildet werden, die nur an eine Seite des ersten Grabens 14 angrenzen, oder sodass, wie veranschaulicht, die Halbleiter-Source-Gebiete 101 gebildet werden, die an beide Seiten des ersten Grabens 14 angrenzen. Ob die zweite geneigte Source-Implantation 212 ausgeführt wird oder nicht, kann von der gewünschten abschließenden Gestaltung der Leistungszellen der Leistungshalbleitergestaltung abhängen, z. B. von dem gewünschten Kontaktierungsschema. Das Bilden des (der) Source-Gebiets (Source-Gebiete) 101 kann das Bilden der Fotolackschicht 19 einschließlich des Fotolackblocks 191, wie oben erklärt, vor dem Ausführen der Source-Implantation beinhalten oder auch nicht. Ob die Fotolackschicht 19 notwendig ist oder nicht, kann von der Gesamthöhe der ersten Isolationsschicht 18 und/oder den gewählten Neigungswinkeln abhängen.
  • Aufgrund der geneigten Source-Implantationen 211 und 212 werden die streifenartigen Körperkontaktgebiete 1021 den Implantationen im Wesentlichen nicht ausgesetzt, sondern stattdessen nur die Abschnitte des Körpergebiets 102, die mit der Bezugsziffer 1022 angegeben sind, und die angrenzenden nicht beschrifteten Abschnitte (wie in dem rechten Teil der Phase (d) veranschaulicht ist). Die geneigten Source-Implantationen 211 und 212 Überdotieren wenigstens Abschnitte 1022, sodass wenigstens dort die Halbleiter-Source-Gebiete 101 des ersten Leitfähigkeitstyps entstehen. Zum Beispiel werden die geneigten Source-Implantationen 211 und 212 so ausgeführt, dass die nicht beschrifteten Abschnitte nicht überdotiert werden, was zu schwach dotierten Abschnitten 1024 des zweiten Leitfähigkeitstyps führt. Daher versteht es sich, dass, selbst wenn die erste Isolationsschicht 18 möglicherweise nicht entlang der zweiten lateralen Richtung Y strukturiert wird, das Source-Gebiet 101 lateral entlang der zweiten Richtung Y strukturiert werden kann, indem entsprechende Fotolackschichten während der Bildung des Körpergebiets 102 gewählt werden und indem entsprechende Implantationsenergien/- dosen während der Bildung des Körpergebiets 102 und des Source-Gebiets 101 gewählt werden.
  • Nachdem das Source-Gebiet 101 gebildet wurde, kann die Fotolackschicht 19 (falls überhaupt verwendet) entfernt werden. Andere Verarbeitungsschritte, die nicht veranschaulicht sind, können einen oder mehrere thermische Verarbeitungsschritte beinhalten, um das Implantationsmaterial, das für das Source-Gebiet 101 verwendet wird, und/oder das Implantationsmaterial, das für das Kanalgebiet 102 verwendet wird, elektrisch zu aktivieren.
  • Natürlich kann das hier vorgeschlagene Verfahren weitere Verarbeitungsschritte beinhalten, sodass eine Herstellung der Leistungshalbleitervorrichtung 1, die, wie oben erklärt, schließlich eine MOSFET-Konfiguration oder eine IGBT-Konfiguration oder eine RC-IGBT-Konfiguration oder eine Konfiguration, die von diesen grundlegenden Leistungshalbleitervorrichtungskonfigurationen abgeleitet ist, wie etwa eine RC-IGBT-mit-Diodensteuerung(RCDC)-Konfiguration, aufweisen kann. Zum Beispiel können solche weiteren Verarbeitungsschritte so ausgeführt werden, dass der erste und der zweite Lastanschluss 11 und 12 z. B. durch Abscheidung von Metallisierungen gebildet werden. Die weiteren Verarbeitungsschritte können ferner Bilden des ersten dotierten Gebiets mittels z. B. Implantation beinhalten.
  • Ein optionaler Effekt, der aufgrund des Bildens der Halbleiter-Source-Gebiete 101 mittels der zwei geneigten Source-Implantationen 211 und 212 entstehen kann, ist durch die schraffierten und gepunkteten Gebiete bei den Isolationsblöcken 181 angegeben. Wie aus der vorhergehenden Beschreibung offensichtlich ist, werden vertikale Flanken des Isolationsblocks 181, der den ersten Graben 14 bedeckt, den zwei Implantationen 211 und 212 im Wesentlichen vollständig ausgesetzt (gepunkteter Bereich). Im Gegensatz dazu werden die vertikalen Flanken der zwei Isolationsblöcke 181, die die zweiten Gräben 15 bedecken, den zwei geneigten Implantationen 211 und 212 nur teilweise ausgesetzt (schraffierter Bereich). Dementsprechend kann jeder der drei Isolationsblöcke 181 eine Konzentration des Implantationsmaterials aufweisen, das zum Bilden der Halbleiter-Source-Gebiete 101 verwendet wird, wobei sich das Konzentrationsprofil des Implantationsmaterials zwischen den Isolationsblöcken 181 unterscheiden kann.
  • Daher ist hier gemäß einer Ausführungsform und nun wieder unter Bezugnahme auf 17A-B ebenfalls eine Leistungshalbleitervorrichtung 1 präsentiert, die die folgenden Merkmale aufweist:
    • - einen Halbleiterkörper 10, wobei der Halbleiterkörper 10 mit einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 gekoppelt ist und dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen 11, 12 zu leiten;
    • - einen ersten Graben 14 und einen zweiten Graben 15, die sich von einer Oberfläche 100 des Halbleiterkörpers 10 entlang einer vertikalen Richtung Z erstrecken, wobei die Gräben 14, 15 ein Mesagebiet 105 entlang der ersten lateralen Richtung X lateral begrenzen;
    • - ein Halbleiter-Source-Gebiet 101 des ersten Leitfähigkeitstyps und ein Halbleiterkörpergebiet 102 des zweiten Leitfähigkeitstyps, wobei beide Gebiete 101, 102 in dem Mesagebiet 105 angrenzend an eine Grabenseitenwand 144 des ersten Grabens 14 angeordnet sind und elektrisch mit dem ersten Lastanschluss 11 verbunden sind, wobei das Halbleiter-Source-Gebiet 101 auf einem ersten Implantationsmaterial basiert und wobei der erste Graben 14 zum Induzieren eines Inversionskanals in dem Körpergebiet 102 zum Steuern eines Laststroms in dem Mesagebiet 105 konfiguriert ist;
    • - eine erste Isolationsschicht 18, die oberhalb der Halbleiterkörperoberfläche 100 angeordnet ist und mehrere Isolationsblöcke 181 aufweist, wobei zwei davon ein Kontaktloch 185 der ersten Isolationsschicht 18 lateral begrenzen, wobei sich der erste Lastanschluss 11 in das Kontaktloch 185 hinein erstreckt, um sowohl das Halbleiter-Source-Gebiet 101 als auch das Halbleiterkörpergebiet 102 bei einer Oberfläche 100-5 des Mesagebiets 105 zu kontaktieren, wobei ein erster der zwei Isolationsblöcke 181-1 lateral mit dem ersten Graben 14 überlappt und ein zweiter der zwei Isolationsblöcke 181-2 lateral mit dem zweiten Graben 15 überlappt, wobei der erste Isolationsblock 181-1 ein erstes laterales Konzentrationsprofil des ersten Implantationsmaterials entlang der ersten lateralen Richtung X aufweist, das sich von einem zweiten lateralen Konzentrationsprofil des ersten Implantationsmaterials entlang der ersten lateralen Richtung X, welches in dem zweiten Isolationsblock 181-2 vorhanden ist, unterscheidet.
  • Zum Beispiel weist, basierend auf der Erklärung des linken Teils der Phase (e) aus 16, der erste Isolationsblock 181-1 (d. h. der Isolationsblock, der den ersten Graben 14 in 17A/B bedeckt) eine erste Konzentration des ersten Implantationsmaterials auf, die größer als eine zweite Konzentration des ersten Implantationsmaterials ist, das in dem zweiten Isolationsblock 181-2 vorhanden ist (d. h. des Isolationsblocks, der einen der zweiten Gräben 15 in 17A/B bedeckt), wobei die erste Konzentration in einem Abschnitt des ersten Isolationsblocks 181-1 vorhanden ist, der lateral mit der Grabenseitenwand 144 des ersten Grabens 14 überlappt (vergleiche gepunktete Bereiche des Isolationsblocks 181-1) und wobei die zweite Konzentration in einem Abschnitt des zweiten Isolationsblocks 181-2 vorhanden ist, der lateral mit einer Grabenseitenwand 154 des zweiten Grabens 15 überlappt (vergleiche schraffierte Bereiche in dem zweiten Isolationsblock 181-2), wobei die Grabenseitenwand 154 das Mesagebiet 105 lateral begrenzt.
  • Zum Beispiel ist die erste Konzentration des ersten Implantationsmaterials in dem relevanten Abschnitt des ersten Isolationsblocks 181-1 wenigstens zweimal so groß wie die zweite Konzentration des ersten Implantationsmaterials und des relevanten Abschnitts eines zweiten Isolationsblocks 181-2. Zum Beispiel werden die erste Konzentration und die zweite Konzentration an Dotierungsstoffen bei der gleichen Position mit Bezug auf die zweite laterale Richtung Y und die vertikale Richtung Z bestimmt.
  • Hinsichtlich aller hier beschriebenen Ausführungsformen, sind einige weitere optionale Aspekte im Folgenden beschrieben:
  • Zum Beispiel sollte hinsichtlich der optionalen Fotolackschicht 19, die während der Bildung des Halbleiter-Source-Gebiets 101 verwendet werden kann, und insbesondere des Fotolackblocks 191, der auf dem Isolationsblock 181 angeordnet ist, der den ersten Graben 14 bedeckt, an den angrenzend die Halbleiter-Source-Gebiete 101 gebildet werden sollten, angemerkt werden, dass der Fotolackblock 191 eine Höhe entlang der vertikalen Richtung Z von wenigstens 500 nm oder von wenigstens 1 µm oder von sogar mehr als 1,5 µm aufweisen kann. Der Fotolackblock 191 kann eine Breite entlang der ersten lateralen Richtung X aufweisen, die im Wesentlichen identisch mit der Breite des Isolationsblocks 181 ist, der unterhalb des Fotolackblocks 191 angeordnet ist. Wie oben erklärt wurde, können die Breite des Fotolackblocks 191 und die Höhe des Fotolackblocks 191 so modifiziert werden, dass die Position des (der) Halbleiter-Source-Gebiets (-Gebiete) 101 modifiziert werden. Zum Beispiel kann das Fotolackmaterial „eingerückt“ werden, was zu einer Breite des Fotolackblocks 191 führt, die geringfügig kleiner als die Breite des darunterliegenden Isolationsblocks 181, z. B. im Vergleich zu der Breite des darunterliegenden Isolationsblocks um bis zu 200nm kleiner, ist. Der Fotolackblock 191 kann bei einer anderen Ausführungsform eine Breite aufweisen, die im Vergleich zu dem darunterliegenden Isolationsblock 181 geringfügig größer ist.
  • Unter Bezugnahme auf 18 sind beispielhafte Abmessungen einer Ausführungsform der Leistungshalbleitervorrichtung 1 präsentiert.
  • Zum Beispiel kann die Breite WM des Mesagebiets 105, die z. B. als der Abstand entlang der ersten lateralen Richtung X zwischen den zwei Grabenseitenwänden 144, 154 definiert ist, die das Mesagebiet 105 lateral begrenzen, z. B. gemessen bei einer vertikalen Ebene, wo auch das (in 18 nicht veranschaulichte) Source-Gebiet 101 vorhanden ist, innerhalb des Bereichs von einigen hundert nm, z. B. breiter als 100 nm und kleiner als 5 µm, oder innerhalb des Bereichs von 300 nm bis 2 µm, z. B. innerhalb des Bereichs von 400 nm bis 1400 nm, wie etwa näherungsweise 600 nm bis 800 nm, liegen.
  • Die Breite WH des Kontaktlochs 185, das durch die Isolationsblöcke 181 der ersten Isolationsschicht 18 definiert ist, kann etwa die gleiche Größe wie die Mesabreite WM, z. B. geringfügig kleiner als die Mesabreite WM, aufweisen. Daher können die Isolationsblöcke 181 lateral mit den Grabenisolatoren 142/152 der darunterliegenden Gräben 14/15 überlappen und sogar kleine Abschnitte der Mesagebietoberfläche 100-5 bedecken. Die Kontaktlochbreite WH kann zum Beispiel näherungsweise 450 nm betragen, falls die Mesabreite WH 600 nm beträgt.
  • In dem Obigen wurden Ausführungsformen erklärt, die Leistungshalbleiterschalter und entsprechende Verarbeitungsverfahren betreffen. Diese Halbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Entsprechend kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B. der Halbleiterkörper 10 und seine Gebieten/Zonen, z. B. die Gebiete usw., ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine Gebiete/Zonen aus einem beliebigem Halbleitermaterial gefertigt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten unter anderem elementare Halbleitermaterialien, wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien, wie etwa Siliciumcarbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre Ill-V-Halbleitermaterialien, wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AIGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AIGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als „Homoüberganghalbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroüberganghalbleitermaterial gebildet. Beispiele für Heteroüberganghalbleitermaterialien beinhalten unter anderem Aluminiumgalliumnitrid(AIGaN)-Aluminiumgalliumindiumnitrid(AIGalnN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN), Aluminiumgalliumnitrid(AIGaN)-Galliumnitrid(GaN), lndiumgalliumnitrid(lnGaN)-Aluminiumgalliumnitrid(AIGaN), Silicium-Siliciumcarbid (SixC1-x) und Silicium-SiGe-Heteroüberganghalbleitermaterialien. Für Leistungshalbleiterschalteranwendungen werden zurzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Es wird beabsichtigt, dass diese Begriffe zusätzlich zu denjenigen, die in den Figuren dargestellt sind, verschiedene Orientierungen der entsprechenden Vorrichtung einschließen. Ferner werden auch Ausdrücke wie „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und es wird ebenfalls nicht beabsichtigt, dass diese beschränkend sind. Über die gesamte Beschreibung hinweg verweisen gleiche Ausdrücke auf gleiche Elemente.
  • Wie hier verwendet, sind die Ausdrücke „aufweisend“, „enthaltend“, „beinhaltend“, „umfassend“, „aufzeigend“ und dergleichen offene Ausdrücke, die das Vorhandensein der angegebenen Elemente oder Merkmale angeben, aber keine zusätzlichen Elemente oder Merkmale ausschließen.
  • In Anbetracht der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangehende Beschreibung beschränkt wird, noch durch die beigefügten Zeichnungen beschränkt wird. Stattdessen ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (25)

  1. Verfahren des Bildens einer Leistungshalbleitervorrichtung (1), das Folgendes umfasst: - Bereitstellen eines Halbleiterkörpers (10) mit einer Oberfläche (100); - Bilden mehrerer Gräben (14, 15), wobei sich die Gräben (14, 15) von der Oberfläche entlang einer vertikalen Richtung (Z) in den Halbleiterkörper (10) hinein erstrecken, wobei zwei Grabenseitenwände (144, 154), die einander zugewandt sind, von zwei angrenzenden der Gräben (14, 15) ein Mesagebiet (105) des Halbleiterkörpers (10) entlang einer ersten lateralen Richtung (X) lateral begrenzen; - Bilden eines Halbleiterkörpergebiets (102) eines zweiten Leitfähigkeitstyps in dem Mesagebiet (105), wobei eine Oberfläche (100-5) des Halbleiterkörpergebiets (102) in dem Mesagebiet (105) die Halbleiterkörperoberfläche (100) wenigstens teilweise bildet; - Bilden einer ersten Isolationsschicht (18) auf der Halbleiterkörperoberfläche (100), wobei die erste Isolationsschicht (18) wenigstens ein Kontaktloch (185) aufweist, das wenigstens einen Teil der Mesagebietoberfläche (100-5) freilegt; - Aussetzen des Halbleiterkörpergebiets (102) des zweiten Leitfähigkeitstyps einer geneigten Source-Implantation (21) unter Verwendung des wenigstens einen Kontaktlochs (185) wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiter-Source-Gebiets (101) eines ersten Leitfähigkeitstyps in dem Mesagebiet (105), wobei die schräge Source-Implantation um einen Winkel von wenigstens 10° von der vertikalen Richtung (Z) geneigt ist und wobei sich das gebildete Halbleiter-Source-Gebiet (101) für nicht mehr als 80 % der Breite des Mesagebiets (105) entlang der ersten lateralen Richtung (X) erstreckt.
  2. Verfahren nach Anspruch 1, das ferner Folgendes umfasst: - Ausführen, nach dem Bilden der ersten Isolationsschicht (18), einer geneigten Körperkontaktimplantation (22) unter Verwendung des wenigstens einen Kontaktlochs (185) wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiterkörperkontaktgebiets (1021) des zweiten Leitfähigkeitstyps in dem Halbleiterkörpergebiet (102), wobei die geneigte Körperkontaktimplantation um einen Winkel von wenigstens 10° und entgegen der Neigungsrichtung der geneigten Source-Implantation (21) von der vertikalen Richtung (Z) geneigt ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die geneigte Source-Implantation (21) so ausgeführt werden, dass das Halbleiter-Source-Gebiet (101) angrenzend an nur eine der zwei Grabenseitenwände (144) angeordnet ist und räumlich entlang der ersten lateralen Richtung (X) von der einen oder den zwei Seitenwänden (154) versetzt ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die geneigte Source-Implantation (21) einen ersten geneigten Source-Implantationsschritt (211) und einen zweiten geneigten Source-Implantationsschritt (212) umfasst, wobei die Implantationen (211, 212) von der vertikalen Richtung Z um einen jeweiligen Winkel von wenigstens 10° und entgegen entgegengesetzten Neigungsrichtungen geneigt sind, sodass Halbleiter-Source-Gebiete (101) angrenzend an beide Seitenwände (144) von einem der zwei Gräben (14) gebildet werden.
  5. Verfahren nach Anspruch 4, das ferner Folgendes umfasst: - Bilden, vor dem Ausführen der geneigten Source-Implantation (21), eines Fotolackblocks (191) auf einem Abschnitt der Isolationsschicht (18), wobei der Fotolackblock (191) lateral mit dem einen der zwei angrenzenden Gräben (14) überlappt, wobei die Implantationsschritte (211, 212) so ausgeführt werden, dass Halbleiter-Source-Gebiete (101) angrenzend an beide Grabenseitenwände (144) des Grabens (14), der die laterale Überlappung mit dem Fotolackblock (191) bildet, gebildet werden.
  6. Verfahren nach Anspruch 4, wobei die Implantationen (211, 212) von der vertikalen Richtung (Z) um einen jeweiligen Winkel von wenigstens 15° und entgegen entgegengesetzten Neigungsrichtungen geneigt sind, so dass Halbleiter-Source-Gebiete (101) angrenzend an beide Seitenwände (144) des einen der zwei Gräben (14) gebildet werden, wobei ein zentraler Unterteil des zweiten Leitfähigkeitstyps in dem Mesagebiet (105) lateral von dem Halbleiter-Source-Gebiet (101) des Mesagebiets (105) versetzt ist und einen Teil der Mesagebietoberfläche (100-5) bildet.
  7. Verfahren nach Anspruch 6, wobei die Implantationen (211, 212) so ausgeführt werden, dass sie den zentralen Unterteil des Mesagebiets (105) nicht den zwei zentralen Implantationsschritten (211, 212) aussetzen.
  8. Verfahren des Bildens einer Leistungshalbleitervorrichtung (1), das Folgendes umfasst: - Bereitstellen eines Halbleiterkörpers (10) mit einer Oberfläche (100); - Bilden mehrerer Gräben (14, 15), wobei sich die Gräben (14, 15) von der Oberfläche entlang einer vertikalen Richtung (Z) in den Halbleiterkörper (10) hinein erstrecken, wobei zwei Grabenseitenwände (144, 154), die einander zugewandt sind, von zwei angrenzenden der Gräben (14, 15) ein Mesagebiet (105) des Halbleiterkörpers (10) entlang einer ersten lateralen Richtung (X) lateral begrenzen; - Bilden eines Halbleiterkörpergebiets (102) eines zweiten Leitfähigkeitstyps in dem Mesagebiet (105), wobei eine Oberfläche (100-5) des Halbleiterkörpergebiets (102) in dem Mesagebiet (105) die Halbleiterkörperoberfläche (100) wenigstens teilweise bildet; - Bilden einer ersten Isolationsschicht (18) auf der Halbleiterkörperoberfläche (100), wobei die erste Isolationsschicht (18) wenigstens ein Kontaktloch (185) aufweist, das wenigstens einen Teil der Mesagebietoberfläche (100-5) freilegt; - Bilden einer Fotolackschicht (19), wobei die Fotolackschicht (19) wenigstens eine Öffnung (195) und wenigstens einen Fotolackblock (191) umfasst, wobei die wenigstens eine Öffnung (195) die Mesagebietoberfläche (100-5) teilweise freilegt und der wenigstens eine Fotolackblock (191) die Mesagebietoberfläche (100-5) teilweise bedeckt; - Aussetzen des Halbleiterkörpergebiets (102) des zweiten Leitfähigkeitstyps einer Source-Implantation (21) entlang der vertikalen Richtung (Z) unter Verwendung des wenigstens einen Kontaktlochs (185) und des wenigstens einen Fotolackblocks (191) wenigstens teilweise als eine Maskenbasis zum Bilden eines Halbleiter-Source-Gebiets (101) eines ersten Leitfähigkeitstyps in dem Mesagebiet (105), wobei sich das gebildete Halbleiter-Source-Gebiet (101) für nicht mehr als 80 % der Breite des Mesagebiets (105) entlang der ersten lateralen Richtung (X) erstreckt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - Ausführen einer Körperimplantation (22) zum Bilden des Halbleiterkörpergebiets (102) in dem Mesagebiet (105).
  10. Verfahren nach Anspruch 9, wobei die Körperimplantation (22) eine erste Körperimplantation und eine maskierte zweite Körperimplantation umfasst, wobei die maskierte zweite Körperimplantation im Vergleich zu der ersten Körperimplantation mit einer höheren Implantationsdosis ausgeführt wird.
  11. Verfahren nach Anspruch 10, wobei die Source-Implantation (21) so ausgeführt wird, dass die erste Körperimplantation überdotiert wird und die maskierte zweiten Körperimplantation nicht überdotiert wird.
  12. Verfahren nach Anspruch 11, wobei das wenigstens eine Kontaktloch (185) einen Abschnitt der Mesagebietoberfläche (100-5) freilegt, die während der maskierten zweiten Körperimplantation durch eine Maske bedeckt war.
  13. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 12, wobei sowohl die erste Körperimplantation und die maskierte zweite Körperimplantation parallel zu der vertikalen Richtung (Z) und unmaskiert entlang der gesamten Breite des designierten Kontaktlochs (185) entlang der ersten lateralen Richtung (X) ausgeführt werden und wobei die maskierte zweite Körperimplantation entlang einer Länge des designierten Kontaktlochs (185) in einer zweiten lateralen Richtung (Y) maskiert ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 12, wobei sowohl die erste Körperimplantation als auch die maskierte zweite Körperimplantation parallel zu der vertikalen Richtung (Z) ausgeführt werden und wobei die maskierte zweite Körperimplantation maskiert ist: - entlang einer Länge des designierten Kontaktlochs (185) in einer zweiten lateralen Richtung (Y); und - entlang der Breite des designierten Kontaktlochs (185) entlang der ersten lateralen Richtung (X).
  15. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 14, wobei die Körperimplantation eine dritte Körperimplantation zum Erhöhen der Dotierungsstoffkonzentration des Halbleiterkörpergebiets (102) in einem Abschnitt (1023) des Mesagebiets (105) umfasst, der lateral von dem Source-Gebiet (101) entlang der ersten lateralen Richtung (X) versetzt ist.
  16. Verfahren nach einem der vorhergehenden Ansprüche 10 bis 15, wobei die erste Körperimplantation eine unmaskierte Implantation ist.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Bildung des Halbleiterkörpergebiets (102) mittels Implantation abgeschlossen wird, bevor die erste Isolationsschicht (18) gebildet wird.
  18. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - Bilden eines ersten Lastanschlusses (11) der Leistungshalbleitervorrichtung (1) durch Abscheiden eines elektrisch leitfähigen Materials innerhalb des Kontaktlochs (185).
  19. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zwei angrenzenden Gräben (14, 15) gebildet sind als: - ein Steuergraben (14) mit einer Steuerelektrode (141), die zum Induzieren eines Inversionskanals in dem Körpergebiet (102) konfiguriert ist, um einen Laststrom in dem Mesagebiet (105) zu steuern; und - einen Source-Graben (15) mit einer Source-Elektrode (151).
  20. Verfahren nach einem der vorhergehenden Ansprüche, das ferner, nach dem Bilden der ersten Isolationsschicht (18) und vor dem Ausführen der Source-Implantation (21), Bilden einer lateral strukturierten Fotolackschicht (19) umfasst.
  21. Verfahren nach einem der vorhergehenden Ansprüche, das ferner, nach dem Bilden der ersten Isolationsschicht (18) und vor oder nach dem Ausführen der Source-Implantation (21), Bilden eines Kerbenkontakts (111), der sich entlang der vertikalen Richtung (Z) in das Mesagebiet (105) hinein erstreckt, umfasst.
  22. Verfahren nach einem der vorhergehenden Ansprüche, das ferner, nach der Source-Implantation (21), Aussetzen der ersten Isolationsschicht (18) einem Wideraufschmelz-Verarbeitungsschritt umfasst.
  23. Verfahren nach einem der vorhergehenden Ansprüche, wobei: - die erste Isolationsschicht (18) eine Dicke entlang der vertikalen Richtung (Z) von wenigstens 200 nm aufweist; und/oder wobei - die erste Isolationsschicht (18) mehrere Isolationsteilschichten, z. B. eine TEOS-Teilschicht, umfasst; und/oder wobei - die erste Isolationsschicht (18) aus mehreren unterschiedlichen Isolationsmaterialien gefertigt ist; und/oder wobei - eine Breite entlang der ersten lateralen Richtung (X) des Teils der Mesagebietoberfläche (100-5), der durch das wenigstens eine Kontaktloch (185) freigelegt ist, innerhalb des Bereichs von 50 nm bis 500 nm liegt.
  24. Halbleitervorrichtung (1), die einen Halbleiterkörper (10) aufweist, wobei der Halbleiterkörper (10) mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist und dazu konfiguriert ist, einen Laststrom zwischen den Anschlüssen (11, 12) zu leiten, wobei die Leistungshalbleitervorrichtung (1) ferner Folgendes umfasst: - einen ersten Graben (14) und einen zweiten Graben (15), die sich von einer Oberfläche (100) des Halbleiterkörpers (10) entlang einer vertikalen Richtung (Z) erstrecken, wobei die Gräben (14, 15) ein Mesagebiet (105) entlang einer ersten lateralen Richtung (X) lateral begrenzen; - ein Halbleiter-Source-Gebiet (101) eines ersten Leitfähigkeitstyps und ein Halbleiterkörpergebiet (102) eines zweiten Leitfähigkeitstyps, wobei beide Gebiete (101, 102) in dem Mesagebiet (105) angrenzend an eine Grabenseitenwand (144) des ersten Grabens (14) angeordnet sind und elektrisch mit dem ersten Lastanschluss (11) verbunden sind, wobei das Halbleiter-Source-Gebiet (101) auf einem ersten Implantationsmaterial basiert und wobei der erste Graben (14) zum Induzieren eines Inversionskanals in dem Körpergebiet (102) zum Steuern eines Laststroms in dem Mesagebiet (105) konfiguriert ist; - eine erste Isolationsschicht (18), die oberhalb der Halbleiterkörperoberfläche (100) angeordnet ist und mehrere Isolationsblöcke (181) aufweist, wobei zwei davon ein Kontaktloch (185) der ersten Isolationsschicht (18) lateral begrenzen, wobei sich der erste Lastanschluss (11) in das Kontaktloch (185) hinein erstreckt, um sowohl das Halbleiter-Source-Gebiet (101) als auch das Halbleiterkörpergebiet (102) bei einer Oberfläche (100-5) des Mesagebiets (105) zu kontaktieren, wobei ein erster der zwei Isolationsblöcke (181-1) lateral mit dem ersten Graben (14) überlappt und ein zweiter der zwei Isolationsblöcke (181-2) lateral mit dem zweiten Graben (15) überlappt, wobei der erste Isolationsblock (181-1) ein erstes laterales Konzentrationsprofil des ersten Implantationsmaterials entlang der ersten lateralen Richtung (X) aufweist, das sich von einem zweiten lateralen Konzentrationsprofil des ersten Implantationsmaterials entlang der ersten lateralen Richtung (X), welches in dem zweiten Isolationsblock (181-2) vorhanden ist, unterscheidet.
  25. Leistungshalbleitervorrichtung (1) nach Anspruch 24, wobei der erste Isolationsblock (181-1) eine erste Konzentration des ersten Implantationsmaterials aufweist, die größer als eine zweite Konzentration des ersten Implantationsmaterials, die in dem zweiten Isolationsblock (181-2) vorhanden ist, aufweist, wobei die erste Konzentration in einem Abschnitt des ersten Isolationsblocks (181-1) vorhanden ist, der lateral mit der Grabenseitenwand (144) des ersten Grabens (14) überlappt, und wobei die zweite Konzentration in einem Abschnitt des zweiten Isolationsblocks (181-2) vorhanden ist, der lateral mit einer Grabenseitenwand (154) des zweiten Grabens (15) überlappt, wobei die Grabenseitenwand (154) das Mesagebiet (105) lateral begrenzt.
DE102018120432.9A 2018-08-22 2018-08-22 Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren Active DE102018120432B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018120432.9A DE102018120432B4 (de) 2018-08-22 2018-08-22 Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
US16/545,406 US11018051B2 (en) 2018-08-22 2019-08-20 Power semiconductor device with reliably verifiable p-contact and method
CN201910777911.8A CN110858547A (zh) 2018-08-22 2019-08-22 具有可靠可验证p接触的功率半导体器件和方法
US17/325,710 US11949006B2 (en) 2018-08-22 2021-05-20 Power semiconductor device with p-contact and doped insulation blocks defining contact holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018120432.9A DE102018120432B4 (de) 2018-08-22 2018-08-22 Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren

Publications (2)

Publication Number Publication Date
DE102018120432A1 true DE102018120432A1 (de) 2020-02-27
DE102018120432B4 DE102018120432B4 (de) 2023-03-30

Family

ID=69412521

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018120432.9A Active DE102018120432B4 (de) 2018-08-22 2018-08-22 Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren

Country Status (3)

Country Link
US (2) US11018051B2 (de)
CN (1) CN110858547A (de)
DE (1) DE102018120432B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162620A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 半導体装置
EP4220730A1 (de) * 2022-01-28 2023-08-02 Hitachi Energy Switzerland AG Herstellungsverfahren für vertikale trench-gate mosfets oder igbts und entsprechendes halbleiterbauelement
EP4258360A1 (de) * 2022-04-04 2023-10-11 Hitachi Energy Switzerland AG Herstellungsverfahren für ein halbleiterbauelement und halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US20070032020A1 (en) * 2005-06-29 2007-02-08 Grebs Thomas E Structures and methods for forming shielded gate field effect transistors
US20080035990A1 (en) * 2006-08-09 2008-02-14 Hitoshi Matsuura Semiconductor device and method of manufacturing the same
US20160086804A1 (en) * 2014-09-18 2016-03-24 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088997A2 (en) * 2000-05-13 2001-11-22 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of making the same
EP1393362B1 (de) * 2001-04-28 2011-12-14 Nxp B.V. Verfahren zur Herstellung einer Halbleiteranordnung mit Graben-Gate
DE10214175B4 (de) * 2002-03-28 2006-06-29 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US8058685B2 (en) * 2009-07-08 2011-11-15 Force Mos Technology Co., Ltd. Trench MOSFET structures using three masks process
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6967352B2 (ja) * 2017-02-07 2021-11-17 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US20070032020A1 (en) * 2005-06-29 2007-02-08 Grebs Thomas E Structures and methods for forming shielded gate field effect transistors
US20080035990A1 (en) * 2006-08-09 2008-02-14 Hitoshi Matsuura Semiconductor device and method of manufacturing the same
US20160086804A1 (en) * 2014-09-18 2016-03-24 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20210272843A1 (en) 2021-09-02
US20200066579A1 (en) 2020-02-27
DE102018120432B4 (de) 2023-03-30
US11949006B2 (en) 2024-04-02
CN110858547A (zh) 2020-03-03
US11018051B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014117297A1 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102018107568B4 (de) Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102020107277A1 (de) Rc-igbt
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE112021002169T5 (de) Halbleitervorrichtung
DE102014115321A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102016107203A1 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102014109208A1 (de) Ladungskompensationsvorrichtung und ihre herstellung
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102019101304B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative