DE102014117297A1 - Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung Download PDF

Info

Publication number
DE102014117297A1
DE102014117297A1 DE102014117297.3A DE102014117297A DE102014117297A1 DE 102014117297 A1 DE102014117297 A1 DE 102014117297A1 DE 102014117297 A DE102014117297 A DE 102014117297A DE 102014117297 A1 DE102014117297 A1 DE 102014117297A1
Authority
DE
Germany
Prior art keywords
semiconductor
cell trench
layer
trench structures
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014117297.3A
Other languages
English (en)
Other versions
DE102014117297B4 (de
Inventor
Johannes Georg Laven
Maria Cotorogea
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014117297A1 publication Critical patent/DE102014117297A1/de
Application granted granted Critical
Publication of DE102014117297B4 publication Critical patent/DE102014117297B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitermesa (150) ist in einer Halbleiterschicht (100a) zwischen einer ersten Zelltrenchstruktur (510) und einer zweiten Zelltrenchstruktur (520) gebildet, die sich von einer ersten Oberfläche (101) in die Halbleiterschicht (100a) erstrecken. Eine Öffnung (305x) ist in einer Deckschicht (220) gebildet, die auf der ersten Oberfläche (101) vorgesehen ist, wobei die Öffnung (305x) wenigstens einen Teil der Halbleitermesa (150) freilegt. Durch die Öffnung (305x) werden Fremdstoffe eines ersten Leitfähigkeitstyps in den freigelegten Teil der Halbleitermesa (150) eingeführt. Eine durch die Öffnung (305x) definierte Aussparung (305y) wird gebildet.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen, die auf vertikalen IGFET-(Feldeffekttransistor mit isoliertem Gate)Zellen beruhen, umfassen Zelltrenchstrukturen mit vergrabenen Elektroden und Halbleitermesas zwischen den Zelltrenchstrukturen. Typischerweise definiert eine fotolithografische Maske Platzierung und Größe der Zelltrenchstrukturen, eine andere fotolithografische Maske definiert Platzierung und Größe von Fremdstoffzonen in den Halbleitermesas, und eine weitere fotolithografische Maske definiert Kontaktstrukturen, die elektrische Kontakte zu den Fremdstoffzonen herstellen. Andere Methoden beruhen auf einer Bildung der Konstruktstrukturen in selbstausgerichteter bzw. selbstjustierter Weise zu den Zelltrenchstrukturen. Es ist wünschenswert, Halbleitervorrichtungen mit schmalen Halbleitermesas und kleinen Abständen zwischen benachbarten Zelltrenchstrukturen in zuverlässiger Weise und mit geringen Kosten herzustellen.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung sowie eine Halbleitervorrichtung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 bzw. 11 sowie eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 12 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer Halbleitermesa in einer Halbleiterschicht zwischen einer ersten Zelltrenchstruktur und einer zweiten Zelltrenchstruktur, die sich von einer ersten Oberfläche in die Halbleiterschicht erstrecken. Eine Öffnung wird in einer Deckschicht gebildet, die auf der ersten Oberfläche vorgesehen ist, wobei die Öffnung wenigstens einen Teil der Halbleitermesa freilegt. Durch die Öffnung werden Dotierstoffe bzw. Fremdstoffe eines ersten Leitfähigkeitstyps bzw. Leitungstyps in den freiliegenden Teil der Halbleitermesa eingeführt. Eine durch die Öffnung definierte Aussparung wird gebildet.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung erste und zweite Zelltrenchstrukturen, die sich von einer ersten Oberfläche in einen Halbleiterkörper erstrecken. Eine erste Halbleitermesa trennt die ersten und zweiten Zelltrenchstrukturen. Die erste Zelltrenchstruktur umfasst eine erste vergrabene Elektrode und eine erste Isolatorschicht. Ein erster vertikaler Abschnitt der ersten Isolatorschicht trennt die erste vergrabene Elektrode von der ersten Halbleitermesa. Die erste Halbleitermesa umfasst eine Sourcezone eines ersten Leitfähigkeitstyps direkt angrenzend an die erste Oberfläche. Die Halbleitervorrichtung umfasst weiterhin eine Deckschicht auf der ersten Oberfläche. Eine Kontaktstruktur umfasst einen ersten Abschnitt in einer Öffnung der Deckschicht und einen zweiten Abschnitt in der ersten Halbleitermesa oder zwischen der ersten Halbleitermesa und der ersten vergrabenen Elektrode. Eine laterale Nettofremdstoffkonzentration der Sourcezone parallel zu der ersten Oberfläche nimmt in der Richtung der Kontaktstruktur zu.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden von ersten und zweiten Zelltrenchstrukturen, die sich von einer ersten Oberfläche in ein Halbleitersubstrat erstrecken. Die erste Zelltrenchstruktur umfasst eine erste vergrabene Elektrode und eine erste Isolatorschicht zwischen der ersten vergrabenen Elektrode und einer Halbleitermesa, die die ersten und zweiten Zelltrenchstrukturen trennt. Eine Deckschicht wird gebildet, die die erste Oberfläche bedeckt. Die Deckschicht wird strukturiert bzw. gemustert, um eine Öffnung zu bilden, die einen ersten vertikalen Abschnitt der ersten Isolatorschicht an der ersten Oberfläche freilegt. Fremdstoffe zum Bilden einer Sourcezone eines ersten Leitfähigkeitstyps werden in einen freiliegenden Teil der Halbleitermesa durch die Öffnung eingeführt. Ein freiliegender Teil der ersten Isolatorschicht wird entfernt, um eine Aussparung zwischen der Halbleitermesa und der ersten vergrabenen Elektrode zu bilden, indem die gemusterte Deckschicht als eine Ätzmaske verwendet wird.
  • Der Fachmann wird zusätzlich die Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung der Erfindung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien des Ausführungsbeispiels. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel nach Bilden einer Öffnung in einer Deckschicht.
  • 1B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A nach Verengen der Öffnung durch einen Rückfluss der Deckschicht.
  • 1C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1B nach Bilden einer Aussparung für eine Kontaktstruktur.
  • 1D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1C nach Vorsehen von Kontaktstrukturen, die die Öffnung und die Aussparung füllen.
  • 2A ist eine schematische Schnittdarstellung eines Teiles des Halbleitersubstrates nach Vorsehen einer Deckschicht zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das eine einzige Ätzmaske zum Definieren von Sourcezonen und Kontakten vorsieht.
  • 2B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2A nach Bilden von Öffnungen in der Deckschicht durch Verwenden einer Ätzmaske und Einführen von Fremdstoffen zum Bilden von Sourcezonen durch Verwenden der Ätzmaske.
  • 2C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2B nach Vorsehen eines Streuoxides.
  • 2D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2C nach Bilden von Aussparungen zwischen ersten Zelltrenchstrukturen und ersten Halbleitermesas und Einführen von Fremdstoffen für Kontaktzonen durch die Aussparungen.
  • 2E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2D nach Vorsehen von Kontaktstrukturen in den Öffnungen und Aussparungen.
  • 3A zeigt einen Teil eines Halbleitersubstrates nach Vorsehen von Aussparungen zwischen einer ersten vergrabenen Elektrode und ersten Halbleitermesas.
  • 3B zeigt den Halbleitersubstratteil von 3A nach Erweitern der Aussparungen.
  • 3C veranschaulicht den Halbleitersubstratteil von 3B nach Vorsehen von Kontaktstrukturen in den Öffnungen und erweiterten Aussparungen.
  • 4A ist eine schematische perspektivische Darstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf einen IGBT bezogen ist.
  • 4B veranschaulicht einen Schnitt der Halbleitervorrichtungen von 4A längs einer Schnittlinie B.
  • 4C veranschaulicht einen Schnitt der Halbleitervorrichtungen von 4A längs einer Schnittlinie C.
  • 4D veranschaulicht einen Schnitt der Halbleitervorrichtungen von 4A längs einer Schnittlinie D.
  • 5 ist eine schematische Draufsicht eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das lateral gemusterte Sourcezonen vorsieht.
  • 6A ist eine schematische Draufsicht eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das eine Verstärkungsimplantation in einem Randgebiet vorsieht.
  • 6B ist eine schematische Draufsicht eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Hilfskontakte in einem Randgebiet vorsieht.
  • 6C ist eine schematische Draufsicht eines Teiles einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel, das einen Hilfskontakt in einem Randgebiet vorsieht.
  • 7A ist eine schematische Draufsicht eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das eine teilweise vergrabene Elektrodenstruktur vorsieht.
  • 7B ist eine schematische Schnittdarstellung des Halbleitervorrichtungsteiles von 7A längs einer Linie B-B.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt. Der Begriff "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff "elektrisch gekoppelt" umfasst, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die 1A bis 1D beziehen sich auf ein Halbleitersubstrat 500a, das aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials besteht oder eine solche Schicht enthält. Das einkristalline Halbleitermaterial kann Silizium Si, Siliziumcarbid SiC, Germanium Ge, ein Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs sein. Das Halbleitersubstrat 500a kann ein Siliziumwafer sein, aus welchem eine Vielzahl von identischen Halbleiterchips bzw. -dies erhalten wird. Die Halbleiterschicht 100a hat eine planare erste Oberfläche 101 und eine zweite Oberfläche 102 parallel zu der ersten Oberfläche 101. Die Normale zu den ersten und zweiten Oberflächen 101, 102 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind laterale Richtungen.
  • Eine Driftschicht 120 eines ersten Leitfähigkeitstyps kann zwischen den ersten und zweiten Oberflächen 101, 102 gebildet sein. Eine stark dotierte Sockelschicht 130, die den ersten oder zweiten Leitfähigkeitstyp haben kann oder die Zonen von beiden Fremdstofftypen umfassen kann, kann die Driftschicht 120 von der zweiten Oberfläche 102 trennen. Eine Bodyschicht eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, trennt die Driftschicht 120 von der ersten Oberfläche 101. Pn-Übergänge zwischen der Bodyschicht und der Driftschicht 120 können parallel zu der ersten Oberfläche 101 sein.
  • der erste Leitfähigkeitstyp kann der n-Typ sein, und der zweite Leitfähigkeitstyp kann der p-Typ sein, wie dies in den Figuren gezeigt ist. Gemäß anderen Ausführungsbeispielen kann der erste Leitfähigkeitstyp der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein. Außerhalb des veranschaulichten Teiles kann die Halbleiterschicht 100a weitere Fremdstoffzonen, intrinsische Zonen sowie dielektrische und leitende Strukturen umfassen, welche gestaltet sein können, um elektronische Komponenten oder Schaltungen zu bilden.
  • Eine erste Zelltrenchstruktur 510 und eine zweite Zelltrenchstruktur 520 erstrecken sich von der ersten Oberfläche 101 in die Halbleiterschicht 100a, wobei vergrabene Ränder der ersten und zweiten Zelltrenchstrukturen 510, 520 einen größeren Abstand zu der ersten Oberfläche 101 als ein pn-Übergang zwischen der Bodyschicht und der Driftschicht 120 haben. Die Zelltrenchstrukturen 510, 520 unterteilen die Bodyschicht in Segmente derart, dass eine Halbleitermesa 150 zwischen den ersten und zweiten Zelltrenchstrukturen 510, 520 eine geschichtete Struktur mit einer Bodyzone 115 zwischen der ersten Oberfläche 101 und einem Teil der Driftschicht 120 hat.
  • Die erste Zelltrenchstruktur 510 umfasst wenigstens eine erste vergrabene Elektrode 515 und eine erste Isolatorschicht 516, die die erste vergrabene Elektrode 515 von der Halbleiterschicht 100a trennt. Die zweite Zelltrenchstruktur 520 umfasst eine zweite vergrabene Elektrode 525 und eine zweite Isolatorschicht 526, die die zweite vergrabene Elektrode 525 von der Halbleiterschicht 100a trennt. Wenigstens eine Struktur aus den ersten und zweiten Zelltrenchstrukturen 510, 520 kann eine weitere vergrabene Elektrode umfassen, die dielektrisch von der jeweiligen ersten oder zweiten vergrabenen Elektrode 515, 525 isoliert ist. Die zweite vergrabene Elektrode 525 kann mit einem Gateanschluss einer Halbleiterschaltvorrichtung verbunden sein, deren Halbleiterdie von dem fertiggestellten bzw. finalen Halbleitersubstrat 500a erhalten ist.
  • Die ersten und zweiten Zelltrenchstrukturen 510, 520 können die gleichen vertikalen und lateralen Dimensionen haben. Gemäß anderen Ausführungsbeispielen kann die erste Zelltrenchstruktur 510 weiter oder schmäler sein als die zweite Zelltrenchstruktur 520. Alternativ oder zusätzlich überschreitet die vertikale Ausdehnung der ersten Zelltrenchstruktur 510 die vertikale Ausdehnung der zweiten Zelltrenchstruktur 520 oder fällt unter diese. Gemäß einem Ausführungsbeispiel kann die vertikale Ausdehnung von beiden ersten und zweiten Zelltrenchstrukturen 510, 520 in einen Bereich von 500 nm bis 20 µm, beispielsweise in einem Bereich von 2 µm bis 7 µm, sein.
  • Die ersten und zweiten vergrabenen Elektroden 515, 525 und, falls angewandt, die weitere(n) vergrabene(n) Elektrode(n) kann aus einem oder mehreren leitenden Materialien vorgesehen sein, die polykristallines Silizium (Polysilizium), das hochdotiert sein kann, Metallsilizide, Kohlenstoff C, Metalle, z.B. Kupfer oder Wolfram, Metalllegierungen, Metallnitride, Metallsilizide oder andere Metallverbindungen, beispielsweise Titannitrid TiN, Titanwolframid TiW, Tantalnitrid TaN und andere umfassen. Beispielsweise haben die erste, die zweite oder beide vergrabene Elektroden 515, 525 eine geschichtete Struktur einschließlich zwei oder mehr Schichten aus den oben erwähnten Materialien. Die ersten und zweiten vergrabenen Elektroden 515, 525 können die gleiche Struktur haben und können die gleichen Materialien umfassen, oder sie können verschiedene Strukturen haben und/oder verschiedene Materialien enthalten.
  • Die ersten und zweiten Isolatorschichten 516, 526 können die gleiche Dicke haben oder verschiedene Dicken aufweisen. Beispielsweise kann die erste Isolatorschicht 516 dicker sein als die zweite Isolatorschicht 526. Die ersten und zweiten Isolatorschichten 516, 526 können auf den gleichen Materialen beruhen oder können verschiedene Materialien wie Halbleiteroxide, beispielsweise Siliziumoxid, Siliziumnitrid, Aluminiumoxid und Hafniumoxid als Beispiele umfassen oder aus diesen Materialen bestehen. Gemäß einem Ausführungsbeispiel hat wenigstens eine Schicht aus den ersten und zweiten Isolatorschichten 516, 526 eine geschichtete Struktur, die ein oder mehrere verschiedene dielektrische Materialien umfasst. Eine Dicke der ersten und zweiten Isolatorschichten kann zwischen 30 nm und 200 nm, beispielsweise in dem Bereich zwischen 80 nm und 120 nm sein.
  • Die ersten und zweiten vergrabenen Elektroden 515, 525 können elektrisch miteinander verbunden sein. Gemäß dem dargestellten Ausführungsbeispiel sind die ersten und zweiten vergrabenen Elektroden 515, 525 elektrisch voneinander getrennt und können mit verschiedenen Signalen oder Potentialen verbunden sein. Ein an der zweiten vergrabenen Elektrode 525 liegendes Potential kann die Ladungsträgerverteilung in der angrenzenden Bodyzone 115 derart steuern, dass längs der zweiten Isolatorschicht 526 ein leitendes Inversionskanal von Minoritätsladungsträgern gebildet werden kann, wenn das an der zweiten vergrabenen Elektrode 525 liegende Potential eine vorbestimmte Schwellenspannung überschreitet oder unter diese fällt. Ein Abschnitt der zweiten Isolatorschicht 526, der an die Bodyzone 115 angrenzt, ist als ein Gatedielektrikum wirksam.
  • Eine Deckschicht 220 ist auf der ersten Oberfläche 101 vorgesehen und bedeckt die ersten und zweiten Zelltrenchstrukturen 510, 520 sowie die Halbleitermesa 150. Die Deckschicht 220 kann eine oder mehrere dielektrische Schichten umfassen, wobei Schicht beispielsweise aus aufgetragenem bzw. abgeschiedenem Halbleiteroxid, beispielsweise einem Siliziumoxid, das mittels TEOS (Tetraethylorthosilikat) als Vorläufermaterial erzeugt ist, anderen Siliziumoxiden, Siliziumnitrid oder Silziumoxynitrid vorgesehen ist. Gemäß einem Ausführungsbeispiel umfasst die Deckschicht 220 eine Schicht aus Silikatglas, beispielsweise PSG (Phosphorsilikatglas), BSG (Borsilikatglas) oder BPSG (Borphosphorsilikatglas), oder die Deckschicht besteht aus einer solchen Schicht. Die Dicke der Deckschicht 220 kann angenähert gleichmäßig sein und kann als Beispiel von etwa 100 nm bis 1 µm reichen.
  • Eine Maskenschicht kann durch Fotolithographie gemustert werden, um eine Ätzmaske mit einer Maskenöffnung zu erhalten. Beispielsweise kann eine Fotoresistschicht aufgetragen und durch Fotolithographie gemustert werden, um die Ätzmaske zu erhalten. Gemäß einem anderen Ausführungsbeispiel kann eine gemusterte Fotoresistschicht verwendet werden, um eine Hartmaskenschicht zu mustern, die über der Deckschicht 220 vorgesehen ist, und die gemusterte Hartmaskenschicht kann die Ätzmaske bilden. Die Maskenöffnung in der Ätzmaske legt selektiv Teile der Deckschicht 220 frei, beispielsweise in der vertikalen Projektion eines Mesateiles, der von beiden angrenzenden Zelltrenchstrukturen 510, 520 beabstandet ist, oder in der vertikalen Projektion der ersten vertikalen Abschnitte der ersten Isolatorschichten 516, wobei die ersten vertikalen Abschnitte an die Halbleitermesa 150 angrenzen, die die ersten und zweiten Zelltrenchstrukturen 510, 520 trennt.
  • Eine Ausrichtung bzw. Justierung der Maskenöffnung bezüglich der zweiten Zelltrenchstruktur 520 wird gewählt, um eine ausreichende Diffusion von Fremdstoffen sicherzustellen, welche später in den freiliegenden Teil der Halbleitermesa 150 einzuführen sind, bis zu der zweiten Zelltrenchstruktur 520. Die Ausrichtungs- bzw. Justierposition ist der Mesabreite unterworfen, um ein korrektes Positionieren der Maskenöffnung 405 sicherzustellen und ein Ätzen der zweiten Isolatorschicht 526 der zweiten Zelltrenchstruktur 520 zu verhindern. Die Maskenöffnung wird in die Deckschicht 220 in einem vorwiegend anisotropen Ätzprozess unter Verwendung der Ätzmaske übertragen, wobei eine Öffnung 305x in der Deckschicht 220 gebildet wird. Der Ätzprozess kann eine Endpunkterfassung umfassen, die für ein Erreichen der Halbleitermesas 150 empfindlich ist. Die Öffnung 305x legt einen Teil der Halbleitermesa frei, der von beiden Zelltrenchstrukturen 510, 520 beabstandet ist.
  • Fremdstoffe 411 des ersten Leitfähigkeitstyps werden in den freiliegenden Teil der Halbleitermesa 150 zwischen den ersten und zweiten Zelltrenchstrukturen 510, 520 durch die erste Oberfläche 101 eingeführt, beispielsweise durch eine Ausdiffusion aus der festen oder gasförmigen Phase oder durch eine Implantation. Ein Implantationswinkel zwischen einem Implantationsstrahl und der Normalen zu der ersten Oberfläche 101 kann größer sein als 7 Grad oder wenigstens 30 Grad und höchstens 60 Grad betragen, wobei der Implantationsstrahl zu der angrenzenden zweiten Zelltrenchstruktur 520 gerichtet ist.
  • Die Fremdstoffe können mit keinem oder lediglich einem niedrigen thermischen Budget, das auf das Halbleitersubstrat 500a einwirkt, nach Bildung der Öffnung 305x in der Deckschicht 220 derart eingeführt werden, dass die Öffnung 305x angenähert gerade, beispielsweise senkrechte Seitenwände haben kann.
  • 1A zeigt, dass verbleibende Teile der Deckschicht 220 die ersten und zweiten Zelltrenchstrukturen 510, 520 sowie Teile der Halbleitermesa 150, die direkt an die ersten und zweiten Zelltrenchstrukturen 510, 520 angrenzen, bedecken. Die Öffnung 305x in der Deckschicht 220 legt einen zentralen Teil der Halbleitermesa 150 beabstandet von den angrenzenden Zelltrenchstrukturen 510, 520 frei. Eine erste Versetzung x1 zwischen der Öffnung 305x und der zweiten Zelltrenchstruktur 520 kann beispielsweise in dem Bereich von 0 bis 150 nm sein.
  • Eine Implantationszone 110a, die durch die eingeführten Fremdstoffe gebildet ist, grenzt direkt an die erste Oberfläche 101 in dem freiliegenden Teil der Halbleitermesa 150 an. Die Implantationszone 110a kann oder kann nicht einen Abschnitt des verbleibenden Teiles der Deckschicht 220, der direkt an die Öffnung 305x an der Seite der zweiten Zelltrenchstruktur 520 angrenzt, unterschneiden.
  • Die Ätzmaske kann entfernt oder verbraucht werden, und Implantationsschäden in dem Halbleitersubstrat 500a können ausgeheilt werden. Ein Temperprozess bei einer Temperatur über der Rückflusstemperatur von wenigstens einem der Materialien der Deckschicht kann die Ausdiffusion von implantierten Fremdstoffen von der Implantationszone 100a mit einem Rückfluss der Deckschicht 220 kombinieren. Zusätzlich wird das Querschnittsgebiet der Öffnung 305x verengt.
  • Beispielsweise kann eine dünne Hilfsschicht des Materials der Deckschicht 200 oder eines ähnlichen Materials vor dem Temperprozess aufgetragen werden, wobei die dünne Hilfsschicht den Teil der Halbleitermesa 150 bedeckt, der durch die Öffnung 305x freiliegt. Während des Temperprozesses fließt Material von der Deckschicht 220 von 1A in das Gebiet der Öffnung 305x. Nach dem Temperprozess kann ein isotropes Ätzen die dünne Hilfsschicht entfernen und kann gleichmäßig die Deckschicht 220 nach dem Rückfluss dünnen, um ein Gebiet der Halbleitermesa 150, das kleiner ist als das laterale Querschnittsgebiet der Öffnung 305x in 1A und das selbst ausgerichtet bzw. selbst justiert zu der Öffnung 305x gebildet ist, freizulegen.
  • Gemäß dem veranschaulichten Ausführungsbeispiel wird eine Abstandshalter- bzw. Spacerschicht 221 vor oder nach dem Temperprozess aufgetragen bzw. abgeschieden. Die Abstandshalterschicht 221 kann aus einem dielektrischen Material gebildet sein, beispielsweise aus einem Siliziumoxid, das auf TEOS (Tetraethylenorthosilikat) als Vorläufer beruht.
  • Wie in 1B gezeigt ist, verengt die Abstandshalterschicht 221 die Öffnung 305x, wobei die verengte Öffnung 305x eine zweite Versetzung x2 zu der zweiten Zelltrenchstruktur 520 haben kann, die um die Dicke der Abstandshalterschicht 221, z.B. um einige zehn Nanometer, größer ist als die in 1A gezeigte erste Versetzung x1. Eine Sourcezone 110, die durch eine Diffusion aus der implantierten Zone 110a von 1A erhalten ist, grenzt direkt an die zweite Zelltrenchstruktur 520 an. Eine Vielzahl von räumlich getrennten Sourcezonen kann längs einer lateralen Richtung senkrecht zu der Schnittebene gebildet sein. Aufgrund der lateralen Diffusion nimmt ein laterales Fremdstoffkonzentrationsprofil in der Sourcezone 110 in der Richtung der zweiten Zelltrenchstruktur 520 ab. In der Bodyzone 115 kann eine maximale Fremdstoffstoffkonzentration an Fremdstoffen des zweiten Leitfähigkeitstyps einen Abstand zu der ersten Oberfläche 101 haben, der größer ist als der Abstand zwischen der ersten Oberfläche 101 und dem zwischen der Sourcezone 110 und der Bodyzone 115 gebildeten pn-Übergang.
  • Ein anisotropes Abstandshalterätzen kann horizontale Teile der Abstandshalterschicht 221 auf der Deckschicht 220 und auf der ersten Oberfläche 101 in der Öffnung 305x entfernen. Das Abstandshalterätzen legt ein Gebiet der Halbleitermesa 150 frei, das kleiner ist als das laterale Querschnittsgebiet der Öffnung 305x in 1A und das selbst ausgerichtet bzw. selbst justiert zu der Öffnung 305x gebildet ist. Eine Aussparung 305y wird in einem Teil der Halbleitermesa 150, der durch die verengte Öffnung 305x freigelegt ist, herab bis zu einem zweiten Abstand zu der ersten Oberfläche 101 geätzt, der größer ist als ein erster Abstand zwischen der ersten Oberfläche 101 und dem pn-Übergang zwischen den Source- und Bodyzonen 110, 115 und der kleiner ist als ein dritter Abstand zwischen der ersten Oberfläche 101 und dem pn-Übergang zwischen den Bodyzonen 115 und der Driftschicht 120. Der zweite Abstand kann wenigstens 200 nm und höchstens 1 µm betragen, beispielsweise zwischen 400 µm und 600 µm.
  • 1C zeigt einen Abstandshalter 221a, der durch das Abstandshalterätzen von der Abstandshalterschicht 221 von 1B erhalten ist, sowie die sich ergebende Aussparung 305y in der Halbleitermesa 150. Der Abstandshalter 221a erstreckt sich längs der Seitenwand der verengten Öffnung 305x. Die Aussparung 305y ist bezüglich der Sourceimplantation selbst ausgerichtet bzw. selbst justiert. Der Abstandshalter 221a erleichtert die Verwendung einer einzigen fotolithografischen Maske für die Definition von Sourcezonen 110 und Source/Bodykontakten ohne Anheben der Ausrichtungsanforderungen. Gemäß einem Ausführungsbeispiel kann die Breite der Halbleitermesa 150 in einen Bereich von 400 nm bis 800 nm bei Aussparungsbreiten von 100 nm bis 300 nm sein.
  • Fremdstoffe des zweiten Leitfähigkeitstyps können in die Halbleitermesa 150 durch die Aussparung 305y eingeführt werden, um hochdotierte Kontaktzonen 117 zu bilden. Ein oder mehrere leitende Materialien können aufgetragen werden, um eine erste Elektrodenstruktur 310 auf der durch die erste Oberfläche 101 definierten Seite des Halbleitersubstrates 500a sowie eine Kontaktstruktur 315 zu bilden, die einen Source/Bodykontakt vorsieht, der elektrisch die erste Elektrodenstruktur 310 mit der Bodyzone 115 und der Sourcezone 110 in der Halbleitermesa 150 verbindet. Das Vorsehen der ersten Elektrodenstruktur 310 kann eine aufeinanderfolgende Auftragung von einem oder mehreren leitenden Materialen umfassen.
  • Gemäß einem Ausführungsbeispiel kann eine Barriereschicht 311, die eine gleichmäßige Dicke in dem Bereich von 5 nm bis 100 nm hat, aufgetragen werden. Die Barriereschicht 311 kann verhindern, dass Metallatome in das Halbleitersubstrat 500a diffundieren, und kann eine Schicht aus Titannitrid TiN, Tantalnitrid TaN, Titanwolframid TiW, Titan Ti oder Tantal Ta sein oder kann mehr als eines dieser Materialien umfassen.
  • Eine Hauptschicht 312 kann auf die Barriereschicht 311 aufgetragen werden. Die Hauptschicht 312 kann aus Wolfram oder aus auf Wolfram beruhenden Metallen, wie Titanwolframid TiW, stark dotiertem Polysilizium, Kohlenstoff C, Aluminium Al, Kupfer Cu oder Legierungen von Aluminium und Kupfer, wie AlCu oder AlSiCu, bestehen oder diese Materialien enthalten. Wenigstens eine der Schichten kann mit einer porösen Struktur versehen sein oder in einer Weise aufgetragen werden, um Hohlräume oder kleine Kavitäten innerhalb der Aussparung 305y und/oder der Öffnung 305x zu bilden. Die Hohlräume und Kavitäten in der Aussparung 305y und der Öffnung 305x können eine mechanische Spannung in dem Halbleitersubstrat 500a reduzieren.
  • 1D zeigt die erste Elektrodenstruktur 310 einschließlich der Barriereschicht 311 und der Hauptschicht 312. Die Dicke der Barriereschicht 311 kann kleiner sein als eine Hälfte der Breite der Aussparung 305y in 1C. Gemäß einem anderen Ausführungsbeispiel füllt die Barriereschicht 311 die Aussparung 305y vollständig. Die Materialien der Hauptschicht 312 und der Barriereschicht 311 können die Öffnungen 305x in der Deckschicht 220 und die Aussparungen 305y in den Halbleiterteil 100 vollständig füllen, um feste Kontaktstrukturen 315 zu bilden. Eine Kontaktzone 117 ist in der Halbleitermesa 150 zwischen der Kontaktstruktur 315 und der Bodyzone 115 gebildet.
  • Die 2A bis 2E beziehen sich auf ein Halbleitersubstrat 500a, das aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials besteht oder eine solche Schicht enthält. Das einkristalline Halbleitermaterial kann Silizium Si, Silziumcarbid SiC, Germanium Ge, ein Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs sein. Das Halbleitersubstrat 500a kann ein Siliziumwafer sein, aus dem eine Vielzahl von identischen Halbleiterdies bzw. -chips erhalten wird. Die Halbleiterschicht 100a hat eine planare erste Oberfläche 101 und eine zweite Oberfläche 102 parallel zu der ersten Oberfläche 101. Die Normale zu den ersten und zweiten Oberflächen 101, 102 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind laterale Richtungen.
  • Eine Driftschicht 120 eines ersten Leitfähigkeitstyps kann zwischen den ersten und zweiten Oberflächen 101, 102 gebildet sein. Eine stark dotierte Sockelschicht 130, die den ersten oder zweiten Leitfähigkeitstyp haben kann oder die Zonen von beiden Fremdstofftypen umfassen kann, kann die Driftschicht 120 von der zweiten Oberfläche 102 trennen. Eine Bodyschicht 115x eines zweiten Leitfähigkeitstyps, der entgegengesetzt zu dem ersten Leitfähigkeitstyp ist, trennt die Driftschicht 120 von der ersten Oberfläche 101. Pn-Übergänge zwischen den Bodyund Driftschichten 115x, 120 können parallel zu der ersten Oberfläche 101 sein.
  • Der erste Leitfähigkeitstyp kann der n-Typ sein, und der zweite Leitfähigkeitstyp kann der p-Typ sein, wie dies in den Figuren veranschaulicht ist. Gemäß anderen Ausführungsbeispielen kann der erste Leitfähigkeitstyp der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein. Außerhalb des dargestellten Teiles kann die Halbleiterschicht 100a weitere Fremdstoffzonen, intrinsische Zonen sowie dielektrische und leitende Strukturen umfassen, die gestaltet sind, um elektronische Komponenten oder Schaltungen zu bilden.
  • Erste und zweite Zelltrenchstrukturen 510, 520 erstrecken sich von der ersten Oberfläche 101 in die Halbleiterschicht 100a, wobei vergrabene Ränder der ersten und zweiten Zelltrenchstrukturen 510, 520 einen größeren Abstand zu der ersten Oberfläche 101 als die pn-Übergänge zwischen der Bodyschicht 115x und der Driftschicht 120 haben. Die Zelltrenchstrukturen 510, 520 unterteilen die Bodyschicht 115x in Bodyzonen 115 derart, dass Halbleitermesas 150 zwischen den Zelltrenchstrukturen 510, 520 eine geschichtete Struktur mit Bodyzonen 115, die direkt an die erste Oberfläche 101 in ersten Teilen der Halbleitermesas 150, ausgerichtet zu der ersten Oberfläche 101, und Abschnitten der Driftschicht 120 in zweiten Teilen, ausgerichtet zu der zweiten Oberfläche 102, haben.
  • Die ersten Zelltrenchstrukturen 510 umfassen wenigstens eine erste vergrabene Elektrode 515 und eine erste Isolatorschicht 516, die die erste vergrabene Elektrode 515 von dem Halbleitermaterial des Halbleitersubstrates 500a außerhalb der ersten und zweiten Zelltrenchstrukturen 510, 520 trennt.
  • Jede zweite Zelltrenchstruktur 520 umfasst eine zweite vergrabene Elektrode 525 und eine zweite Isolatorschicht 526, die die zweite vergrabene Elektrode 525 von dem Halbleitermaterial des Halbleitersubstrates 500a außerhalb der Zelltrenchstrukturen 510, 520 trennt. Wenigstens eine der ersten und zweiten Zelltrenchstrukturen 510, 520 kann eine weitere vergrabene Elektrode umfassen, die dielekrisch von der jeweiligen ersten oder zweiten vergrabenen Elektrode 515, 525 isoliert ist.
  • Die ersten und zweiten Zelltrenchstrukturen 510, 520 können die gleichen vertikalen und lateralen Dimensionen haben. Gemäß anderen Ausführungsbeispielen sind die ersten Zelltrenchstrukturen 510 weiter oder schmäler als die zweiten Zelltrenchstrukturen 520. Alternativ oder zusätzlich überschreitet die vertikale Ausdehnung der ersten Zelltrenchstrukturen 510 die vertikale Ausdehnung der zweiten Zelltrenchstrukturen 520 oder fällt unter diese. Gemäß einem Ausführungsbeispiel kann die vertikale Ausdehnung der ersten und der zweiten Zelltrenchstrukturen 510, 520, als von beiden Zelltrenchstrukturen, in einem Bereich von 500 nm bis 20 µm, beispielsweise in einem Bereich von 2 µm bis 7 µm sein.
  • Die ersten und zweiten vergrabenen Elektroden 515, 525 und, falls geeignet, die weitere(n) vergrabene(n) Elektrode(n) können aus einem oder mehreren leitenden Materialien vorgesehen sein, die polykristallines Silizium (Polysilizium), das stark dotiert sein kann, Metallsilizide, Kohlenstoff C, Metalle, beispielsweise Kupfer oder Wolfram, Metalllegierungen, Metallnitride, Metallsilizide oder andere Metallverbindungen, beispielsweise Titannitrid TiN, Titanwolframid TiW, Tantalnirid TaN und andere umfassen. Beispielsweise haben die erste, die zweite oder beide vergrabene Elektroden 515, 516 eine geschichtete Struktur, die zwei oder mehr Schichten aus den oben erwähnten Materialen umfasst. Die ersten und zweiten vergrabenen Elektroden 515, 516 können die gleiche Struktur haben und können die gleichen Materialien enthalten oder können verschiedene Strukturen haben und/oder verschiedene Materialien enthalten.
  • Die ersten und zweiten Isolatorschichten 516, 526 können die gleiche Dicke haben oder können verschiedene Dicken aufweisen. Beispielsweise kann die erste Isolatorschicht 516 dicker sein als die zweite Isolatorschicht 526. Die ersten und zweiten Isolatorschichten 516, 526 können auf den gleichen Materialen beruhen oder können aus verschiedenen Materialien, wie Halbleiteroxiden, z.B. Siliziumoxid, Siliziumnitrid, Aluminiumoxid und Hafniumoxid als Beispiel bestehen oder diese Materialien umfassen. Gemäß einem Ausführungsbeispiel hat wenigstens eine Schicht aus den ersten und zweiten Isolatorschichten 516, 526 eine geschichtete Struktur, die ein oder mehrere verschiedene dielektrische Materialien umfasst, Eine Dicke der ersten und zweiten Isolatorschichten kann zwischen 30 nm und 200 nm, beispielsweise in dem Bereich zwischen 80 nm und 120 nm, sein.
  • Die ersten und zweiten vergrabenen Elektroden 515, 525 können elektrisch miteinander verbunden sein. Gemäß dem dargestellten Ausführungsbeispiel sind die ersten und zweiten vergrabenen Elektroden 515, 525 elektrisch voneinander getrennt und können mit verschiedenen Signalen oder Potentialen verbunden sein. Ein an die zweiten vergrabenen Elektroden 525 angelegtes Potential kann Minoritätsladungsträger in den angrenzenden Bodyzonen 115 derart ansammeln, dass längs der zweiten Isolatorschichten 526 leitende Kanäle für Minoritätsladungsträger gebildet werden können, wenn das an die zweiten vergrabenen Elektroden 525 angelegte Potential eine vordefinierte Schwellenspannung überschreitet oder unter diese fällt. Dadurch sind an die Bodyzonen 115 angrenzende Abschnitte der zweiten Isolatorschichten 526 als Gatedielektrika wirksam. Eine Deckschicht 220 ist auf der ersten Oberfläche 101 vorgesehen.
  • 2A zeigt die Deckschicht 220, die die ersten und zweiten Zelltrenchstrukturen 510, 520 und die Halbleitermesas 150 zwischen den ersten und zweiten Zelltrenchstrukturen 510, 520 bedeckt. Die Deckschicht 220 umfasst eine oder mehrere dielektrische Schichten, wobei jede Schicht aus beispielsweise aufgetragenem bzw. abgeschiedenem Halbleiteroxid, beispielsweise einem Siliziumoxid, das unter Verwendung von TEOS als Vorläufermaterial erzeugt ist, anderen Siliziumoxiden, Siliziumnitrid oder Siliziumoxinitrid vorgesehen ist. Die Dicke der Deckschicht 220 kann angenähert gleichmäßig sein und kann beispielsweise von etwa 100 nm bis 1 µm reichen.
  • Eine Maskenschicht kann durch Fotolithografie gemustert werden, um eine Ätzmaske 410 mit Maskenöffnungen 405 zu erhalten. Beispielsweise kann eine Fotoresistschicht aufgetragen bzw. abgeschieden und durch Fotolithografie gemustert werden, um die Ätzmaske 410 zu erhalten. Gemäß einem anderen Ausführungsbeispiel kann eine gemusterte Fotorresistschicht verwendet werden, um eine Hartmaskenschicht zu mustern, die über der Deckschicht 220 vorgesehen ist, und die gemusterte Hartmaskenschicht kann die Ätzmaske 410 bilden. Die Maskenöffnungen 405 in der Ätzmaske 410 legen selektiv Teile der Deckschicht 220 in der vertikalen Projektion von ersten vertikalen Abschnitten der ersten Isolatorschichten 516 frei, wobei die ersten vertikalen Abschnitte an solche Halbleitermesas 150 angrenzen können, die die ersten und zweiten Zelltrenchstrukturen 510, 520 trennen. Eine Ausrichtung bzw. Justierung der Maskenöffnungen 405 bezüglich der zweiten Zelltrenchstrukturen 520 ist gewählt, um eine ausreichende Diffusion von Fremdstoffen, die später in die freiliegenden Halbleitermesas 150 eingeführt sind, bis zu den zweiten Zelltrenchstrukturen 520 sicherzustellen. Die Ausrichtungs- bzw. Justierposition ist der Mesabreite unterworfen, um ein korrektes Positionieren der Maskenöffnungen 405 zu gewährleisten und ein Ätzen der zweiten Isolatorschicht 526 der zweiten Zelltrenchstruktur 520 zu verhindern.
  • Unter Verwenden der Ätzmaske 410 spart ein vorwiegend anisotropes Ätzen freiliegende Teile der Deckschicht 220 aus. Der Ätzprozess kann eine Endpunkterfassung einschließen, die für ein Erreichen von wenigstens einer Größe aus den Halbleitermesas 150, den vertikalen Abschnitten der ersten Isolatorschicht 516 und der ersten vergrabenen Elektrode 515 empfindlich ist. Die Endpunkterfassung kann ein optisches Signal bewerten.
  • Fremdstoffe 411 des ersten Leitfähigkeitstyps werden in freiliegende Halbleitermesas 150 zwischen den ersten und zweiten Zelltrenchstrukturen 510, 520 durch freiliegende Abschnitte der ersten Oberfläche 101, beispielsweise durch Ausdiffusion aus der festen oder gasförmigen Phase oder durch eine Implantation, eingeführt. Die Fremdstoffe können mit keinem oder lediglich einem kleinen thermischen Budget, das nach Bildung der Öffnungen 305x in der Deckschicht 220 einwirkt, derart eingebracht werden, dass die Öffnungen 305x gerade, beispielsweise senkrechte Seitenwände haben können. Ein Implantationswinkel α zwischen der Normalen und einem Implantationsstrahl kann größer als 7 Grad, beispielsweise wenigstens 30 Grad, und höchstens 60 Grad betragen, wobei innerhalb der Maskenöffnungen 405 der Implantationsstrahl zu der angrenzenden zweiten Zelltrenchstruktur 520 gerichtet ist.
  • 2B zeigt die Maskenöffnungen 405 in der Ätzmaske 410 sowie die Öffnungen 305x in der Deckschicht 220, welche die ersten vertikalen Abschnitte der ersten Isolatorschichten 516 freilegen, wobei die ersten vertikalen Abschnitte an solche Halbleitermesas 150 angrenzen, die die ersten und zweiten Zelltrenchstrukturen 510, 520 trennen. Die Maskenöffnungen 405 und die Öffnungen 305x legen auch Teile der Halbleitermesas 150 direkt angrenzend an die betreffenden Abschnitte der ersten Isolatorschichten 516 sowie Teile der ersten vergrabenen Elektroden 515 direkt angrenzend an die betreffenden Abschnitte der ersten Isolatorschichten 516 frei. Die Ätzmaske 410 bedeckt Teile der Deckschicht 220 in der vertikalen Projektion der zweiten Zelltrenchstrukturen 520 sowie Teile der Deckschicht 220 in der vertikalen Projektion von zweiten vertikalen Abschnitten der ersten Isolatorschichten 516, die an Halbleitermesas 150 zwischen ersten Zelltrenchstrukturen 510 angrenzen.
  • Eine Implantationszone 110a grenzt an die erste Oberfläche 101 in der freiliegenden Halbleitermesa 150 an. Die Implantationszone 110a kann einen Teil der gemusterten Deckschicht 220, der die zweite Isolatorschicht 526 der angrenzenden zweiten Zelltrenchstruktur 520 bedeckt, unterschneiden.
  • Die Ätzmaske 410 kann entfernt oder verbraucht werden. Bevor das Halbleitersubstrat 500a ausgeheilt werden kann, um Implantationsschäden zu beseitigen und die implantierten Fremdstoffe zu diffundieren, kann ein Streuoxid 222, beispielsweise ein thermisches Oxid, auf den freiliegenden Abschnitten der ersten Oberfläche 101 gebildet werden.
  • 2C zeigt das Streuoxid 222, das die freiliegenden Oberflächenabschnitte der Halbleitermesas 150 sowie eine Sourcezone 110 bedeckt, die durch Ausheilen der Implantationsschäden und durch Diffundieren der implantierten Fremdstoffe in die Implantationszone 110a von 5B gebildet ist. Das Material der Deckschicht 220 kann in einen gewissen Grad fließen, so dass die Öffnungen 305x gering verengt werden können. Das Fließen des Materials der Deckschicht 220 kann verwendet werden, um einen Abstand zwischen den Implantationszonen 110a zu den zweiten Zelltrenchstrukturen 520 bei einem gegebenen Justierziel zu vermindern. Die Sourcezonen 110 bilden pn-Übergänge mit den Bodyzonen unter einem ersten Abstand zu der ersten Oberfläche 101. Die Maskenöffnungen 405 von 2B definieren die Sourcezonen 110 und die Öffnungen 305x für Source/Bodykontakte. Als ein Ergebnis wird eine Fotolithografie eingespart.
  • Innerhalb Bodyzonen 115 ist eine maximale Konzentration von Fremdstoffen des zweiten Leitfähigkeitstyps bei einem vierten Abstand zu der ersten Oberfläche 101, der größer ist als der erste Abstand zwischen der ersten Oberfläche 101 und den endgültigen Sourcezonen 110, so dass eine geringe Fehleinstellung der Öffnungen 305x nicht merklich die Schwellenvorrichtung der betreffenden IGFET-Zelle beeinträchtigt. Beispielsweise kann eine Implantationsenergie zum Bilden der Bodyzonen 115 durch eine Implantation durch die erste Oberfläche 101 etwa 150 keV sein, was in einem Abstand der maximalen Konzentration an Fremdstoffen des zweiten Leitfähigkeitstyps zu der ersten Oberfläche 101 von etwa 200 nm bis 800 nm, beispielsweise 300 nm bis 600 nm resultiert. Gemäß einem Ausführungsbeispiel ist ein Abstand zwischen der ersten Oberfläche 101 und der maximalen Konzentration an Fremdstoffen des zweiten Leitfähigkeitstyps in einem Bereich von 400 nm bis 600 nm.
  • Nach dem Ausheilen kann die freiliegende erste Isolatorschicht 516 für eine vordefinierte Zeit überätzt werden, um die freiliegenden ersten vertikalen Abschnitte der ersten Isolatorschichten 516 auszusparen. Das Aussparungsätzen entfernt freiliegende Teile der ersten Isolatorschichten 516 bis zu einem zweiten Abstand zu der ersten Oberfläche 101, der größer ist als der erste Abstand zwischen der ersten Oberfläche 101 und dem pn-Übergang zwischen den Source- und Bodyzonen 110, 115 und der kleiner ist als ein dritter Abstand zwischen der ersten Oberfläche 101 und dem pn-Übergang zwischen den Bodyzonen 115 und der Driftschicht 120. Der zweite Abstand kann wenigstens 200 nm und höchstens 1 µm sein und beispielsweise zwischen 400 µm und 600 µm liegen. Das Material der ersten Isolatorschicht 516 wird bei einer Entfernungsrate ausgespart, die wenigstens fünfmal die Entfernungsrate für das Halbleitermaterial und/oder das Material der ersten vergrabenen Elektrode 515 sein kann.
  • Fremdstoffe des zweiten Leitfähigkeitstyps können in die freiliegende Halbleitermesa 150 durch die Aussparung 305y beispielsweise durch eine gewinkelte Implantation eingeführt werden. Gemäß einem Ausführungsbeispiel wird BF2 implantiert, um stark dotierte Kontaktzonen 117 zu bilden, die zuverlässige ohmsche Metall-zu-Halbleiter-Kontakte für die Bodyzonen 115 vorsehen. Die BF2-Implantation kann durch ein RTA (rasches thermisches Ausheilen) aktiviert werden, das zu einer Diffusion in einem Bereich von 100 nm führt, was es erlaubt, die Mesabreite herab auf etwa 200 nm zu reduzieren.
  • 2D zeigt die sich ergebenden Aussparungen 305y zwischen den betreffenden ersten vergrabenen Elektroden 515 und den betreffenden Halbleitermesas 150. Aufgrund der Selektivität des Ätzens sind die Aussparungen zu angrenzenden ersten Zelltrenchstrukturen 510 und die angrenzenden Halbleitermesas 150 selbst justiert bzw. selbst ausgerichtet. In der Gestaltung bzw. im Layout kann die Breite der Halbleitermesas 150 beispielsweise bis unter 400 nm reduziert werden. Die Kontaktzonen 117 erstrecken sich längs der Aussparungen 305y.
  • Ein oder mehrere leitende Materialien werden aufgetragen, um eine erste Elektrodenstruktur 310 auf der Seite der Halbleiterschicht 100a, definiert durch die erste Oberfläche 101, sowie Kontaktstrukturen 315 zu bilden, die elektrisch die erste Elektrodenstruktur 310 mit den ersten vergrabenen Elektroden 515, den Bodyzonen 115 und den Sourcezonen 110 der Halbleitermesas 150 verbinden, welche die ersten und zweiten Zelltrenchstrukturen 510, 520 trennen. Das Vorsehen der ersten Elektrodenstruktur 310 kann eine aufeinanderfolgende Auftragung bzw. Abscheidung von einem oder mehreren leitenden Materialien umfassen.
  • Gemäß einem Ausführungsbeispiel kann eine Barriereschicht 311, die eine gleichmäßige Dicke im Bereich von 5 nm bis 100 nm hat, aufgetragen werden. Die Barriereschicht 311 kann verhindern, dass Metallatome in das Halbleitersubstrat 500a diffundieren, und sie kann eine Schicht aus Titannitrid TiN, Tantalnitrid TaN, Titanwolframid TiW, Titan Ti oder Tantal Ta sein oder kann diese Materialien umfassen.
  • Eine Hauptschicht 312 auf die Barriereschicht 311 aufgetragen werden. Die Hauptschicht 312 kann aus Wolfram oder aus auf Wolfram beruhenden Metallen, wie Titanwolframid TiW, stark dotiertem Polysilizium, Kohlenstoff C, Aluminium Al, Kupfer Cu oder Legierungen von Aluminium und Kupfer, wie AlCu oder AlSiCu, bestehen oder diese Materialien enthalten. Wenigstens eine der Schichten kann mit einer porösen Struktur versehen oder in einer Weise aufgetragen sein, um Hohlräume oder kleine Kavitäten innerhalb der Aussparungen 305y und/oder der Öffnungen 305x zu bilden. Hohlräume und Kavitäten in den Aussparungen 305y und Öffnungen 305x reduzieren eine mechanische Spannung.
  • 2E zeigt die erste Elektrodenstruktur 310, die die Barriereschicht 311 und die Hauptschicht 312 umfasst. Die Dicke der Barriereschicht 311 kann kleiner sein als eine Hälfte der Breite der Aussparung 305y in 1C. Gemäß einem anderen Ausführungsbeispiel füllt die Barriereschicht 311 die Aussparung 305y vollständig. Die Materialien der Hauptschicht 312 und der Barriereschicht 311 können die Öffnungen 305x in der Deckschicht 220 und die Aussparungen 305y in dem Halbleiterteil 100 vollständig füllen, um feste Kontaktstrukturen 315 zu bilden, wie dies in 2E gezeigt ist. Gemäß anderen Ausführungsbeispielen können die Haupt- und/oder Barriereschichten 312, 311 als poröse Schichten realisiert werden oder können aufgetragen werden, um Kavitäten zu bilden, wobei die poröse Struktur und/oder die Kavitäten eine thermomechanische Spannung reduzieren. Das Verfahren kann für alle der oben beschriebenen Halbleitervorrichtungen verwendet werden.
  • Die 3A bis 3C beziehen sich auf ein Ausführungsbeispiel, das ein Erweitern der Aussparungen 305y umfasst. In ersten Abschnitten von ersten Isolatorschichten 516 zwischen ersten vergrabenen Elektroden 515 und solchen Halbleitermesas 150, die zwischen ersten und zweiten Zelltrenchstrukturen 510, 520 gebildet sind und die durch Öffnungen 305x in einer Deckschicht 220 freigelegt sind, können Aussparungen 305y zwischen den ersten vergrabenen Elektroden 515 und den betreffenden Halbleitermesas 150 gebildet werden. Eine Ätzselektivität, bei welcher das Material der vergrabenen erste Elektrode 515 entfernt wird bezüglich des Materials der Halbleitermesa 150 kann wenigstens 5:1 sein. Die Ätzmaske kann entfernt werden.
  • 3A zeigt die Öffnungen 305x in der Deckschicht 220 und die Aussparungen 305y zwischen den ersten vergrabenen Elektroden 515 und den betreffenden Halbleitermesas 150. Kontaktöffnungen 305 umfassen jeweils eine Öffnung 305x und eine Aussparung 305y. Ein erster Ätzschritt bildet die Öffnung 305x in der Deckschicht 220 und kann an der ersten Oberfläche 101 stoppen. Ein zweiter Ätzschritt, der den gleichen Ätzprozess verwenden kann, überätzt die freiliegenden ersten Isolatorschichten 516 für eine vorbestimmte Zeit. Mittels eines verschiedenen Ätzprozesses erweitert ein dritter Ätzschritt wenigstens die Öffnungen der Aussparungen 305y auf Kosten von entweder der angrenzenden Halbleitermesas 150 oder der angrenzenden Teile der ersten vergrabenen Elektroden 515 oder von beiden. Beispielsweise kann ein kurzes isotropes Silziumätzen polykristallines Material, das für die ersten vergrabenen Elektroden 515 verwendet werden kann, mit einer höheren Ätzrate als das einkristalline Halbleitermaterial der Halbleitermesas 150 entfernen.
  • Gemäß einem anderen Ausführungsbeispiel bildet ein erster Ätzprozess die Öffnungen 305x in der Deckschicht 220 und stoppt an der ersten Oberfläche 101. Ein zweiter Ätzschritt bildet weite Aussparungen 305y durch Verwenden eines Ätzprozesses mit niedrigerer Selektivität als der erste Ätzprozess, so dass eine gewisse Menge der ersten vergrabenen Elektroden 515 gleichzeitig mit dem Material der ersten Isolatorschicht 516 ausgespart wird. Als ein Ergebnis kann die Breite der Halbleitermesas 150 im Wesentlichen beibehalten werden, so dass ein Kanalteil längs der zweiten Zelltrenchstruktur 520 von Prozessen unbeeinträchtigt bleibt, die an den Aussparungen 350y einwirken.
  • Gemäß einem anderen Ausführungsbeispiel wird die Ätzselektivität des Prozesses zum Erzeugen der Aussparungen 305y graduell mit der Zeit reduziert, so dass die Seitenwandwinkel der Aussparung 305y weniger steil werden. In beiden Fällen kann die Ätzrate in dem polykristallinen Silziummaterial, das für die ersten vergrabenen Elektroden 515 verwendet werden kann, höher sein als in dem einkristallinen Halbleitermaterial der Halbleitermesas 150. Prozesse, die die Aussparungen 305y erweitern, erleichtern ein späteres Füllen der Aussparungen 305y mit Kontaktmaterial(ien), ohne merklich die Abmessungen bzw. Dimensionen der Halbleitermesas 150 zu reduzieren.
  • Gemäß einem Ausführungsbeispiel können Fremdstoffe durch die Seitenwände der Aussparungen 305y implantiert werden, um einen Kontaktwiderstand zu den Bodyzonen 115 und die Gefahr von Latch-up-Effekten zu reduzieren. Beispielsweise kann eine BF2-Implantation durchgeführt werden. Die Implantation kann durch RTA (rasches thermisches Glühen) aktiviert werden, um stark dotierte Kontaktzonen 117 längs der durch die erweiterten Aussparungen 305y freigelegten Seitenwandteile der Halbleitermesas 150 zu bilden. Die Kontaktzonen 117 haben den zweiten Leitfähigkeitstyp und erreichen nicht die zweiten Zelltrenchstrukturen 520, so dass eine Veränderung einer Schwellenspannung aufgrund von Fremdstoffen der den Kanal längs der zweiten Isolatorschicht 526 erreichenden BF2-Implantation vermieden werden kann.
  • Gemäß einem anderen Ausführungsbeispiel können Fremdstoffe durch die Seitenwände der erweiterten Aussparungen 305y plasmaimplantiert werden, um konforme Kontaktzonen 117 zu bilden. Da die Plasmaimplantation Teile der Sourcezonen 110 gegendotiert, sind die Sourcezonen 110 mit einer ausreichend hohen Nettofremdstoffkonzentration versehen.
  • 3B zeigt eine gewinkelte bzw. schräge Implantation 380 zum Einführen von Fremdstoffen des zweiten Leitfähigkeitstyps in freiliegende Seitenwandteile der Halbleitermesas 150 und die stark dotierten Kontaktzonen 117 des zweiten Leitfähigkeitstyps, die von der gewinkelten Implantation 380 nach einem Ausheilen hervortreten. In dem Fall von spitz zulaufenden bzw. kegelförmigen Aussparungen 305y kann die Implantation 380 eine orthogonale Implantation senkrecht zu der ersten Oberfläche 101 sein. Sonst kann der Implantationswinkel bezüglich der Normalen größer als 0 Grad sein und kann zu der zweiten Zelltrenchstruktur 520 gerichtet sein.
  • Eine Barriereschicht 311 kann auf der Deckschicht 220 aufgetragen werden, wobei die Barriereschicht 311 die kombinierten Kontaktöffnungen 305 auskleidet. Eine Hauptschicht 312 wird aufgetragen, die die Kontaktöffnungen 305 vollständig füllen kann oder die Hohlräume in den Kontaktöffnungen 305 belassen kann.
  • 3C zeigt die erste Elektrodenstruktur 310 und die Kontaktstrukturen 315, die in den Kontaktöffnungen 305 gebildet sind. Eine Neigung der Kontaktöffnungen 305 an einer zu der angrenzenden Halbleitermesa 150 ausgerichteten Seite ist steiler als eine Neigung an der zu der angrenzenden ersten vergrabenen Elektrode 515 ausgerichteten entgegengesetzten Seite.
  • Die 4A bis 4D veranschaulichen eine Halbleitervorrichtung 500, die von einer Vielzahl von identischen Halbleiterdies erhalten ist, die als ein Teil des Halbleitersubstrates 500a der 1A bis 1D oder 2A bis 2E prozessiert sind. Die Halbleitervorrichtung 500 kann eine Leistungsschaltvorrichtung, beispielsweise ein IGBT (Bipolartransistor mit isoliertem Gate), z.B. ein PT-IGBT (Punch-through-IGBT) oder ein IGFET, sein.
  • Die Halbleitervorrichtung 500 umfasst einen Halbleiterteil 100 mit einer ersten Oberfläche 101 und einer zweiten Oberfläche 102 parallel zu der ersten Oberfläche 101. Der Halbleiterteil 100 ist aus einem einkristallinen Halbleitermaterial, beispielsweise Silizium Si, Siliziumcarbid SiC, Germanium Ge, einem Silizium-Germanium-Kristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs vorgesehen. Ein Mindestabstand zwischen den ersten und zweiten Oberflächen 101, 102 ist gewählt, um eine spezifische Spannungssperrfähigkeit der Driftzone 120 zu erzielen, beispielsweise 90 bis 110 µm für einen 1200 V sperrenden IGBT. Andere Ausführungsbeispiele, die auf höhere Sperrvorrichtungen oder PT-IGBT-Vorrichtungsgestaltungen bezogen sind, können Halbleiterteile 100 mit einer Dicke von einigen 100 µm als Abstände zwischen den Oberflächen 101 und 102 vorsehen. Niederspannungs-IGFETs können dünner sein, beispielsweise wenigstens einige 10 µm.
  • Der Halbleiterteil 100 kann eine rechteckförmige Gestalt mit einer Rand- bzw. Kantenlänge in dem Bereich von einigen Millimetern haben. Die Normale zu den ersten und zweiten Oberflächen 101, 102 definiert eine vertikale Richtung, und Richtungen orthogonal zu der Normalrichtung sind laterale Richtungen.
  • Erste und zweite Zelltrenchstrukturen 510, 520 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterteil 100. Die ersten und zweiten Zelltrenchstrukturen 510, 520 können die gleichen vertikalen Abmessungen und die gleichen lateralen Abmessungen haben. Gemäß anderen Ausführungsbeispielen weichen die lateralen und/oder vertikalen Abmessungen bzw. Dimensionen der ersten und zweiten Zelltrenchstrukturen 510, 520 voneinander ab. Die vertikale Ausdehnung kann in dem Bereich von 500 nm bis 20 µm, beispielsweise von 2 µm bis 7 µm, sein. Die laterale Breite kann kleiner als 2 µm, beispielsweise kleiner als 1,2 µm sein.
  • Die ersten Zelltrenchstrukturen 510 umfassen erste vergrabene Elektroden 515 und erste Isolatorschichten 516, die die ersten vergrabenen Elektroden 515 von dem Halbleitermaterial außerhalb der ersten und zweiten Zelltrenchstrukturen 510, 520 trennen. Die ersten Isolatorschichten 516 können eine gleichförmige Dicke in einem Bereich von 50 nm bis 150 nm, beispielsweise zwischen 80 nm und 120 nm, als Beispiel haben. Die ersten Zelltrenchstrukturen 510 können oder können nicht weitere leitende Strukturen, beispielsweise eine weitere Elektrode, die dielektrisch von dem ersten vergrabenen Elektroden 515 isoliert ist, umfassen.
  • Die zweiten Zelltrenchstrukturen 520 umfassen zweite vergrabene Elektroden 525 und zweite Isolatorschichten 526, die dielektrisch die zweiten vergrabenen Elektroden 525 von dem Halbleitermaterial außerhalb der ersten und zweiten Zelltrenchstrukturen 510, 520 isolieren. Die zweite Zelltrenchstrukturen 520 können eine weitere leitende Struktur, beispielsweise eine weitere Elektrode, die dielektrisch von den zweiten vergrabenen Elektroden 525 isoliert ist, umfassen. Die Anzahl der ersten und zweiten Zelltrenchstrukturen 510, 520 kann gleich sein. Andere Ausführungsbeispiele sehen mehr erste Zelltrenchstrukturen 510 als zweite Zelltrenchstrukturen 520 vor. Beispielsweise sind wenigstens zwei erste Zelltrenchstrukturen 510 jeweils zwischen zwei zweiten Zelltrenchstrukturen 520 vorgesehen. Die Halbleitermesas 150 zwischen zweiten Zelltrenchstrukturen 520 können oder können nicht mit dem Sourcepotential verbunden sein.
  • Die ersten und zweiten Zelltrenchstrukturen 510, 520 können parallele Streifen sein, die in einem regelmäßigen Muster angeordnet sind. Gemäß anderen Ausführungsbeispielen können die lateralen Querschnittsgebiete der Zelltrenchstrukturen 510, 520 Kreise, Ellipsen, Ovale oder Rechtecke, beispielsweise Quadrate, mit oder ohne gerundete Ecken, oder Ringe sein. Beispielsweise können zwei oder drei der ersten und zweiten Zelltrenchstrukturen 510, 520 eine Anordnung mit zwei oder drei konzentrischen Ringen bilden, wobei die Ringe Kreise, Ellipsen, Ovale oder Rechtecke, beispielsweise Quadrate, mit oder ohne gerundete Ecken sein können.
  • IGFET-Zellen können in dem Halbleiterteil 100 an einer zu der ersten Oberfläche 101 ausgerichteten Seite gebildet sein, wobei aktive Gebiete der IGFET-Zellen in ersten Halbleitermesas 150a gebildet sind, die jeweils eine erste Zelltrenchstruktur 510 und eine zweite Zelltrenchstruktur 520 trennen. In den ersten Halbleitermesas 150a können Sourcezonen 110 des ersten Leitfähigkeitstyps direkt an die erste Oberfläche 101 angrenzen. Die Sourcezonen 110 bilden erste pn-Übergänge mit Bodyzonen 115 des zweiten Leitfähigkeitstyps, wobei Zwischenflächen zwischen den Source- und Bodyzonen 110, 115 angenähert parallel zu der ersten Oberfläche 101 unter einem ersten Abstand d1 verlaufen. Die Bodyzonen 115 bilden zweite pn-Übergänge mit einer Driftschicht 120 des ersten Leitfähigkeitstyps unter einem dritten Abstand d3 zu der ersten Oberfläche 101. Die ersten und zweiten Zelltrenchstrukturen 510, 520 erstrecken sich durch die Sourcezonen 110 und die Bodyzonen in die Driftschicht 120.
  • Ein laterales Fremdstoffkonzentrationsprofil in der Sourcezone 110 kann in der Richtung der angrenzenden zweiten Zelltrenchstruktur 520 abnehmen. In den Bodyzonen 115 kann eine maximale Fremdstoffkonzentration von Fremdstoffen des zweiten Leitfähigkeitstyps einen Abstand zu der ersten Oberfläche 101 haben, der größer ist als der Abstand zwischen der ersten Oberfläche 101 und den pn-Übergängen.
  • Das dargestellte Ausführungsbeispiel bezieht sich auf einen Feldstopp-IGBT, und der Halbleiterteil 100 umfasst eine Sockelschicht 130, die direkt an die zweite Oberfläche 102 angrenzt. Die Sockelschicht 130 kann eine angrenzende bzw. zusammenhängende Schicht des zweiten Leitfähigkeitstyps sein und kann als eine Kollektorschicht wirksam sein. Gemäß anderen Ausführungsbeispielen, die beispielsweise auf rückwärts leitende IGBTs bezogen sind, kann die Sockelschicht 130 erste Teile des ersten Leitfähigkeitstyps und zweite Teile des zweiten Leitfähigkeitstyps, also beide Teile umfassen, wobei sich die ersten und zweiten Teile in einer lateralen Richtung oder in beiden lateralen Richtungen abwechseln. Eine mittlere Nettofremdstoffkonzentration in der Sockelschicht 130 kann wenigstens 1 × 1016 cm–3, beispielsweise wenigstes 5 × 1017 cm–3 sein, um ohmsche Metall-zu-Halbleiter-Kontakte vorzusehen.
  • Eine zweite Elektrodenstruktur 320 grenzt direkt an die zweite Oberfläche 102 an. Die zweite Elektrodenstruktur 320 ist elektrisch mit der Sockelschicht 130 verbunden und kann aus Aluminium Al, Kupfer Cu oder Legierungen von Aluminium oder Kupfer, wie beispielsweise AlSi, AlCu oder AlSiCu bestehen oder diese Stoffe als Hauptbestandteil bzw. Hauptbestandteile enthalten. Gemäß anderen Ausführungsbeispielen kann die Kollektorelektrode 320 eine, zwei, drei oder mehr Unterschichten enthalten, wobei jede Unterschicht als Hauptbestandteil bzw. Hauptbestandteile wenigstens einen Stoff aus Nickel Ni, Titan Ti, Silber Ag, Gold Au, Wolfram W, Platin Pt und/oder Palladium Pd enthält. Beispielsweise kann eine Unterschicht ein Metallsilizid, ein Metallnitrid oder eine Metalllegierung enthalten, die Ni, Ti, Ag, Au, W, Pt und/oder Pd enthält. Für IGBTs sieht die zweite Elektrodenstruktur 320 eine Kollektorelektrode vor, die einen Kollektoranschluss C der Halbleitervorrichtung 500 darstellen oder mit einem solchen elektrisch verbunden sein kann.
  • In der Driftschicht 120 kann eine Feldstoppschicht 128 zwischen der Kollektorschicht 130 und einer Driftzone 121 vorgesehen sein. Eine mittlere Nettofremdstoffkonzentration in der Feldstoppschicht 128 kann zwischen 5 × 1015 cm–3 und 1 × 1017 cm–1 betragen. Die mittlere Nettofremdstoffkonzentration in der Driftzone 121 ist niedriger als in der Feldstoppschicht 128.
  • Gemäß einem Ausführungsbeispiel überschreitet die mittlere Nettofremdstoffkonzentration in der Feldstoppschicht 128 wenigstens fünfmal die mittlere Nettofremdstoffkonzentration in der Driftzone 121. Die mittlere Nettofremdstoffkonzentration in der Driftzone 121 kann zwischen 5 × 1012 cm–3 und 5 × 1014 cm–3 als Beispiel liegen. Für IGFETs ist die Sockelschicht 130 eine stark dotierte Kontaktschicht des ersten Leitfähigkeitstyps, und die zweite Elektrodenstruktur 320 sieht eine Drainelektrode vor, die einen Drainschluss der Halbleitervorrichtung 500 bilden oder mit einem solchen elektrisch verbunden sein kann.
  • Die zweiten vergrabenen Elektroden 525 bilden isolierte Gateelektroden Ga. Ein geeignetes Potential, das an den isolierten Gateelektroden Ga anliegt, sammelt Minoritätsladungsträger in Kanalteilen 115a der Bodyzonen 115, wobei die Kanalteile 115a an die zweiten Zelltrenchstrukturen 520 zwischen den Sourcezonen 110 und der Driftschicht 120 angrenzen. Wenn in einem vorwärts vorgespannten Modus das an den isolierten Gateelektroden Ga anliegende Potential eine vordefinierte Schwellenspannung überschreitet, werden Inversionskanäle des ersten Leitfähigkeitstyps in den Bodyzonen 115 längs den zweiten Isolatorschichten 526 gebildet, welche als Gatedielektrika wirksam sind, und ein Einschaltstrom fließt zwischen den Sourcezonen 110 und der Driftschicht 120. Die isolierten Gateelektroden Ga können elektrisch mit einer dritten Elektrodenstruktur 330 verbunden sein, die einen Gateanschluss G der Halbleitervorrichtung 500 darstellen oder mit einem solchen elektrisch verbunden oder gekoppelt sein kann.
  • Zweite Halbleitermesas 150b zwischen ersten Zelltrenchstrukturen 510 können oder können nicht Sourcezonen 110 umfassen. In letzterem Fall können sich die Bodyzonen 115 zwischen der Oberfläche 101 und der Driftschicht 120 erstrecken.
  • Die ersten Zelltrenchstrukturen 510 bilden vergrabene Sourceelektroden S, die elektrisch mit einem Emitteranschluss E der Halbleitervorrichtung 500 verbunden sein können. Die isolierten Gateelektroden Ga sind von den vergrabenen Sourceelektroden S isoliert. Wenigstens die zweiten Zelltrenchstrukturen 520 können ein Deckdielektrikum 210 zwishen der ersten Oberfläche 101 und den zweiten vergrabenen Elektroden 525 umfassen, um eine Überlappung zwischen den isolierten Gateelektroden Ga und den Sourcezonen 110 zu reduzieren. Andere Ausführungsbeispiele können Kontakte zu einigen oder allen zweiten Halbleitermesas 150b vorsehen.
  • Eine dielektrische Deckschicht 220 kann elektrisch wenigstens die zweiten Zelltrenchstrukturen 520 und die zweiten Halbleitermesas 150b von einer ersten Elektrodenstruktur 310 isolieren, die an einer durch die erste Oberfläche 101 definierten Seite angeordnet ist. Erste Kontaktstrukturen 315 verbinden elektrisch die erste Elektrodenstruktur 310 mit den ersten Halbleitermesas 150a und solchen ersten Zelltrenchstrukturen 510, die direkt an die ersten Halbleitermesas 150a angrenzen. Zweite Kontaktstrukturen 316 verbinden elektrisch die erste Elektrodenstruktur 310 mit anderen ersten Zelltrenchstrukturen 510, die nicht direkt an die ersten Halbleitermesas 150a angrenzen.
  • Jede der ersten Kontaktstrukturen 315 umfasst einen ersten Abschnitt 315a in einer Öffnung der Deckschicht 220 und einen zweiten Abschnitt 315b zwischen einer ersten Halbleitermesa 150a und einer direkt an die erste Halbleitermesa 150a angrenzenden ersten Zelltrenchstruktur 510. Der zweite Abschnitt 315b erstreckt sich von der ersten Oberfläche 101 in den Halbleiterteil 100. Ein zweiter Abstand d2 zwischen der ersten Oberfläche 101 und dem vergrabenen Rand des zweiten Abschnittes 315b ist größer als der erste Abstand d1 und kleiner als der dritte Abstand d3.
  • Die zweiten Abschnitte 315b der ersten Kontaktstrukturen 315 können angenähert bzw. ungefähr vertikale Seitenwände haben. Gemäß einem Ausführungsbeispiel laufen die Seitenwände der zweiten Abschnitte 115b mit zunehmenden Abstand zu der ersten Oberfläche 101 spitz zu.
  • Gemäß einem Ausführungsbeispiel sind erste Seitenwände der zweiten Abschnitte 315b der ersten Kontaktstrukturen 315 zur ersten Oberfläche 101 geneigt und grenzen direkt an die ersten Halbleitermesas 150a an. Zweite Seitenwände der zweiten Abschnitte 315b der ersten Kontaktstrukturen 315 können zu der ersten Oberfläche 101 geneigt sein und direkt an die ersten vergrabenen Elektroden 510 angrenzen. Die zu den ersten Halbleitermesas 150 ausgerichteten ersten Seitenwände und die zu den ersten vergrabenen Elektroden 510 ausgerichteten zweiten Seitenwände können identische Neigungswinkel haben. Die zweiten Seitenwände können in einem höheren Ausmaß von einer Normalen zu der ersten Oberfläche 101 als die ersten Seitenwände der zweiten Abschnitte 315b der ersten Kontaktstrukturen 315 abweichen.
  • Die zweiten Abschnitte 315b der ersten Kontaktstrukturen 315 sind in der vertikalen Projektion der ersten Abschnitte der ersten Isolatorschichten 516 gelegen. Die erste Isolatorschichten 516 können eine gleichförmige Breite haben, wobei die Breite der ersten Isolatorschichten 516 gleich wie oder kleiner als eine Breite der zweiten Abschnitte 315b der ersten Kontaktstrukturen 315 sein kann. Die ersten Kontaktstrukturen 315 sind tief genug, um einen Kontakt zu den Bodyzonen 115 vorzusehen.
  • Stark dotierte Kontaktzonen 117 können in den Bodyzonen 115 der ersten Halbleitermesas 150a längs der Zwischenflächen zu den ersten Kontaktstrukturen 315 gebildet sein. Die erste Elektrodenstruktur 310 sowie die dritte Elektrodenstruktur 330 können jeweils wenigstens eine Barriereschicht 311, 331 und eine Hauptschicht 312, 332 umfassen. Die Barriereschichten 311, 331 können eine gleichförmige Dicke in dem Bereich von 5 nm bis 100 nm haben und können aus einer Schicht aus Titannitrid TiN, Tantalnitrid TaN, Titanwolframid TiW, Titan Ti oder Tantal Ta als Beispiel bestehen oder eine solche umfassen. Die Hauptschichten 312, 332 können aus Wolfram oder aus auf Wolfram beruhenden Metallen, wie Titanwolframid TiW, stark dotiertem Polysilizium, Kohlenstoff C, Aluminium Al, Kupfer Cu oder Legierungen von Aluminium und Kupfer, wie beispielsweise AlCu oder AlSiCu bestehen oder diese Stoffe enthalten.
  • Die ersten und zweiten Kontaktstrukturen 315, 316 können feste Kontaktstrukturen sein, können eine poröse Schicht umfassen oder können Hohlräume haben, wie dies in 2 gezeigt ist. Die Sourcezonen 110 können als schmale Streifen vorgesehen sein und können sich mit Teilen der Bodyzonen 115 in einer lateralen Richtung parallel zu streifenförmigen ersten und zweiten Zelltrenchstrukturen 510, 520 abwechseln. Demgemäß können die ersten Kontaktstrukturen 315 Streifen, die sich längs der gesamten longitudinalen Ausdehnung der Halbleitermesas 150 erstrecken, oder getrennte schmale Kontaktstrukturen, die in Zeilen längs der longitudinalen Ausdehnung der Halbleitermesas 150 angeordnet sind, sein.
  • Unsicherheiten und Ungleichheiten von verschiedenen lithographischen Schichten, die in einer Fehlausrichtung zwischen Kontaktstrukturen und Halbleitermesas resultieren, begrenzen gewöhnlich eine minimale Mesabreite auf etwa 600 nm. Stattdessen erleichtert die Halbleitervorrichtung 500 der 4A bis 4D ein Verengen der Breite der Halbleitermesas 150 herab auf weniger als 300 nm, beispielsweise 200 nm und weniger.
  • Weitere Ausführungsbeispiele betreffen Layout-Modifikationen der ersten und zweiten Trenchstrukturen 510, 520, um weiter eine effektive Kanalbreite für eine zunehmende Kurzschluss-Robustheit beispielsweise durch Segmentieren der zweiten Zelltrenchstrukturen 520 oder durch lokales Steigern einer Dicke der zweiten Isolatorschichten 526 zu reduzieren.
  • 5 bezieht sich auf eine Halbleitervorrichtung 500, die eine Leistungsschaltvorrichtung, beispielsweise ein IGFET oder ein IGBT sein kann, mit streifenförmigen ersten und zweiten Zelltrenchstrukturen 510, 520, die parallel zueinander und unter einem regelmäßigen Mitte-zu-Mitte-Abstand (Teilung) angeordnet sind. Eine, zwei oder mehr, beispielsweise vier erste Zelltrenchstrukturen 510 können zwischen zwei benachbarten zweiten Zelltrenchstrukturen 520 vorgesehen sein. Sourcezonen 110 sind in ersten Halbleitermesas 150a auf beiden Seiten von jeder zweiten Zelltrenchstruktur 320 vorgesehen. Die Sourcezonen 110 können längs einer lateralen Richtung gemustert sein, wobei Sourcezonen 110, die der gleichen ersten Halbleitermesa 150a zugewiesen sind, durch Ausdehnungsteile der Bodyzone 115 in der jeweiligen ersten Halbleitermesa 150a getrennt sind. Die reduzierte gesamte Kanalbreite verbessert die Kurzschluss-Robustheit.
  • Erste Abschnitte 315a der Source/Bodykontakte in der dielektrischen Deckschicht 220 und zweite Abschnitte 315b zwischen ersten Halbleitermesas 150a und den betreffenden ersten Zelltrenchstrukturen 510 sind zu den Sourcezonen 110 selbst ausgerichtet bzw. selbst justiert.
  • Die Ausführungsbeispiele der 6A bis 6C beziehen sich auf Verstärkungsimplantationen und/oder Hilfskontakte 318 in Randgebieten 690 der Halbleitervorrichtungen 500.
  • Die Halbleitervorrichtung 500 von 6A umfasst ein aktives Gebiet 610, das funktionale IGFET-Zellen aufweist, und ein Randgebiet 690, das das aktive Gebiet umgibt und frei von funktionalen IGFET-Zellen ist. Das Randgebiet 690 kann nichtfunktionale IGFET-Zellen umfassen, beispielsweise IGFET-Zellen ohne jegliche Sourcezonen oder ohne Sourcezonen, die elektrisch mit einem Vorrichtungsanschluss verbunden sind, ohne jegliche Steuerelektrode oder ohne Steuerelektroden, die elektrisch mit einem Vorrichtungsanschluss verbunden sind. Das Randgebiet 690 kann weitere Strukturen umfassen, beispielsweise eine HV-(Hochspannung-)Abschlussstruktur.
  • Das aktive Gebiet 610 kann streifenförmige erste und zweite Zelltrenchstrukturen 510, 520 umfassen, die parallel zueinander und unter einem regelmäßigen Mitte-zu-Mitte-Abstand (Teilung) angeordnet sein können. Eine, zwei oder mehr, beispielsweise vier erste Zelltrenchstrukturen 510 können zwischen zwei benachbarten zweiten Zelltrenchstrukturen 520 vorgesehen sein. Sourcezonen 110 sind in ersten Halbleitermesas 150a auf beiden Seiten von jeder zweiten Zelltrenchstruktur 520 vorgesehen. In jeder ersten Halbleitermesa 150a kann eine oder eine Vielzahl von getrennten Sourcezonen 110 längs einer longitudinalen Ausdehnung der ersten Halbleitermesas 150a gebildet sein. Zweite Halbleitermesas 150b sind zwischen den ersten Zelltrenchstrukturen 510 gebildet. Die ersten und zweiten Zelltrenchstrukturen 510, 520 sowie die ersten und zweiten Halbleitermesas 150a, 150b können sich in das Randgebiet 690 erstrecken.
  • Das Randgebiet 690 umfasst stark dotierte Abschlusszonen 170 des zweiten Leitfähigkeitstyps. In den Abschlusszonen 170 ist eine Konzentration von Fremdstoffen des zweiten Leitfähigkeitstyps hoch genug, so dass Fremdstoffe des ersten Leitfähigkeitstyps, die in Teile der Abschlusszonen 170 während einer Bildung der Sourcezonen 110 eingeführt sind, nicht vollständig die Fremdstoffe des zweiten Leitfähigkeitstyps kompensieren. Erste Abschnitte 315a der Source/Bodykontakte sowie erste Abschnitte 318a der Hilfskontakte in der dielektrischen Deckschicht 220 und zweite Abschnitte 315b der Source/Bodykontakte sowie zweite Abschnitte 317b der Hilfskontakte zwischen ersten Halbleitermesas 150a und den betreffenden ersten Zelltrenchstrukturen 510 sind zu den Sourcezonen 110 in beiden lateralen Richtungen selbst ausgerichtet bzw. selbst justiert.
  • Gemäß einem Ausführungsbeispiel kann eine Hochdosis-Niederenergie-BF2-Implantation mit einer Implantation kombiniert werden, die einen herkömmlichen Randabschluss vorsieht, wobei beide Implantationen die gleiche Implantationsmaske verwenden können. Gemäß einem anderen Ausführungsbeispiel liefert eine einzige Hochdosis-Niederenergie-BF2-Implantation kombiniert mit einem geeigneten thermischen Budget den herkömmlichen tiefen Randabschluss und eine hohe Fremdstoffkonzentration nahe zu der ersten Oberfläche 101, wobei die Fremdstoffkonzentration nahe zu der ersten Oberfläche 101 ausreichend hoch ist, um eine lokale Überkompensation durch die Sourceimplantation zu verhindern.
  • Hilfskontakte, die elektrisch die Abschlusszonen 170 mit einer Lastelektrode, beispielsweise einer Source- oder einer Emitterelektrode, verbinden können, können gleichzeitig mit den Source/Bodykontakten und durch Verwenden der gleichen Maskenschicht wie die Source/Bodykontakte gebildet werden. Die Hilfskontakte steigern die Robustheit des Randgebietes 690.
  • In 6B umfasst das Randgebiet 690 der Halbleitervorrichtung 500 ein äußeres Gebiet 699 und ein Übergangsgebiet 691 zwischen dem aktiven Gebiet 610 und dem äußeren Gebiet 699. Das aktive Gebiet 610 umfasst streifenförmige erste und zweite Zelltrenchstrukturen 510, 520, die parallel zueinander und unter einem regelmäßigen Mitte-zu-Mitte-Abstand (Teilung) angeordnet sein können. Eine, zwei oder mehr, beispielsweise vier erste Zelltrenchstrukturen 510 können zwischen zwei benachbarten zweiten Zelltrenchstrukturen 520 angeordnet sein. Sourcezonen 110 sind in ersten Halbleitermesas 150a auf beiden Seiten von jeder zweiten Zelltrenchstruktur 520 vorgesehen. Zweite Halbleitermesas 150b sind zwischen ersten Zelltrenchstrukturen 510 gebildet. Die ersten und zweiten Zelltrenchstrukturen 510, 520 sowie die ersten und zweiten Halbleitermesas 150a, 150b können sich in das Randgebiet 690 erstrecken.
  • Das äußere Gebiet 699 kann eine floatende Abschlusszone 170 des zweiten Leitfähigkeitstyps mit Abschnitten umfassen, die in den ersten und zweiten Halbleitermesas 150a, 150b gebildet sind. Source/Bodykontakte 315 sind exklusiv innerhalb des aktiven Gebietes 610 gebildet. Hilfskontakte 318 können in dem Übergangsgebiet 691 gebildet sein und können sich in das äußere Gebiet 699 erstrecken. Die Hilfskontakte 318 sind lediglich für zweite Halbleitermesas 150b vorgesehen, die nicht an eine der zweiten Zelltrenchstrukturen 320, die Gateelektroden umfassen, angrenzen.
  • Sourcezonen 110, die unter den Hilfskontakten 318 gebildet sind, sind nicht-funktionalen IGFET-Zellen zugewiesen und verbleiben inaktiv. Als eine Konsequenz können die Hilfskontakte 318 gleichzeitig mit den Source/Bodykontakten 315 gebildet werden, indem der gleiche Lithografieprozess und die gleichen Ätz- und Implantationsmasken verwendet werden, ohne funktionale IGFET-Zellen in Nähe zu dem äußeren Gebiet 699 vorzusehen, welche die Performance bzw. das Betriebsverhalten der Vorrichtung nachteilhaft beeinträchtigen könnten. Die Hilfskontakte 318 verbessern die Robustheit der Vorrichtung in dem Randgebiet 690.
  • In 6C schneidet und verbindet die orthogonale zweite Trenchstruktur 520x die zweiten Zelltrenchstrukturen 520 in dem Übergangsgebiet 691. In der lateralen Projektion der ersten und zweiten Zelltrenchstrukturen 510, 520 sind durch dritte Halbleitermesas 150c getrennte dritte Zelltrenchstrukturen 530 auf einer äußeren Seite der orthogonalen zweiten Zelltrenchstruktur 520x gebildet, wobei die äußere Seite zu dem Randgebiet 690 ausgerichtet ist. Das äußere Gebiet 699 kann eine floatende bzw. potentialfreie Abschlusszone 170 des zweiten Leitfähigkeitstyps mit Abschnitten vorsehen, die in den dritten Halbleitermesas 150c gebildet sind.
  • Da keine der dritten Zelltrenchstrukturen 530 eine Gateelektrode umfasst, ist das Randgebiet 690 frei von funktionalen IGFET-Zellen. Sourcezonen 110, die in dem Übergangsgebiet 691 gleichzeitig mit den Sourcezonen 110 in dem aktiven Gebiet 610 gebildet sein können, sind nicht-funktional. Als eine Folge kann ein angrenzender Hilfskontakt 318a gleichzeitig mit den Source/Bodykontakten 315 gebildet werden, indem der gleiche Lithografieprozess und die gleichen Ätz- und Implantationsmasken verwendet werden, ohne funktionale IGFET-Zellen in Nähe zu dem äußeren Gebiet 699 vorzusehen. Der angrenzende Hilfskontakt 318a kann sich längs eines vollständigen Randes des aktiven Gebietes 610 erstrecken.
  • Das Ausführungsbeispiel der 7A und 7B unterscheidet sich von dem Ausführungsbeispiel der 6B dadurch, dass die zweiten vergrabenen Elektroden 525 von der ersten Oberfläche 101 in einem leeren Teil des Randgebietes 690 ausgespart sind.
  • Das dielektrische Material kann die Aussparungen anstelle der zweiten vergrabenen Elektroden 525 füllen. Gemäß dem dargestellten Ausführungsbeispiel kann ein von den zweiten vergrabenen Elektroden 525 isoliertes leitendes Material 535 die Aussparungen füllen. Eine dielektrische Struktur 230 kann die zweiten vergrabenen Elektroden 525 von dem leitenden Material 535 isolieren, das das gleiche Material wie das Material der ersten vergrabenen Elektroden 515 sein kann. Außerhalb des untätigen bzw. leeren Teiles sind die zweiten vergrabenen Elektroden 525 nicht ausgespart, so dass Kontakte zu den zweiten vergrabenen Elektroden 525 in dem äußeren Gebiet 699 außerhalb des untätigen bzw. leeren Teiles angeordnet sein können.
  • In dem untätigen bzw. leeren Teil des Randgebietes 690 sind die zweiten vergrabenen Elektroden nicht angeordnet, um angrenzende Invasionskanäle zu bilden. Als eine Folge ist der untätige bzw. leere Teil des Randgebietes 690 frei von funktionalen IGFET-Zellen. Sourcezonen 110, die in dem Übergangsgebiet 691 gleichzeitig mit den Sourcezonen 110 in dem aktiven Gebiet 610 gebildet sein können, sind nicht-funktional. Als eine Folge kann ein angrenzender Hilfskontakt 318a gleichzeitig mit den Source/Bodykontakten 315 gebildet werden, indem der gleiche Lithografieprozess und die gleichen Ätz- und Implantationsmasken verwendet werden, ohne funktionale IGFET-Zellen in Nähe zu dem äußeren Gebiet 699 vorzusehen. Der angrenzende Hilfskontakt 318a kann sich längs eines vollständigen Randes des aktiven Gebietes 610 erstrecken.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die spezifischen gezeigten und beschriebenen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer Halbleitermesa (150) in einer Halbleiterschicht (100a) zwischen einer ersten Zelltrenchstruktur (510) und einer zweiten Zelltrenchstruktur (520), die sich von einer ersten Oberfläche (101) in die Halbleiterschicht (100a) erstrecken, Bilden einer Öffnung (305x) in einer auf der ersten Oberfläche (101) gebildeten Deckschicht (220), wobei die Öffnung (305x) wenigstens einen Teil der Halbleitermesa (150) freilegt, Einführen durch die Öffnung (305x) von Fremdstoffen eines ersten Leitfähigkeitstyps in den freigelegten Teil der Halbleitermesa (150), und Bilden einer durch die Öffnung (305x) definierten Aussparung (305y).
  2. Verfahren nach Anspruch 1, weiterhin umfassend: durch Verwenden einer Abstandshalterätzung Verengen der Öffnung (305x) nach Einführen der Fremdstoffe und vor Bilden der Aussparung (305y).
  3. Verfahren nach Anspruch 1 oder 2, weiterhin umfassend: Bilden einer Kontaktstruktur (315) in der Öffnung (305x) und in der Aussparung (305y).
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der freigelegte Teil der Halbleitermesa (150) von beiden ersten und zweiten Zelltrenchstrukturen (510, 520) beabstandet ist, und die Aussparung (305y) in der Halbleitermesa (150) gebildet wird, indem die Deckschicht (220) als eine Ätzmaske verwendet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die erste Zelltrenchstruktur (510) eine erste vergrabene Elektrode (515) und eine erste Isolatorschicht (516) zwischen der ersten vergrabenen Elektrode (515) und der Halbleiterschicht (100a) umfasst, die Öffnung (305x) weiterhin einen ersten vertikalen Abschnitt der ersten Isolatorschicht (516) zwischen der ersten vergrabenen Elektrode (515) und der Halbleitermesa (150) freilegt, und ein freigelegter Abschnitt der ersten Isolatorschicht (516) entfernt wird, um die Aussparung (305y) zwischen der Halbleitermesa (150) und der ersten vergrabenen Elektrode (515) zu bilden, wobei die gemusterte Deckschicht (220) als eine Ätzmaske verwendet wird.
  6. Verfahren nach Anspruch 5, bei dem ein Bilden der Aussparung ein selektives Ätzen der ersten Isolatorschicht (516) gegenüber der Halbleitermesa (150) und der ersten vergrabenen Elektrode (515) umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6 bei dem die Fremdstoffe durch die Öffnung (305x) implantiert werden und eine Sourcezone (110) durch Diffundieren der implantierten Fremdstoffe in die Halbleitermesa (150) bis zu der zweiten Zelltrenchstruktur (520) gebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem ein Implantationswinkel zwischen einer Normalen zu der ersten Oberfläche (101) und einen Implantationsstrahl wenigstens 30 Grad beträgt und der Implantationsstrahl zu der zweiten Zelltrenchstruktur (520) gerichtet ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem in der Halbleitermesa (150) eine Sourcezone (110) gebildet wird, um eine pn-Übergang mit einer Bodyzone (115) eines komplementären Leitfähigkeitstyps bei einem ersten Abstand zu der ersten Oberfläche (101) vorzusehen, wobei der erste Abstand kleiner ist als eine vertikale Ausdehnung der Aussparung (305y).
  10. Verfahren nach Anspruch 9, bei dem die Bodyzone (115) durch eine Implantation gebildet wird, um eine maximale Fremdstoffkonzentration von Fremdstoffen des zweiten Leitfähigkeitstyps bei einem größeren Abstand zu der ersten Oberfläche (101) als der pn-Übergang zwischen den Source- und Bodyzonen (110, 115) zu haben.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden von ersten und zweiten Zelltrenchstrukturen (510, 520), die sich von einer ersten Oberfläche (101) in eine Halbleiterschicht (100a) erstrecken, wobei die erste Zelltrenchstruktur (510) eine erste vergrabene Elektrode (515) und eine erste Isolatorschicht (516) zwischen der ersten vergrabenen Elektrode (515) und einer die ersten und zweiten Zelltrenchstrukturen (510, 520) trennenden Halbleitermesa (150) umfasst, Bilden einer die erste Oberfläche (101) bedeckenden Deckschicht (220), Mustern der Deckschicht (220), um eine Öffnung (305x) zu bilden, die einen ersten vertikalen Abschnitt der ersten Isolatorschicht (516) an der ersten Oberfläche (101) freilegt, Einführen durch die Öffnung (305x) vom Fremdstoffen zum Blden einer Sourcezone (110) eines ersten Leitfähigkeitstyps in einen freigelegten Teil der Halbleitermesa (150), und Entfernen eines freigelegten Abschnittes der ersten Isolatorschicht (516), um eine Aussparung (305y) zwischen der Halbleitermesa (150) und der ersten vergrabenen Elektrode (515) zu bilden, wobei die gemusterte Deckschicht (220) als eine Ätzmaske verwendet wird.
  12. Halbleitervorrichtung, umfassend: eine erste und eine zweite Zelltrenchstruktur (510, 520), die sich von einer ersten Oberfläche (101) in einen Halbleiterkörper (500a) erstrecken, wobei eine erste Halbleitermesa (150) die ersten und zweiten Zelltrenchstrukturen (510, 520) trennt, die erste Zelltrenchstruktur (510) eine erste vergrabene Elektrode (515) und eine erste Isolatorschicht (516) aufweist, ein erster vertikaler Abschnitt der ersten Isolatorschicht (516) die erste vergrabene Elektrode (515) von der ersten Halbleitermesa (150) trennt und die erste Halbleitermesa eine Sourcezone (110) eines ersten Leitfähigkeitstyps direkt angrenzend an die erste Oberfläche (101) umfasst, eine Deckschicht (220) auf der ersten Oberfläche (101), und eine Kontaktstruktur (315), die einen ersten Abschnitt in einer Öffnung (305x) der Deckschicht (220) und einen zweiten Abschnitt in der ersten Halbleitermesa (150) oder zwischen der ersten Halbleitermesa (150) und der ersten vergrabenen Elektrode (515) umfasst, wobei eine laterale Nettofremdstoffkonzentration der Sourcezone (110) parallel zu der ersten Oberfläche (101) in der Richtung der Kontaktstruktur (315) zunimmt.
  13. Halbleitervorrichtung nach Anspruch 12, bei der die Sourcezone (110) und eine Bodyzone (115) eines zweiten Leitfähigkeitstyps einen pn-Übergang bei einem ersten Abstand zu der ersten Oberfläche bilden und eine vertikale Ausdehnung des zweiten Abschnittes der Kontaktstruktur (315) den ersten Abstand überschreitet.
  14. Halbleitervorrichtung nach Anspruch 13, bei der in der Bodyzone (115) eine maximale Fremdstoffkonzentration von Fremdstoffen des zweiten Leitfähigkeitstyps einen größeren Abstand zu der ersten Oberfläche (101) als der pn-Übergang zwischen den Source- und Bodyzonen (110, 115) hat.
  15. Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, bei der eine Vielzahl von räumlich getrennten Sourcezonen (110) längs der ersten Halbleitermesa (150) angeordnet ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, weiterhin umfassend eine stark dotierte Abschlusszone (170) des zweiten Leitfähigkeitstyps in einem Randgebiet (690), das frei von funktionalen IGFET-Zellen ist und das ein Zellgebiet (610), das funktionale IGFET-Zellen umfasst, umgibt, wobei für entsprechende Abstände zu der ersten Oberfläche (101) in der Abschlusszone (170) eine Konzentration von Fremdstoffen des zweiten Leitfähigkeitstyps höher ist als eine Konzentration von Fremdstoffen des ersten Leitfähigkeitstyps in der Sourcezone (110).
  17. Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, weiterhin umfassend: einen Hilfskontakt (318), der einem Randgebiet (690) angeordnet ist, das frei ist von funktionalen IGFET-Zellen und das ein Zellgebiet, das funktionale IGFET-Zellen umfasst, umgibt, wobei der Hilfskontakt (318) einen ersten Abschnitt in einer Öffnung (305x) der Deckschicht (220) und einen zweiten Abschnitt umfasst, der sich in den Halbleiterkörper (500a) zwischen einer Halbleitermesa (150) und einer Zelltrenchstruktur (510, 520) erstreckt.
  18. Halbleitervorrichtung nach Anspruch 17, bei der der Hilfskontakt (318) direkt an zweite Halbleitermesas (150b) zwischen ersten Zelltrenchstrukturen (510) angrenzt.
  19. Halbleitervorrichtung nach Anspruch 17 oder 18, weiterhin umfassend: eine orthogonale zweite Zelltrenchstruktur (520x), die eine Vielzahl von zweiten Zelltrenchstrukturen (520) schneidet und verbindet, und dritte Zelltrenchstrukturen (530) in der lateralen Projektion der ersten und zweiten Zelltrenchstrukturen (510, 520) und dritte Halbleitermesas (150c) in der lateralen Projektion der ersten und zweiten Halbleitermesas (150a, 150b), wobei die dritten Zelltrenchstrukturen (530) und die dritten Halbleitermesas (150c) auf einer Seite der orthogonalen zweiten Zelltrenchstruktur (520x) ausgerichtet zu dem Randgebiet (690) angeordnet sind und der Hilfskontakt (318) direkt an die dritten Halbleitermesas (150c) angrenzt.
  20. Halbleitervorrichtung nach einem der Ansprüche 17 bis 19, bei der die zweiten vergrabenen Elektroden (525) in einem leeren bzw. ungenutzten Teil des Randgebietes (690) ausgespart sind und der Hilfskontakt (318) direkt an die ersten und zweiten Halbleitermesas (150a, 150b) in dem leeren bzw. ungenutzten Teil angrenzt.
DE102014117297.3A 2013-11-27 2014-11-26 Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung Active DE102014117297B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/092,312 US9385228B2 (en) 2013-11-27 2013-11-27 Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US14/092,312 2013-11-27

Publications (2)

Publication Number Publication Date
DE102014117297A1 true DE102014117297A1 (de) 2015-05-28
DE102014117297B4 DE102014117297B4 (de) 2024-08-08

Family

ID=53045652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117297.3A Active DE102014117297B4 (de) 2013-11-27 2014-11-26 Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung

Country Status (2)

Country Link
US (2) US9385228B2 (de)
DE (1) DE102014117297B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121497A1 (de) * 2015-12-10 2017-06-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
US10418452B2 (en) 2015-12-10 2019-09-17 Infineon Technologies Austria Ag Semiconductor device with different gate trenches
DE102019122453A1 (de) * 2019-08-21 2021-02-25 Infineon Technologies Austria Ag Graben-Elektrodenstrukturen enthaltende Halbleitervorrichtung
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US20230317520A1 (en) * 2022-04-04 2023-10-05 Winbond Electronics Corp. Semiconductor structure and manufacturing method of the same
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9666665B2 (en) * 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6584893B2 (ja) 2015-09-25 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106941114A (zh) * 2016-01-05 2017-07-11 株洲中车时代电气股份有限公司 沟槽栅igbt
US9704830B1 (en) 2016-01-13 2017-07-11 International Business Machines Corporation Semiconductor structure and method of making
US20170345905A1 (en) * 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
KR102566770B1 (ko) 2016-07-27 2023-08-16 삼성전자주식회사 반도체 장치의 제조 방법
US10600905B1 (en) 2018-09-11 2020-03-24 Semiconductor Components Industries, Llc Trench MOSFET contacts
WO2020063919A1 (zh) * 2018-09-29 2020-04-02 苏州东微半导体有限公司 半导体功率器件
CN110970497A (zh) * 2018-09-29 2020-04-07 苏州东微半导体有限公司 Igbt功率器件
CN110970502A (zh) * 2018-09-29 2020-04-07 苏州东微半导体有限公司 半导体功率器件
DE102019101304B4 (de) * 2019-01-18 2023-04-27 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
JP7417498B2 (ja) * 2020-09-14 2024-01-18 株式会社東芝 半導体装置及びその製造方法
EP4220730A1 (de) * 2022-01-28 2023-08-02 Hitachi Energy Switzerland AG Herstellungsverfahren für vertikale trench-gate mosfets oder igbts und entsprechendes halbleiterbauelement
EP4270487A1 (de) * 2022-04-28 2023-11-01 Infineon Technologies Austria AG Leistungstransistorvorrichtung und verfahren zum herstellen einer transistorvorrichtung

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
EP0405200A1 (de) 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
US5366914A (en) * 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
US5973160A (en) 1992-12-23 1999-10-26 Poss; Michael A. Methods for the preparation of novel sidechain-bearing taxanes
JP3307785B2 (ja) 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5894149A (en) 1996-04-11 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6566691B1 (en) 1999-09-30 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device with trench gate having structure to promote conductivity modulation
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6953968B2 (en) 2001-01-19 2005-10-11 Mitsubishi Denki Kabushiki Kaisha High voltage withstanding semiconductor device
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
EP1396030B1 (de) 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertikale Leistungshalbleiteranordnung und Verfahren zu deren Herstellung
JP4823435B2 (ja) 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
US6764906B2 (en) 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
DE10153315B4 (de) 2001-10-29 2004-05-19 Infineon Technologies Ag Halbleiterbauelement
US6566201B1 (en) 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US7217950B2 (en) 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7173290B2 (en) 2003-03-07 2007-02-06 Teledyne Licensing, Llc Thyristor switch with turn-off current shunt, and operating method
JP5087272B2 (ja) 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7465986B2 (en) 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
DE102004057791B4 (de) 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
CN101882583A (zh) 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
KR101296984B1 (ko) 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
US7546487B2 (en) 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
TW200713579A (en) 2005-09-26 2007-04-01 Fwu-Iuan Hshieh Structure for avalanche improvement of ultra high density trench MOSFET
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
IN263389B (de) 2005-11-22 2014-01-31 Segetis Inc
US8022482B2 (en) 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
DE102006024504B4 (de) 2006-05-23 2010-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
DE102006049043B4 (de) 2006-10-18 2011-03-17 Infineon Technologies Austria Ag Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US7800185B2 (en) 2007-01-28 2010-09-21 Force-Mos Technology Corp. Closed trench MOSFET with floating trench rings as termination
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
DE102007020657B4 (de) 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
JP2009135360A (ja) 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US8076719B2 (en) 2008-02-14 2011-12-13 Maxpower Semiconductor, Inc. Semiconductor device structures and related processes
CN101266948A (zh) 2008-04-16 2008-09-17 苏州硅能半导体科技股份有限公司 增加源极金属接触面积的功率mos场效应管制造方法
JP4688901B2 (ja) 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
JP4840482B2 (ja) 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
US8188484B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
US20100171173A1 (en) 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
US8120074B2 (en) 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
US8378392B2 (en) 2010-04-07 2013-02-19 Force Mos Technology Co., Ltd. Trench MOSFET with body region having concave-arc shape
US8581341B2 (en) 2010-04-20 2013-11-12 Maxpower Semiconductor, Inc. Power MOSFET with embedded recessed field plate and methods of fabrication
US8557693B2 (en) 2010-06-03 2013-10-15 International Business Machines Corporation Contact resistivity reduction in transistor devices by deep level impurity formation
JP5569162B2 (ja) 2010-06-10 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2012009671A (ja) 2010-06-25 2012-01-12 Panasonic Corp 半導体装置およびその製造方法
US8390089B2 (en) 2010-07-27 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with deep trench isolation structure
JP5246302B2 (ja) 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
US8362550B2 (en) 2011-01-20 2013-01-29 Fairchild Semiconductor Corporation Trench power MOSFET with reduced on-resistance
JP2012256628A (ja) 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
US8680607B2 (en) 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
TWI421923B (zh) 2011-06-20 2014-01-01 Great Power Semiconductor Corp 具有源極溝槽之溝槽式功率半導體元件的製造方法
US8633095B2 (en) 2011-06-30 2014-01-21 Infineon Technologies Austria Ag Semiconductor device with voltage compensation structure
US9048118B2 (en) 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US8836024B2 (en) 2012-03-20 2014-09-16 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same
JP2014053409A (ja) 2012-09-06 2014-03-20 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9887283B2 (en) 2013-05-10 2018-02-06 Alpha And Omega Semiconductor Incorporated Process method and structure for high voltage MOSFETs
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121497A1 (de) * 2015-12-10 2017-06-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
US9941354B2 (en) 2015-12-10 2018-04-10 Infineon Technologies Austria Ag Semiconductor device comprising a first gate trench and a second gate trench
US10418452B2 (en) 2015-12-10 2019-09-17 Infineon Technologies Austria Ag Semiconductor device with different gate trenches
US11031479B2 (en) 2015-12-10 2021-06-08 Infineon Technologies Austria Ag Semiconductor device with different gate trenches
DE102015121497B4 (de) 2015-12-10 2022-01-27 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
DE102019122453A1 (de) * 2019-08-21 2021-02-25 Infineon Technologies Austria Ag Graben-Elektrodenstrukturen enthaltende Halbleitervorrichtung
US11600697B2 (en) 2019-08-21 2023-03-07 Infineon Technologies Austria Ag Semiconductor device including trench electrode structures
US20230317520A1 (en) * 2022-04-04 2023-10-05 Winbond Electronics Corp. Semiconductor structure and manufacturing method of the same

Also Published As

Publication number Publication date
DE102014117297B4 (de) 2024-08-08
US20150145028A1 (en) 2015-05-28
US20160300945A1 (en) 2016-10-13
US9385228B2 (en) 2016-07-05
US9711641B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
DE102014117297B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE102013106055B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102006056809B3 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE112005001675T5 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches
DE102013107632A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation und Halbleitervorrichtung
DE102012220166B4 (de) Verfahren zur Herstellung eines IGBT mit vertikalen Gräben
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102014112322B4 (de) Halbleitervorrichtung mit Feldelektrode und Kontaktstruktur
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE102018120432B4 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102021124500A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division