CN110970502A - 半导体功率器件 - Google Patents
半导体功率器件 Download PDFInfo
- Publication number
- CN110970502A CN110970502A CN201811147920.0A CN201811147920A CN110970502A CN 110970502 A CN110970502 A CN 110970502A CN 201811147920 A CN201811147920 A CN 201811147920A CN 110970502 A CN110970502 A CN 110970502A
- Authority
- CN
- China
- Prior art keywords
- gate
- gate trench
- source
- power device
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 94
- 210000000746 body region Anatomy 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims description 25
- 239000010410 layer Substances 0.000 description 68
- 239000011229 interlayer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体公开了一种半导体功率器件，包括：半导体衬底；位于所述半导体衬底中的至少一组相邻的第一栅沟槽和第二栅沟槽；位于所述第一栅沟槽和第二栅沟槽之间的体区；位于所述体区中的源区；分别位于所述第一栅沟槽和第二栅沟槽中的栅介质层和控制栅；位于所述体区上方的一个源极接触孔，所述源极接触孔延伸至所述第一栅沟槽上方，所述体区、所述源区和所述第一栅沟槽中的控制栅均通过所述源极接触孔中的源极金属层外接源极电压。本发明可以减小半导体功率器件中相邻的栅沟槽之间的间距，从而可以提高半导体衬底的掺杂浓度，降低导通电阻。
Description
技术领域
本发明属于半导体功率器件技术领域，特别是涉及一种可以减小相邻的栅沟槽之间的间距的半导体功率器件。
背景技术
图1是现有技术的一种半导体功率器件的剖面结构示意图，如图1所示，现有技术的一种半导体功率器件包括：n型半导体衬底100，位于n型半导体衬底100底部的n型漏区10，位于n型半导体衬底100中且位于n型漏区10之上的n型漂移区11，位于n型半导体衬底100中的多个栅沟槽，位于相邻的所述栅沟槽之间的p型体区16，位于p型体区16中的n型源区17，位于所述栅沟槽中的栅介质层12、控制栅13、隔离介质层14和屏蔽栅15，控制栅13通常位于栅沟槽的上部的侧壁位置处并通过外部栅极电压来控制n型源区17与n型漂移区11之间的电流沟道的开启和关断。屏蔽栅15位于栅沟槽中并通过隔离介质层14与n型半导体衬底100和控制栅13隔离，屏蔽栅15通过源极金属层19与n型源区17连接，从而屏蔽栅15可以通过外部源极电压在n型漂移区11内形成横向电场，起到提高耐压的作用。层间绝缘层18用于将源极金属层19与栅极金属层隔离，基于剖面的位置关系，栅极金属层在图1中未示出。
现有技术的如图1所示的半导体功率器件，源极金属层19在p型体区16的中部位置与n型源区17和p型体区16接触，源极金属层19嵌入至p型体区16中，p型体区16中在源极金属层19的两侧都设有n型源区17，受光刻工艺条件的限制，相邻的栅沟槽之间的间距难以缩小。
发明内容
有鉴于此，本发明的目的是提供一种半导体功率器件，以解决现有技术中的半导体功率器件中相邻的栅沟槽之间的间距难以缩小的问题。
为达到本发明的上述目的，本发明提供了一种半导体功率器件，包括：
半导体衬底；
位于所述半导体衬底底部的漏区；
位于所述半导体衬底中的至少一组相邻的第一栅沟槽和第二栅沟槽；
位于所述第一栅沟槽和所述第二栅沟槽之间的体区；
位于所述体区中的源区；
分别位于所述第一栅沟槽和所述第二栅沟槽中的栅介质层和控制栅；
位于所述体区上方的一个源极接触孔，所述源极接触孔延伸至所述第一栅沟槽上方，所述体区、所述源区和所述第一栅沟槽中的控制栅均通过所述源极接触孔中的源极金属层外接源极电压。
可选的，本发明的一种半导体功率器件，所述第一栅沟槽和所述第二栅沟槽依次间隔交替排布。
可选的，本发明的一种半导体功率器件，位于所述第一栅沟槽两侧的体区共用一个源极接触孔。
可选的，本发明的一种半导体功率器件，所述源极金属层嵌入至所述体区内。
可选的，本发明的一种半导体功率器件，还包括位于所述第一栅沟槽中的隔离介质层和屏蔽栅，所述第一栅沟槽中的屏蔽栅通过所述隔离介质层与所述半导体衬底和所述第一栅沟槽中的控制栅隔离，所述第一栅沟槽中的屏蔽栅通过所述源极接触孔中的源极金属层外接源极电压。
可选的，本发明的一种半导体功率器件，所述第一栅沟槽中的控制栅位于所述第一栅沟槽的上部的侧壁位置处，所述第一栅沟槽中的屏蔽栅覆盖所述第一栅沟槽的下部并延伸至所述第一栅沟槽的上部。
可选的，本发明的一种半导体功率器件，还包括位于所述第二栅沟槽中的隔离介质层和屏蔽栅，所述第二栅沟槽中的屏蔽栅通过所述隔离介质层与所述半导体衬底和所述第二栅沟槽中的控制栅隔离，所述第二栅沟槽中的屏蔽栅外接源极电压，所述第二栅沟槽中的控制栅外接栅极电压。
可选的，本发明的一种半导体功率器件，所述第一栅沟槽的开口宽度小于所述第二栅沟槽的开口宽度。
可选的，本发明的一种半导体功率器件，所述第二栅沟槽中的控制栅位于所述第二栅沟槽的上部的侧壁位置处，所述第二栅沟槽中的屏蔽栅覆盖所述第二栅沟槽的下部并延伸至所述第二栅沟槽的上部。
可选的，本发明的一种半导体功率器件，所述半导体衬底、所述漏区、所述源区分别为n型掺杂，所述体区为p型掺杂
本发明提供的一种半导体功率器件：位于相邻的第一栅沟槽和第二栅沟槽之间的体区上方的一个源极接触孔延伸至第一栅沟槽上方，这样体区、源区和第一栅沟槽中的控制栅可以同时通过该源极接触孔中的源极金属层外接源极电压，从而可以避免在第一栅沟槽和第二栅沟槽之间的体区内形成介于源极金属层与第一栅沟槽之间的源区，而只在第一栅沟槽和第二栅沟槽之间的体区内形成介于源极金属层和第二栅沟槽之间的源区，这能够减少光刻工艺条件的限制，可以进一步减小相邻的第一栅沟槽和第二栅沟槽之间的间距，进而可以提高半导体衬底的掺杂浓度，降低半导体功率器件的导通电阻。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术的一种半导体功率器件的一个实施例的剖面结构示意图；
图2是本发明提供的一种半导体功率器件的第一个实施例的剖面结构示意图；
图3是本发明提供的一种半导体功率器件的第二个实施例的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。
图2是本发明提供的一种半导体功率器件的第一个实施例的剖面结构示意图，如图2所示，本发明的一种半导体功率器件包括n型半导体衬底400，n型半导体衬底400的材质通常为硅。位于n型半导体衬底400底部的n型漏区40，位于n型半导体衬底400中的至少一组相邻的第一栅沟槽401和第二栅沟槽402。优选的，本发明的一种半导体功率器件包含多组相邻的第一栅沟槽401和第二栅沟槽402，且第一栅沟槽401和第二栅沟槽402依次间隔交替排布，图2中仅示例性的示出了一组相邻的第一栅沟槽401和第二栅沟槽402。
位于n型半导体衬底400中且位于第一栅沟槽401和第二栅沟槽402之间的p型体区44，位于p型体区44中的n型源区45。位于p型体区44和n型漏区40之间的n型半导体衬底部分为半导体功率器件的n型漂移区41。
分别位于第一栅沟槽401和第二栅沟槽402中的栅介质层42和控制栅43。栅介质层42的材质通常为氧化硅，控制栅43的材质通常为掺杂的多晶硅。
位于p型体区44上方的一个源极接触孔404，源极接触孔404形成于层间绝缘层46中，层间绝缘层46的材质通常为硅玻璃、硼磷硅玻璃或磷硅玻璃。位于层间绝缘层46中的源极接触孔404延伸至第一栅沟槽401上方，从而使得p型体区44、n型源区45和第一栅沟槽401中的控制栅43均通过源极接触孔404中的源极金属层47外接源极电压。优选的，源极金属层47可以嵌入至p型体区44中，如图2所示。
位于第二栅沟槽402中的控制栅43通过栅极金属层外接栅极电压，基于图2所示的半导体功率器件的剖面位置关系，栅极金属层在图2中未示出，层间绝缘层46用于将源极金属层47和栅极金属层隔离。
如图2所示的本发明提供的一种半导体功率器件，位于相邻的第一栅沟槽401和第二栅沟槽402之间的p型体区44上方的一个源极接触孔404延伸至第一栅沟槽401上方，这样p型体区44、n型源区45和第一栅沟槽401中的控制栅43可以同时通过该源极接触孔401中的源极金属层47外接源极电压，从而可以避免在第一栅沟槽401和第二栅沟槽402之间的p型体区44内形成介于源极金属层47与第一栅沟槽401之间的源区，而只在第一栅沟槽401和第二栅沟槽402之间的p型体区44内形成介于源极金属层47和第二栅沟槽402之间的n型源区45，这能够减少光刻工艺条件的限制，可以进一步减小相邻的第一栅沟槽401和第二栅沟槽402之间的间距，进而在相同的工作电压条件下可以提高n型半导体衬底400的掺杂浓度，降低半导体功率器件的导通电阻。
图3是本发明提供的一种半导体功率器件的第二个实施例的剖面结构示意图。如图3所示，本发明实施列提供的一种半导体功率器件包括一个n型半导体衬底200，n型半导体衬底200的材料通常为硅。位于n型半导体衬底200底部的n型漏区20。
位于n型半导体衬底200中的多个栅沟槽，多个栅沟槽中应包含至少一组相邻的第一栅沟槽和第二栅沟槽，图3中仅示例性的示出了三组相邻的第一栅沟槽201和第二栅沟槽202，且第一栅沟槽201和第二栅沟槽202依次间隔交替排布。
位于相邻的第一栅沟槽201和第二栅沟槽202之间的p型体区26，位于p型体区26中的n型源区27，位于p型体区26和n型漏区20之间的n型半导体衬底部分为半导体功率器件的n型漂移区21。
位于每一个第一栅沟槽201和每一个第二栅沟槽202中的栅介质层22、控制栅23、隔离介质层24和屏蔽栅25，控制栅23通过栅介质层23与n型半导体衬底200隔离，屏蔽栅25通过隔离介质层24与控制栅23和n型半导体衬底200隔离。通常，栅介质层22和隔离介质层24的材质分别为氧化硅，控制栅23和屏蔽栅25的材质分别为掺杂的多晶硅。
第一栅沟槽201中：控制栅23位于第一栅沟槽201的上部的侧壁位置处，屏蔽栅25覆盖第一栅沟槽201的下部并延伸至栅沟槽201的上部，屏蔽栅25通过隔离介质层24与n型半导体衬底200和控制栅23隔离。屏蔽栅25与n型半导体衬底200之间的隔离介质层24的厚度可以和屏蔽栅25与控制栅23之间的隔离介质层24的厚度相同，也可以大于屏蔽栅25与控制栅23之间的隔离介质层24的厚度，图3中，仅示例性的示出了屏蔽栅25与n型半导体衬底200之间的隔离介质层24的厚度和屏蔽栅25与控制栅23之间的隔离介质层24的厚度相同的结构。
位于第一栅沟槽201和第二栅沟槽202之间的p型体区26上方的一个源极接触孔203，源极接触孔203形成于层间绝缘层28中，源极接触孔203延伸至第一栅沟槽201上方。由于第一栅沟槽201和第二栅沟槽202依次间隔交替排布，因此位于第一栅沟槽201两侧的p型体区26可以共用一个源极接触孔203，即源极接触孔203的宽度大于第一栅沟槽201的开口宽度，由此，位于第一栅沟槽201中的控制栅23、屏蔽栅25以及位于第一栅沟槽201两侧的p型体区26、n型源区27均通过该源极接触孔203中的源极金属层29外接源极电压。
第二栅沟槽202中：控制栅23位于第二栅沟槽202的上部的侧壁位置处，屏蔽栅25覆盖第二栅沟槽202的下部并延伸至栅沟槽202的上部，屏蔽栅25通过隔离介质层24与n型半导体衬底200和控制栅23隔离。屏蔽栅25与n型半导体衬底200之间的隔离介质层的厚度可以和屏蔽栅25与控制栅23之间的隔离介质层24的厚度相同，也可以大于屏蔽栅25与控制栅23之间的隔离介质层24的厚度，图3中，仅示例性的示出了屏蔽栅25与n型半导体衬底200之间的隔离介质层24的厚度和屏蔽栅25与控制栅23之间的隔离介质层24的厚度相同的结构。
第二栅沟槽202中的屏蔽栅25通过源极金属层29外接源极电压，第二栅沟槽202中的控制栅23通过栅极金属层外接栅极电压，从而第二栅沟槽202中的控制栅23通过栅极电压来控制n型源区27和n型漂移区21之间的电流沟道的开启和关断。基于图3所示的半导体功率器件的剖面位置关系，栅极金属层在图3中未示出。层间绝缘层28的材质通常为硅玻璃、硼磷硅玻璃或磷硅玻璃，层间绝缘层28用于将源极金属层29和栅极金属层隔离。
如图3所示本发明的一种半导体功率器件，优选的，源极金属层29嵌入至p型体区26内。可选的，源极金属层29可以不嵌入至p型体区26中，而是在p型体区26内形成高掺杂浓度的接触区，源极金属层29通过该高掺杂浓度的接触区与p型体区26接触连接，该结构为现有技术中经常使用的结构，本发明实施列中不再具体展示。
图3所述的本发明的一种半导体功率器件中，在第一栅沟槽201中，源极金属层29在一个源极接触孔203的下方直接与屏蔽栅25和控制栅23接触连接，因此能够避免在屏蔽栅25、控制栅23上方分别形成单独的接触孔结构，这能够减小光刻工艺条件的限制，缩小第一栅沟槽201中的控制栅23和屏蔽栅25的宽度，使得第一栅沟槽201的开口宽度可以小于第二栅沟槽202的开口宽度，进而能够减小半导体功率器件的芯片面积。
图3所示的本发明的一种半导体功率器件，位于第一栅沟槽201和第二栅沟槽202中的控制栅23和屏蔽栅25也可以是上下结构，该结构为现有技术中常用的一种结构，本发明实施列中不再具体描述。
以上具体实施方式及实施例是对本发明提出的一种半导体功率器件的技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种半导体功率器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底底部的漏区；
位于所述半导体衬底中的至少一组相邻的第一栅沟槽和第二栅沟槽；
位于所述第一栅沟槽和所述第二栅沟槽之间的体区；
位于所述体区中的源区；
分别位于所述第一栅沟槽和所述第二栅沟槽中的栅介质层和控制栅；
位于所述体区上方的一个源极接触孔，所述源极接触孔延伸至所述第一栅沟槽上方，所述体区、所述源区和所述第一栅沟槽中的控制栅均通过所述源极接触孔中的源极金属层外接源极电压。
2.如权利要求1所述的一种半导体功率器件，其特征在于，所述第一栅沟槽和所述第二栅沟槽依次间隔交替排布。
3.如权利要求2所述的一种半导体功率器件，其特征在于，位于所述第一栅沟槽两侧的体区共用一个源极接触孔。
4.如权利要求1所述的一种半导体功率器件，其特征在于，所述源极金属层嵌入至所述体区内。
5.如权利要求1所述的一种半导体功率器件，其特征在于，还包括位于所述第一栅沟槽中的隔离介质层和屏蔽栅，所述第一栅沟槽中的屏蔽栅通过所述隔离介质层与所述半导体衬底和所述第一栅沟槽中的控制栅隔离，所述第一栅沟槽中的屏蔽栅通过所述源极接触孔中的源极金属层外接源极电压。
6.如权利要求5所述的一种半导体功率器件，其特征在于，所述第一栅沟槽中的控制栅位于所述第一栅沟槽的上部的侧壁位置处，所述第一栅沟槽中的屏蔽栅覆盖所述第一栅沟槽的下部并延伸至所述第一栅沟槽的上部。
7.如权利要求1所述的一种半导体功率器件，其特征在于，还包括位于所述第二栅沟槽中的隔离介质层和屏蔽栅，所述第二栅沟槽中的屏蔽栅通过所述隔离介质层与所述半导体衬底和所述第二栅沟槽中的控制栅隔离，所述第二栅沟槽中的屏蔽栅外接源极电压，所述第二栅沟槽中的控制栅外接栅极电压。
8.如权利要求7所述的一种半导体功率器件，其特征在于，所述第一栅沟槽的开口宽度小于所述第二栅沟槽的开口宽度。
9.如权利要求7所述的一种半导体功率器件，其特征在于，所述第二栅沟槽中的控制栅位于所述第二栅沟槽的上部的侧壁位置处，所述第二栅沟槽中的屏蔽栅覆盖所述第二栅沟槽的下部并延伸至所述第二栅沟槽的上部。
10.如权利要求1所述的一种半导体功率器件，其特征在于，所述半导体衬底、所述漏区、所述源区分别为n型掺杂，所述体区为p型掺杂。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811147920.0A CN110970502A (zh) | 2018-09-29 | 2018-09-29 | 半导体功率器件 |
| PCT/CN2019/108740 WO2020063919A1 (zh) | 2018-09-29 | 2019-09-27 | 半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811147920.0A CN110970502A (zh) | 2018-09-29 | 2018-09-29 | 半导体功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110970502A true CN110970502A (zh) | 2020-04-07 |
Family
ID=70027320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811147920.0A Pending CN110970502A (zh) | 2018-09-29 | 2018-09-29 | 半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110970502A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096019A1 (en) * | 2007-02-08 | 2009-04-16 | Dev Alok Girdhar | Mosgated power semiconductor device with source field electrode |
| CN103681853A (zh) * | 2012-09-18 | 2014-03-26 | 株式会社东芝 | 半导体装置及其制造方法 |
| US20160300945A1 (en) * | 2013-11-27 | 2016-10-13 | Infineon Technologies Ag | Semiconductor Device with Cell Trench Structures and a Contact Structure |
| CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
| CN108346579A (zh) * | 2013-08-09 | 2018-07-31 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
-
2018
- 2018-09-29 CN CN201811147920.0A patent/CN110970502A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096019A1 (en) * | 2007-02-08 | 2009-04-16 | Dev Alok Girdhar | Mosgated power semiconductor device with source field electrode |
| CN103681853A (zh) * | 2012-09-18 | 2014-03-26 | 株式会社东芝 | 半导体装置及其制造方法 |
| CN108346579A (zh) * | 2013-08-09 | 2018-07-31 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| US20160300945A1 (en) * | 2013-11-27 | 2016-10-13 | Infineon Technologies Ag | Semiconductor Device with Cell Trench Structures and a Contact Structure |
| CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368785B2 (en) | MOS transistor device structure combining Si-trench and field plate structures for high voltage device | |
| JP2020161841A (ja) | 高電圧半導体素子及びその素子を製造する方法 | |
| US7655975B2 (en) | Power trench transistor | |
| US7704836B2 (en) | Method of fabricating super trench MOSFET including buried source electrode | |
| JP5458809B2 (ja) | 半導体装置 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN111370485B (zh) | 沟槽型垂直双扩散金属氧化物半导体场效应晶体管 | |
| JP2010251571A (ja) | 半導体装置 | |
| US8872265B2 (en) | Trench power MOSFET and fabrication method thereof | |
| CN101752423A (zh) | 沟槽型大功率mos器件及其制造方法 | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| US11527633B2 (en) | Trench gate device and method for making the same | |
| CN110867443B (zh) | 半导体功率器件 | |
| KR20160108835A (ko) | 반도체 장치 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| WO2020125326A1 (zh) | 半导体超结功率器件 | |
| CN110970497A (zh) | Igbt功率器件 | |
| CN110970501A (zh) | 一种半导体功率器件 | |
| CN114203825B (zh) | 一种垂直型碳化硅功率mosfet器件及其制造方法 | |
| CN111710721B (zh) | Edmos器件结构 | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| WO2020063919A1 (zh) | 半导体功率器件 | |
| CN110970502A (zh) | 半导体功率器件 | |
| CN114512532A (zh) | 半导体器件 | |
| CN110970496A (zh) | 一种igbt功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 405-406, building 20, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215028 Applicant after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: Room 405-406, building 20, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215028 Applicant before: SU ZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200407 |