CN110970496A - 一种igbt功率器件 - Google Patents
一种igbt功率器件 Download PDFInfo
- Publication number
- CN110970496A CN110970496A CN201811147326.1A CN201811147326A CN110970496A CN 110970496 A CN110970496 A CN 110970496A CN 201811147326 A CN201811147326 A CN 201811147326A CN 110970496 A CN110970496 A CN 110970496A
- Authority
- CN
- China
- Prior art keywords
- gate
- semiconductor substrate
- emitter
- power device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000000746 body region Anatomy 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 description 48
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于IGBT功率器件技术领域，具体公开了一种IGBT功率器件，包括：半导体衬底；位于所述半导体衬底中的至少一个栅沟槽；位于所述栅沟槽中的栅介质层、第一控制栅、第二控制栅、隔离介质层和屏蔽栅；位于所述半导体衬底中且靠近所述第一控制栅一侧的体区；位于所述体区中的发射极区；位于所述体区上方的一个发射极接触孔，所述发射极接触孔延伸至所述栅沟槽上方，所述体区、所述发射极区、所述第一控制栅和所述屏蔽栅均通过所述发射极接触孔中的发射极金属层外接发射极电压。本发明可以减小IGBT功率器件中相邻的栅沟槽之间的间距，降低IGBT功率器件芯片的面积。
Description
技术领域
本发明属于绝缘栅双极型晶体管(IGBT)功率器件技术领域，特别是涉及一种可以减小相邻的栅沟槽之间的间距的IGBT功率器件。
背景技术
图1是现有技术的一种IGBT功率器件的剖面结构示意图，如图1所示，现有技术的一种IGBT功率器件包括：半导体衬底100，位于半导体衬底100的底部的p型集电极区10，位于半导体衬底100中且位于p型集电极区10之上的n型场截止区90，位于半导体衬底100中的多个栅沟槽，位于相邻的所述栅沟槽之间的p型体区16，位于p型体区16中的n型发射极区17，介于p型体区16与n型场截止区90之间的半导体衬底部分是IGBT功率器件的n型漂移区11。位于所述栅沟槽中的栅介质层12、控制栅13、隔离介质层14和屏蔽栅15，控制栅13通常位于栅沟槽的上部的侧壁位置处并通过外部栅极电压来控制n型发射极区17与n型漂移区11之间的电流沟道的开启和关断。屏蔽栅15位于栅沟槽中并通过隔离介质层14与半导体衬底100和控制栅13隔离，屏蔽栅15通过发射极金属层19与n型发射极区17连接。层间绝缘层18用于将发射极金属层19与栅极金属层隔离，基于剖面的位置关系，栅极金属层在图1中未示出。
现有技术的如图1所示的IGBT功率器件，发射极金属层19在p型体区16的中部位置与n型发射极区17和p型体区16接触，通常发射极金属层19嵌入至p型体区16中，p型体区16中在发射极金属层19的两侧都设有n型发射极区17，受光刻工艺条件的限制，相邻的栅沟槽之间的间距难以缩小。
发明内容
有鉴于此，本发明的目的是提供一种IGBT功率器件，以解决现有技术中的IGBT功率器件中相邻的栅沟槽之间的间距难以缩小的问题。
为达到本发明的上述目的，本发明提供了一种IGBT功率器件，包括：
半导体衬底；
位于所述半导体衬底底部的p型集电极区；
位于所述半导体衬底中的至少一个栅沟槽；
分别位于所述栅沟槽的上部的两侧侧壁位置处的第一控制栅和第二控制栅，所述第一控制栅和所述第二控制栅分别通过栅介质层与所述半导体衬底隔离；
位于所述栅沟槽中的屏蔽栅，所述屏蔽栅通过隔离介质层与所述半导体衬底、所述第一控制栅、所述第二控制栅隔离；
位于所述半导体衬底中且靠近所述第一控制栅一侧的p型体区；
位于所述p型体区中的n型发射极区；
位于所述p型体区上方的一个发射极接触孔，所述发射极接触孔延伸至所述栅沟槽上方，所述p型体区、所述n型发射极区、所述第一控制栅和所述屏蔽栅均通过所述发射极接触孔中的发射极金属层外接发射极电压；
所述第二控制栅外接栅极电压。
可选的，本发明的一种IGBT功率器件，所述p型体区和所述栅沟槽依次间隔交替排列。
可选的，本发明的一种IGBT功率器件，所述发射极金属层嵌入至所述p型体区内。
可选的，本发明的一种IGBT功率器件，所述屏蔽栅与所述半导体衬底之间的隔离介质层的厚度大于或者等于所述屏蔽栅与所述第一控制栅和所述第二控制栅之间的隔离介质层的厚度。
可选的，本发明的一种IGBT功率器件，所述屏蔽栅和所述隔离介质层覆盖所述栅沟槽的下部并且在所述栅沟槽的上部将所述第一控制栅和所述第二控制栅分隔开。
可选的，本发明的一种IGBT功率器件，还包括位于所述半导体衬底底部的n型集电极区，所述n型集电极区和所述p型集电极区依次间隔交替排布。
可选的，本发明的一种IGBT功率器件，还包括位于所述半导体衬底内且位于所述p型集电极区上方的n型场截止区。
本发明提供的一种IGBT功率器件：位于p型体区上方的发射极接触孔延伸至栅沟槽上方，这样p型体区、n型发射极区和栅沟槽中的第一控制栅及屏蔽栅可以同时通过该发射极接触孔中的发射极金属层外接发射极电压，从而可以避免在p型体区内形成介于发射极金属层与第一控制栅之间的n型发射极区，而只在p型体区内形成介于发射极金属层和第二控制栅之间的n型发射极区，这能够减少光刻工艺条件的限制，可以进一步减小相邻的栅沟槽之间的间距，降低IGBT功率器件芯片的面积。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术的一种IGBT功率器件的一个实施例的剖面结构示意图；
图2是本发明提供的一种IGBT功率器件的一个实施例的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。
图2是本发明提供的一种IGBT功率器件的一个实施例的剖面结构示意图。如图2所示，本发明实施例提供的一种IGBT功率器件包括一个半导体衬底200，半导体衬底200通常具有n型掺杂且其材质为硅。位于半导体衬底200底部的p型集电极区20，位于半导体衬底200内且位于p型集电极区20之上的n型场截止区60。可选的，在半导体衬底200的底部还可以形成有n型集电极区，n型集电极区和p型集电极区20依次间隔交替排布，该结构是现有技术中的通用结构，本发明实施例中不再具体展示。
位于半导体衬底200中的至少一个栅沟槽201，在本发明实施例中示例性的示出了6个栅沟槽201。位于每一个栅沟槽201中的栅介质层22、第一控制栅33、第二控制栅23、隔离介质层24和屏蔽栅25。第一控制栅33和第二控制栅23分别位于栅沟槽201的上部的两侧侧壁位置处，第一控制栅33和第二控制栅23分别通过栅介质层22与半导体衬底200隔离。屏蔽栅25通过隔离介质层24与半导体衬底200、第一控制栅33及第二控制栅23隔离，且优选的，屏蔽栅25和隔离介质层24覆盖栅沟槽201的下部并且在栅沟槽201的上部将第一控制栅33和第二控制栅23分隔开，如图2所示。
屏蔽栅25与半导体衬底200之间的隔离介质层24的厚度可以和屏蔽栅25与第一控制栅33、第二控制栅23之间的隔离介质层24的厚度相同，也可以大于屏蔽栅25与第一控制栅33、第二控制栅23之间的隔离介质层24的厚度，图2中，仅示例性的示出了屏蔽栅25与半导体衬底200之间的隔离介质层24的厚度和屏蔽栅25与第一控制栅33、第二控制栅23之间的隔离介质层24的厚度相同的结构。
通常，栅介质层22和隔离介质层24的材质分别为氧化硅，第一控制栅33、第二控制栅23和屏蔽栅25的材质分别为掺杂的多晶硅。
位于半导体衬底200内且靠近第一控制栅33一侧的p型体区26，设置多个p型体区26和多个栅沟槽201时，多个p型体区26和多个栅沟槽201应依次间隔交替排列，如图2所示。上述IGBT功率器件还包括位于p型体区26中的n型发射极区27。此外，位于p型体区26和n型场截止区60之间的半导体衬底部分为IGBT功率器件的n型漂移区21。
形成在层间绝缘层28中且位于p型体区26上方的一个发射极接触孔203，发射极接触孔203延伸至栅沟槽201的上方，使得p型体区26、n型发射极区27、第一控制栅33和屏蔽栅25均通过发射极接触孔203中的发射极金属层29外接发射极电压。
图2中，发射极金属层29嵌入至p型体区26内，由此，n型发射极区27应位于p型体区26中且介于发射极金属层29与第二控制栅23之间。可选的，发射极金属层29可以不嵌入至p型体区26中，而是在p型体区内形成高掺杂浓度的接触区，发射极金属层通过该高掺杂浓度的接触区与p型体区接触连接，该结构为现有技术中经常使用的结构，本发明实施例中不再具体展示。
第二控制栅23通过栅极金属层外接栅极电压，第二控制栅23通过栅极电压来控制介于n型发射极区27和n型漂移区21之间的电流沟道的开启和关断。基于剖面的位置关系，图2中没有展示栅极金属层的具体结构。层间绝缘层28用于将发射极金属层29与栅极金属层隔离，层间绝缘层28的材质通常为硅玻璃、硼磷硅玻璃或磷硅玻璃。
需要说明的是，图2仅示例性的示出了第一控制栅33位于栅沟槽201的上部的左侧侧壁位置处，实际制备中，第一控制栅33也可位于栅沟槽201的上部的右侧侧壁位置处，此时第二控制栅23位于栅沟槽201的上部的左侧侧壁位置处。
如图2所示的本发明提供的一种IGBT功率器件，位于p型体区26上方的一个发射极接触孔203延伸至栅沟槽201上方，这样p型体区26、n型发射极区27、第一控制栅33和屏蔽栅25可以同时通过发射极接触孔203中的发射极金属层29外接发射极电压，从而可以避免在p型体区26内形成介于发射极金属层29与第一控制栅33之间的n型发射极区，而只在p型体区26内形成介于第二控制栅23和发射极金属层29之间的n型发射极区27，这能够减少光刻工艺条件的限制，可以进一步减小相邻的栅沟槽201之间的间距，降低IGBT功率器件芯片的面积。
以上具体实施方式及实施例是对本发明提出的一种IGBT功率器件的技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (7)
1.一种IGBT功率器件，其特征在于，包括：
半导体衬底；
位于所述半导体衬底底部的p型集电极区；
位于所述半导体衬底中的至少一个栅沟槽；
分别位于所述栅沟槽的上部的两侧侧壁位置处的第一控制栅和第二控制栅，所述第一控制栅和所述第二控制栅分别通过栅介质层与所述半导体衬底隔离；
位于所述栅沟槽中的屏蔽栅，所述屏蔽栅通过隔离介质层与所述半导体衬底、所述第一控制栅和所述第二控制栅隔离；
位于所述半导体衬底中且靠近所述第一控制栅一侧的p型体区；
位于所述p型体区中的n型发射极区；
位于所述p型体区上方的一个发射极接触孔，所述发射极接触孔延伸至所述栅沟槽上方，所述p型体区、所述n型发射极区、所述第一控制栅和所述屏蔽栅均通过所述发射极接触孔中的发射极金属层外接发射极电压；
所述第二控制栅外接栅极电压。
2.如权利要求1所述的一种IGBT功率器件，其特征在于，所述p型体区和所述栅沟槽依次间隔交替排列。
3.如权利要求1所述的一种IGBT功率器件，其特征在于，所述发射极金属层嵌入至所述p型体区内。
4.如权利要求1所述的一种IGBT功率器件，其特征在于，所述屏蔽栅与所述半导体衬底之间的隔离介质层的厚度大于或者等于所述屏蔽栅与所述第一控制栅和所述第二控制栅之间的隔离介质层的厚度。
5.如权利要求1所述的一种IGBT功率器件，其特征在于，所述屏蔽栅和所述隔离介质层覆盖所述栅沟槽的下部并且在所述栅沟槽的上部将所述第一控制栅和所述第二控制栅分隔开。
6.如权利要求1所述的一种IGBT功率器件，其特征在于，还包括位于所述半导体衬底底部的n型集电极区，所述n型集电极区和所述p型集电极区依次间隔交替排布。
7.如权利要求1所述的一种IGBT功率器件，其特征在于，还包括位于所述半导体衬底内且位于所述p型集电极区上方的n型场截止区。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811147326.1A CN110970496A (zh) | 2018-09-29 | 2018-09-29 | 一种igbt功率器件 |
| PCT/CN2019/108739 WO2020063918A1 (zh) | 2018-09-29 | 2019-09-27 | 半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811147326.1A CN110970496A (zh) | 2018-09-29 | 2018-09-29 | 一种igbt功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110970496A true CN110970496A (zh) | 2020-04-07 |
Family
ID=70027242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811147326.1A Pending CN110970496A (zh) | 2018-09-29 | 2018-09-29 | 一种igbt功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110970496A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096019A1 (en) * | 2007-02-08 | 2009-04-16 | Dev Alok Girdhar | Mosgated power semiconductor device with source field electrode |
| CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
-
2018
- 2018-09-29 CN CN201811147326.1A patent/CN110970496A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096019A1 (en) * | 2007-02-08 | 2009-04-16 | Dev Alok Girdhar | Mosgated power semiconductor device with source field electrode |
| CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020161841A (ja) | 高電圧半導体素子及びその素子を製造する方法 | |
| JP5458809B2 (ja) | 半導体装置 | |
| US7368785B2 (en) | MOS transistor device structure combining Si-trench and field plate structures for high voltage device | |
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
| CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| US8575691B2 (en) | Lateral-diffusion metal-oxide semiconductor device | |
| KR20060040592A (ko) | 에지 종단 구조체를 갖는 반도체 장치 및 그 형성 방법 | |
| CN103733344A (zh) | 半导体装置 | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| JP2013069852A (ja) | 半導体装置 | |
| US11527633B2 (en) | Trench gate device and method for making the same | |
| CN110867443B (zh) | 半导体功率器件 | |
| KR20150018267A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| WO2020125326A1 (zh) | 半导体超结功率器件 | |
| TWI601295B (zh) | 斷閘極金氧半場效電晶體 | |
| CN111564493B (zh) | 沟渠式功率电晶体及其制作方法 | |
| CN218385229U (zh) | Igbt器件及芯片 | |
| CN110970497A (zh) | Igbt功率器件 | |
| CN110970501A (zh) | 一种半导体功率器件 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| CN111710721B (zh) | Edmos器件结构 | |
| WO2020063919A1 (zh) | 半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200407 |