CN101266948A - 增加源极金属接触面积的功率mos场效应管制造方法 - Google Patents
增加源极金属接触面积的功率mos场效应管制造方法 Download PDFInfo
- Publication number
- CN101266948A CN101266948A CNA2008100236983A CN200810023698A CN101266948A CN 101266948 A CN101266948 A CN 101266948A CN A2008100236983 A CNA2008100236983 A CN A2008100236983A CN 200810023698 A CN200810023698 A CN 200810023698A CN 101266948 A CN101266948 A CN 101266948A
- Authority
- CN
- China
- Prior art keywords
- source
- contact area
- etching
- doped region
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
一种增加源极金属接触面积的功率MOS场效应管制造方法，其特征在于：器件单胞阵列中的源极接触区只采用一次光刻并且结合干法刻蚀和湿法腐蚀工艺，就能完成源极金属层与源极区顶部的横向接触平台和侧部的纵向接触侧面同时接触的效果，而现有技术至少需要采用两次光刻，相比之下本发明是以低成本的方式同样获得了增大源极金属层与源极区接触面积的效果，从而降低功率MOSFET场效应管的源极接触电阻，减少能量损耗，改善器件性能。
Description
技术领域
本发明涉及功率MOSFET(metal-oxide-semiconductor field effecttransistor金属氧化物半导体场效应晶体管)场效应管制造方法，特别涉及功率MOSFET场效应管的源极接触区制造方法。该方法的技术核心是通过一种低成本的方式来增加源极接触区金属层与源极(N+或P+)接触面积，从而降低功率MOSFET场效应管的源极接触电阻，减少能量损耗。本发明方法适用于N或P型沟槽式功率MOSFET场效应管，也适用于N或P型平面式功率MOSFET场效应管，同时还适用于绝缘栅双极晶体管(IGBT)，其中包括平面式IGBT和沟槽式IGBT，比如穿通型(PT型)、非穿通型(NPT型)和场截止型(F-stop型)。
背景技术
在功率MOSFET场效应管的性能指标中，导通电阻(Rdson)是一个非常重要的参数，它的大小直接关系到器件的能量损耗大小，而且随着器件尺寸的缩小，导通电阻(Rdson)重要性就更突出，导通电阻(Rdson)的大小关系到器件性能的好坏。理论上功率MOSFET场效应管工作时，其导通电阻(Rdson)与能量损耗成线性关系，导通电阻(Rdson)越大器件开关时的能量损耗越大，因此人们在设计和制造功率MOSFET场效应管时都希望尽可能的降低导通电阻(Rdson)，以减少器件能量损耗。功率MOSFET场效应管的导通电阻(Rdson)由外延层电阻、沟道电阻、金属接触电阻等几部分构成，其中金属接触电阻包括源极金属接触电阻、漏极金属接触电阻等，因此降低源极金属接触电阻可以有效降低导通电阻(Rdson)。
在现有功率MOSFET场效应管器件中，源极金属与源极区的接触方式有两种，第一种见图1所示，器件单胞中的源极金属与源极区上表面的小平台接触，其接触面仅仅局限于是源极区上表面小平台的面积，若增大此表面小平台的面积，就会是器件的面积增加，从而增加器件的成本或影响器件的性能。第二种见图2所示，器件单胞中的源极金属依靠源极沟槽与源极区侧壁接触，其仅仅为源极区侧壁的面积。这两种接触方式所能提供的接触面积均较小，因此等效接触电阻较大，不利于降低器件的导通电阻(Rdson)以及提高器件的可靠性。为了克服上述不足，中国专利CN1428872A公开了一件有关《功率金属氧化物半导体场效晶体管装置及其制造方法》的专利申请，其中，说明书附图2(j)公开了一种源极金属与源极区顶部平台和源极区侧壁同时接触的方式，这种设计组合了以上两种接触方式，源极金属在横向与源极区顶面接触，在侧向与源极区侧面接触，大大增加了源极金属与源极区的接触面，从而大大降低了源极金属的接触电阻。但是从其所公开的制造方法看(见说明书第3页第15行至第24行记载的功率MOSFET制造方法的第⑥步至第⑨步)，在形成源极金属同时与源极区顶面和侧面接触的方式中，至少用到两次光刻掩膜制造工艺才能实现这种接触方式。因此就该专利而言，虽然在源极金属接触电阻方面得到了改善，但其光刻次数增加(原来仅用一次光刻，见图1或图2所示)，使整个器件的制造成本相应增加，不利于市场的竞争。
随着市场竞争的加剧，对半导体器件制造成本控制的要求也越来越高，如何在不增加制造成本的前提下，提高器件性能(如特征导通电阻(SpecificRdson)、AC参数、DC参数等)是企业和生产厂商的努力方向，因此能否设计和制造出一种低成本和高性能的功率MOSFET场效应管器件是相关企业所面临的最主要问题。
发明内容
本发明提供一种增加源极金属接触面积的功率MOSFET场效应管制造方法，其目的是要通过一种低成本的方式来增加源极金属层与源极区(N+或P+)的接触面积，从而降低功率MOSFET场效应管的源极接触电阻，减少能量损耗，改善器件性能。
为达到上述目的，本发明采用的第一技术方案是：一种增加源极金属接触面积的功率MOS场效应管制造方法，其中，对单胞阵列中的源极接触区采用光刻、刻蚀以及淀积金属层制作工艺，其创新在于：源极接触区的刻蚀依次采用以下方法：
(1)以源极接触区光刻图形为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层、源极区氧化层以及第一主面，刻蚀深度至第一导电类型掺杂区下方的第二导电类型掺杂区位置，形成源极接触区沟槽，该沟槽的侧向形成有与第一导电类型掺杂区的接触侧面，底部形成有与第二导电类型掺杂区的接触底面；
(2)以源极接触区光刻图形为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层和源极区氧化层，形成第一导电类型掺杂区顶部的横向接触平台。
为达到上述目的，本发明采用的第二技术方案是：一种增加源极金属接触面积的功率MOS场效应管制造方法，其中，对单胞阵列中的源极接触区采用光刻、刻蚀以及淀积金属层制作工艺，其创新在于：源极接触区的刻蚀依次采用以下方法：
(1)以源极接触区光刻图形为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层和源极区氧化层，刻蚀深度至第一主面的上表面或源极区氧化层内；
(2)以源极接触区光刻图形为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层和源极区氧化层，形成第一导电类型掺杂区顶部的横向接触平台；
(3)以源极接触区光刻图形为掩膜，采用干法刻蚀方法，纵向刻蚀第一主面，刻蚀深度至第一导电类型掺杂区下方的第二导电类型掺杂区位置，形成源极接触区沟槽，该沟槽的侧向形成有与第一导电类型掺杂区的接触侧面，底部形成有与第二导电类型掺杂区的接触底面。
上述第一和第二技术方案中的有关内容解释如下：
1.本发明适用于平面式功率MOSFET场效应管和沟槽式功率MOSFET场效应管两种结构类型，其中，“第一导电类型”和“第二导电类型”两者中，对于N型MOS场效应管第一导电类型指N型，第二导电类型指P型；对于P型MOS场效应管正好相反，第一导电类型指P型，第二导电类型指N型。本发明同样适用于绝缘栅双极晶体管(IGBT)。
2.在上述两个技术方案中，为了避免绝缘介质层下的源极区氧化层产生横向空洞，在湿法腐蚀过程中，湿法腐蚀液对绝缘介质层的腐蚀速率大于或等于对源极区氧化层的腐蚀速率。为了满足这样的要求，湿法腐蚀液采用氢氟酸水溶液或缓冲氢氟酸水溶液，所述氢氟酸水溶液由氢氟酸和水组成，其中氢氟酸的质量浓度为2％～45％，所述缓冲氢氟酸水溶液由氢氟酸、氟化铵和水组成，其中氢氟酸的质量浓度为0.091％～12％。
3.在上述第二技术方案中，所述“刻蚀深度至第一主面的上表面”包含两种情况，第一种是指刻蚀深度至第一主面的上表面，但未伸入第一主面内；第二种是指刻蚀深度至第一主面的上表面，但已伸入第一主面内。所述“刻蚀深度至源极区氧化层内”是指源极区氧化层上部已被刻蚀掉，但下部仍残留在第一主面的上表面。
4.在上述两个技术方案中，所述“绝缘介质层”可以是硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或二氧化硅(SiO2)。所述“源极区氧化层”包含有第一导电类型杂质离子注入后，通过高温推结时在第一导电类型掺杂区上表面形成的氧化层以及剩余的栅氧氧化层，这种氧化层为掺杂的二氧化硅层(杂质为第一导电类型杂质)。
5.上述两个技术方案中，干法刻蚀是以气体为主要媒体的刻蚀方法，其中，主要有等离子体刻蚀、离子束刻蚀和反应离子刻蚀方法。等离子体刻蚀是在真空反应室内充入反应气体，电源能量在反应室中创建一个高频电场，将混合气体激发成为等离子状态，通过化学反应完成刻蚀。离子束刻蚀也叫溅射刻蚀，它是一种物理工艺，刻蚀时晶片被固定在真空反应室内负极固定器上，随后向反应室内导入氩气流，氩气便受到一对阴阳极的高能电子束流的作用，被离子化为带正电荷的高能状态，从而被吸向负极固定器上晶片，并且不断被加速而轰击进入暴露的晶片部分，从晶片表面炸掉一小部分。反应离子刻蚀结合了等离子体刻蚀和离子束刻蚀的原理，系统结构上和等离子体刻蚀相似，同时具有离子打磨能力。
6.上述第一技术方案中，对器件单胞阵列中的源极接触区的刻蚀是以同一次光刻图形为掩膜，采用干法刻蚀+湿法腐蚀的组合方式进行，其中，第一步，干法纵向连续刻蚀绝缘介质层、源极区氧化层和第一主面，形成源极接触区沟槽；第二步，湿法横向同时腐蚀绝缘介质层和源极区氧化层，形成源极顶部的横向接触平台。上述第一技术方案中，以同一次光刻图形为掩膜，采用干法刻蚀+湿法腐蚀+干法刻蚀的组合方式进行，其中，第一步，干法纵向连续刻蚀绝缘介质层和源极区氧化层；第二步，湿法横向同时腐蚀绝缘介质层和源极区氧化层，形成源极顶部的横向接触平台；第三步，干法纵向刻蚀第一主面，形成源极接触区沟槽。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1、本发明只采用一次光刻并且结合干法刻蚀和湿法腐蚀工艺，就能完成源极金属层与源极区顶部的横向接触平台和侧部的纵向接触侧面同时接触的效果(参见图4)，而现有技术至少需要采用两次光刻，相比之下本发明是以低成本的方式同样获得了增大源极金属层与源极区接触面积的效果，从而降低功率MOSFET场效应管的源极接触电阻，减少能量损耗，改善器件性能。
2、本发明采用湿法腐蚀方法，横向同时刻蚀绝缘介质层和源极区氧化层工艺中，通过控制湿法腐蚀液中氢氟酸的浓度来保证绝缘介质层的横向腐蚀速率大于或等于源极区氧化层横向腐蚀速率，从而保证绝缘介质层下方的源极区氧化层不出现侧向空洞(参见图4中的源极区氧化层11部位，当该部位的横向腐蚀速率大于上方的绝缘介质层的腐蚀速率时会出现侧向空洞)，使源极金属能够顺利填充源极接触区，尤其是与源极区氧化层的接触不留下空洞，以免产生漏电流导致器件失效。
附图说明
附图1为现有第一种源极金属与源极区上表面小平台接触的平面式功率MOSFET场效应管剖面示意图；
附图2为现有第二种源极金属与源极区侧面接触的平面式功率MOSFET场效应管剖面示意图；
附图3为本发明功率MOSFET场效应管剖面示意图；
附图4为本发明功率MOSFET场效应管源极接触区制造工艺原理示意图；
附图5(a)～5(g)为本发明平面式功率MOSFET场效应管工艺制作流程示意图；
附图6(a)～6(g)为本发明沟槽式功率MOSFET场效应管工艺制作流程示意图。
以上附图中：1、N型衬底；2、N-外延层；3、场氧化层；4、栅氧化层；5、导电多晶硅；6、P-掺杂区；7、N+掺杂区；8、绝缘介质层；9、金属层；10、接触区沟槽；11、源极区氧化层；12、源极接触区光刻图形(光刻胶阻挡层)；13、深沟槽。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例一：一种增加源极金属接触面积的平面式N型功率MOS场效应管制造方法，该方法对源极接触区制作工艺的特点是以同一次光刻图形为掩膜，采用干法刻蚀+湿法腐蚀工艺来实现。而整个器件的制造方法如图5(a)～5(g)所示，具体包括下列工艺步骤：
(1)提供N型的具有两个相对主面的半导体硅片，如图5(a)该半导体硅片由N型衬底1和N-外延层2构成。
(2)于第一主面上形成场氧化层3，见图5(a)。
(3)选择性的掩蔽和刻蚀场氧化层3以及形成栅氧化层4，见图5(b)。
(4)于栅氧化层4上形成导电多晶硅层5，见图5(c)。
(5)选择性的掩蔽和刻蚀导电多晶硅层，形成栅极导电多晶硅5，见图5(d)。
(6)以栅极导电多晶硅作为自对准阻挡层，对第一主面进行P型杂质离子注入，并通过推结形成P-掺杂区6，见图5(d)。
(7)以栅极导电多晶硅作为自对准阻挡层，对第一主面进行N型杂质离子注入，并通过推结形成源极N+掺杂区7以及源极N+掺杂区7上表面的源极区氧化层11，所述源极N+掺杂区7位于P-掺杂区6内部的上方，见图5(d)。
(8)淀积绝缘介质层8，如硼磷硅玻璃(BPSG)，见图5(e)。
(9)于绝缘介质层8上作选择性的掩蔽，形成源极接触区光刻图形12，见图4所示。
(10)以源极接触区光刻图形12为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层8、源极区氧化层11以及第一主面，见图4和图5(f)，刻蚀深度至N+掺杂区7下方的P-掺杂区6位置(其深入硅层内深度在0.01um～10um之间)，形成源极接触区沟槽10，该沟槽的侧向形成有与N+掺杂区7的接触侧面，底部形成有与P-掺杂区6的接触底面。
(11)接着，还以源极接触区光刻图形12为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层8和源极区氧化层11，见图4和图5(f)，形成N+掺杂区7顶部的横向接触平台；所述湿法腐蚀液采用氢氟酸水溶液或缓冲氢氟酸水溶液，所述氢氟酸水溶液由氢氟酸和水组成，其中氢氟酸的质量浓度为2％～45％，所述缓冲氢氟酸水溶液由氢氟酸、氟化铵和水组成，其中氢氟酸的质量浓度为0.091％～12％。
比如，湿法腐蚀液采用质量浓度为49％的氢氟酸(HF)时，需要加水稀释成氢氟酸水溶液，两者的体积比为HF(49％)∶H2O＝1∶0.1～1∶30，经换算(49％的HF相对密度为1.18)氢氟酸的质量浓度为2％～45％。
再比如，湿法腐蚀液缓冲氢氟酸溶液(BOE)[其中，HF的质量浓度1.64％～13.1％；NH4F的质量浓度为29.5％～38.7％]时，需要加水稀释成缓冲氢氟酸水溶液，两者的体积比为BOE∶H2O＝1∶0.1～1∶20，经换算(BOE相对密度为1.18)氢氟酸的质量浓度为0.091％～12％。
在湿法腐蚀时腐蚀液中含HF浓度的具体选择要保证腐蚀液对绝缘介质层的横向腐蚀速率大于或等于源极区氧化层横向腐蚀速率，避免源极区氧化层出现侧向空洞。而这一点要根据绝缘介质层和源极区氧化层的材料确定。一般绝缘介质层为硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)或二氧化硅(SiO2)。源极区氧化层为掺杂的二氧化硅。
(12)于绝缘介质层8表面以及源极接触区沟槽10中形成金属层9，见图5(g)，其中，源极接触区内的金属一方面通过所述接触平台和所述接触侧面同时与N+掺杂区7接触，另一方面通过所述接触底面与P-掺杂区6接触。
(13)选择性的掩蔽和刻蚀金属层9。
实施例二：一种增加源极金属接触面积的平面式N型功率MOS场效应管制造方法，该方法对源极接触区制作工艺的特点是以同一次光刻图形为掩膜，采用干法刻蚀+湿法刻蚀+干法刻蚀工艺来实现。而整个器件的制造方法如图5(a)～5(g)所示，具体包括下列工艺步骤：
(1)～(7)步与实施例一(1)～(7)步内容相同(不再重复描述)。
(8)淀积绝缘介质层8，如硼磷硅玻璃(BPSG)，见图5(e)。
(9)于绝缘介质层8上作选择性的掩蔽，形成源极接触区光刻图形12，见图4所示。
(10)以源极接触区光刻图形12为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层8和源极区氧化层11，见图4和图5(f)，刻蚀深度至第一主面的上表面或源极区氧化层内。
(11)接着，还以源极接触区光刻图形12为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层8和源极区氧化层11，见图4和图5(f)，形成N+掺杂区7顶部的横向接触平台；所述湿法腐蚀液采用氢氟酸水溶液或缓冲氢氟酸水溶液，所述氢氟酸水溶液由氢氟酸和水组成，其中氢氟酸的质量浓度为2％～45％，所述缓冲氢氟酸水溶液由氢氟酸、氟化铵和水组成，其中氢氟酸的质量浓度为0.091％～12％。关于HF浓度控制的内容见实施例一，这里不再重复描述。
(12)再接着，还以源极接触区光刻图形12为掩膜，采用干法腐蚀的方法，继续纵向刻蚀第一主面，见图4和图5(f)，刻蚀深度至N+掺杂区7下方的P-掺杂区6位置，形成源极接触区沟槽10，该沟槽的侧向形成有与N+掺杂区7的接触侧面，底部形成有与P-掺杂区6的接触底面。
(13)于绝缘介质层8表面以及源极接触区沟槽10中形成金属层9，见图5(g)，其中，源极接触区内的金属一方面通过所述接触平台和所述接触侧面同时与N+掺杂区7接触，另一方面通过所述接触底面与P-掺杂区6接触。
(14)选择性的掩蔽和刻蚀金属层9。
实施例三：一种增加源极金属接触面积的沟槽式N型功率MOS场效应管制造方法，该方法对源极接触区制作工艺的特点是以同一次光刻图形为掩膜，采用干法刻蚀+湿法腐蚀工艺来实现。而整个器件的制造方法如图6(a)～6(g)所示，具体包括下列工艺步骤：
(1)提供N型的具有两个相对主面的半导体硅片，如图6(a)该半导体硅片由N型衬底1和N-外延层2构成。
(2)于第一主面上形成场氧化层3，见图6(a)。
(3)选择性的掩蔽和刻蚀场氧化层3以及形成深沟槽13，见图6(b)。
(4)于第一主面及深沟槽13表面形成栅氧化层4，见图6(c)。
(5)于栅氧化层4表面形成导电多晶硅层5以及对导电多晶硅层5进行刻蚀，形成单胞阵列区域内沟槽中的导电多晶硅5，见图6(c)。
(6)于第一主面中进行P杂质离子注入，并通过推结形成P-掺杂区6，见图6(d)。
(7)于第一主面中进行N杂质离子注入，并通过推结形成源极N+掺杂区7以及源极N+掺杂区7上表面的源极区氧化层11，见图6(d)，所述N+掺杂区7位于P-掺杂区6内部的上方。
(8)淀积绝缘介质层8，如硼磷硅玻璃(BPSG)，见图6(e)。
(9)于绝缘介质层8上作选择性的掩蔽，形成源极接触区光刻图形12，参考图4所示。
(10)以源极接触区光刻图形12为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层8、源极区氧化层11以及第一主面，见图6(f)并参考图4，刻蚀深度至N+掺杂区7下方的P-掺杂区6位置，形成源极接触区沟槽10，该沟槽的侧向形成有与N+掺杂区7的接触侧面，底部形成有与P-掺杂区6的接触底面。
(11)接着，还以源极接触区光刻图形12为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层8和源极区氧化层11，见图6(f)并参考图4，形成N+掺杂区7顶部的横向接触平台；所述湿法腐蚀液采用氢氟酸水溶液或缓冲氢氟酸水溶液，所述氢氟酸水溶液由氢氟酸和水组成，其中氢氟酸的质量浓度为2％～45％，所述缓冲氢氟酸水溶液由氢氟酸、氟化铵和水组成，其中氢氟酸的质量浓度为0.091％～12％。关于HF浓度控制的内容见实施例一，这里不再重复描述。
(12)于绝缘介质层8表面以及源极接触区沟槽10中形成金属层9，见图6(g)，其中，源极接触区内的金属一方面通过所述接触平台和所述接触侧面同时与N+掺杂区7接触，另一方面通过所述接触底面与P-掺杂区6接触。
(13)选择性的掩蔽和刻蚀金属层9。
实施例四：一种增加源极金属接触面积的沟槽式N型功率MOS场效应管制造方法，该方法对源极接触区制作工艺的特点是以同一次光刻图形为掩膜，采用干法刻蚀+湿法刻蚀+干法刻蚀工艺来实现。而整个器件的制造方法如图6(a)～6(g)所示，具体包括下列工艺步骤：
(1)～(7)步与实施例三(1)～(7)步内容相同(不再重复描述)。
(8)淀积绝缘介质层8，如硼磷硅玻璃(BPSG)，见图6(e)。
(9)于绝缘介质层8上作选择性的掩蔽，形成源极接触区光刻图形12，参考图4所示。
(10)以源极接触区光刻图形12为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层8和源极区氧化层11，见图6(f)并参考图4，刻蚀深度至第一主面的上表面或源极区氧化层内。
(11)接着，还以源极接触区光刻图形12为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层8和源极区氧化层11，见图6(f)并参考图4，形成N+掺杂区7顶部的横向接触平台；所述湿法腐蚀液采用氢氟酸水溶液或缓冲氢氟酸水溶液，所述氢氟酸水溶液由氢氟酸和水组成，其中氢氟酸的质量浓度为2％～45％，所述缓冲氢氟酸水溶液由氢氟酸、氟化铵和水组成，其中氢氟酸的质量浓度为0.091％～12％。关于HF浓度控制的内容见实施例一，这里不再重复描述。
(12)再接着，还以源极接触区光刻图形12为掩膜，采用干法刻蚀方法，继续纵向刻蚀第一主面，见图6(f)并参考图4，刻蚀深度至N+掺杂区7下方的P-掺杂区6位置，形成源极接触区沟槽10，该沟槽的侧向形成有与N+掺杂区7的接触侧面，底部形成有与P-掺杂区6的接触底面。
(13)于绝缘介质层8表面以及源极接触区沟槽10中形成金属层9，见图6(g)，其中，源极接触区内的金属一方面通过所述接触平台和所述接触侧面同时与N+掺杂区7接触，另一方面通过所述接触底面与P-掺杂区6接触。
(14)选择性的掩蔽和刻蚀金属层9。
虽然以上四个实施例均是以N型MOS场效应管来加以描述的，但本发明也适用于P型MOS场效应管，其中仅需将P改为N，N改为P即可。
对于功率MOSFET场效应管，其主要是在保证良好的器件性能前提下，通过降低器件的制造成本来提高市场的竞争力。本发明提供的一种增加源极金属接触面积的功率MOS场效应管，主要特点是仅使用一次光刻并且结合干法和湿法刻蚀工艺就能达到增大源极接触面积的效果，而第一导电类型掺杂区是利用导电多晶硅层或场氧化硅层作为自对准阻挡层通过离子注入和推结来完成，无需额外增加光刻，这样整个器件的制造工艺仅使用了四次光刻来完成。相比之下，而传统功率MOSFET场效应管需要六次或六次以上光刻来完成制造，因此本发明不仅源极具有较小的接触电阻以及较好的器件性能，而且制造成本较低。现以平面式功率MOS场效应管制造方法为例，将本发明制造方法与现有制造方法对比如下：
通常，功率MOS场效应管的制造成本可以简化成以光刻次数来计算，增加一次光刻约增加10～15％的成本，因此本发明减少了两次光罩大约可以降低20～30％左右的成本，这对于提高平面式功率MOFETS场效应管的市场竞争力来说效果是显著的。
此外，本发明的源极接触区的制造方法不仅限于上述描述，允许有种种变形，而导致与本制造方法相同，均在本发明保护内，同样适用于IGBT(绝缘栅双极晶体管)，这里不再举例说明。
Claims (4)
1.一种增加源极金属接触面积的功率MOS场效应管制造方法，其中，对单胞阵列中的源极接触区采用光刻、刻蚀以及淀积金属层制作工艺，其特征在于：源极接触区的刻蚀依次采用以下方法：
(1)以源极接触区光刻图形为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层、源极区氧化层以及第一主面，刻蚀深度至第一导电类型掺杂区下方的第二导电类型掺杂区位置，形成源极接触区沟槽，该沟槽的侧向形成有与第一导电类型掺杂区的接触侧面，底部形成有与第二导电类型掺杂区的接触底面；
(2)以源极接触区光刻图形为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层和源极区氧化层，形成第一导电类型掺杂区顶部的横向接触平台。
2.一种增加源极金属接触面积的功率MOS场效应管制造方法，其中，对单胞阵列中的源极接触区采用光刻、刻蚀以及淀积金属层制作工艺，其特征在于：源极接触区的刻蚀依次采用以下方法：
(1)以源极接触区光刻图形为掩膜，采用干法刻蚀方法，纵向连续刻蚀绝缘介质层和源极区氧化层，刻蚀深度至第一主面的上表面或源极区氧化层内；
(2)以源极接触区光刻图形为掩膜，采用湿法腐蚀方法，横向同时腐蚀绝缘介质层和源极区氧化层，形成第一导电类型掺杂区顶部的横向接触平台；
(3)以源极接触区光刻图形为掩膜，采用干法刻蚀方法，纵向刻蚀第一主面，刻蚀深度至第一导电类型掺杂区下方的第二导电类型掺杂区位置，形成源极接触区沟槽，该沟槽的侧向形成有与第一导电类型掺杂区的接触侧面，底部形成有与第二导电类型掺杂区的接触底面。
3.根据权利要求1或2所述的制造方法，其特征在于：在湿法腐蚀过程中，湿法腐蚀液对绝缘介质层的腐蚀速率大于或等于对源极区氧化层的腐蚀速率。
4.根据权利要求3所述的制造方法，其特征在于：湿法腐蚀液采用氢氟酸水溶液或缓冲氢氟酸水溶液，所述氢氟酸水溶液由氢氟酸和水组成，其中氢氟酸的质量浓度为2％～45％，所述缓冲氢氟酸水溶液由氢氟酸、氟化铵和水组成，其中氢氟酸的质量浓度为0.091％～12％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100236983A CN101266948A (zh) | 2008-04-16 | 2008-04-16 | 增加源极金属接触面积的功率mos场效应管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100236983A CN101266948A (zh) | 2008-04-16 | 2008-04-16 | 增加源极金属接触面积的功率mos场效应管制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101266948A true CN101266948A (zh) | 2008-09-17 |
Family
ID=39989225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100236983A Pending CN101266948A (zh) | 2008-04-16 | 2008-04-16 | 增加源极金属接触面积的功率mos场效应管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101266948A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866923A (zh) * | 2010-05-18 | 2010-10-20 | 苏州硅能半导体科技股份有限公司 | 三层光罩沟槽mos器件及制造方法 |
| CN102412181A (zh) * | 2010-09-19 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构形成方法 |
| US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
| US9653568B2 (en) | 2013-09-13 | 2017-05-16 | Infineon Technologies Ag | Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures |
| US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9711641B2 (en) | 2013-11-27 | 2017-07-18 | Infineon Technologies Ag | Semiconductor device with cell trench structures and a contact structure |
| CN107452712A (zh) * | 2016-05-31 | 2017-12-08 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN108027844A (zh) * | 2015-09-11 | 2018-05-11 | 阿姆有限公司 | 接触电阻减小 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
-
2008
- 2008-04-16 CN CNA2008100236983A patent/CN101266948A/zh active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866923A (zh) * | 2010-05-18 | 2010-10-20 | 苏州硅能半导体科技股份有限公司 | 三层光罩沟槽mos器件及制造方法 |
| CN102412181A (zh) * | 2010-09-19 | 2012-04-11 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构形成方法 |
| CN102412181B (zh) * | 2010-09-19 | 2014-07-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构形成方法 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| US10636883B2 (en) | 2013-04-04 | 2020-04-28 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| CN104347424B (zh) * | 2013-08-09 | 2018-02-27 | 英飞凌科技股份有限公司 | 具有单元沟槽结构和接触点的半导体器件及其制造方法 |
| US10629676B2 (en) | 2013-08-09 | 2020-04-21 | Infineon Technologies Ag | Semiconductor device with cell trench structures and recessed contacts and method of manufacturing a semiconductor device |
| US9653568B2 (en) | 2013-09-13 | 2017-05-16 | Infineon Technologies Ag | Method of manufacturing an insulated gate bipolar transistor with mesa sections between cell trench structures |
| US9711641B2 (en) | 2013-11-27 | 2017-07-18 | Infineon Technologies Ag | Semiconductor device with cell trench structures and a contact structure |
| US9553179B2 (en) | 2014-01-31 | 2017-01-24 | Infineon Technologies Ag | Semiconductor device and insulated gate bipolar transistor with barrier structure |
| CN108027844A (zh) * | 2015-09-11 | 2018-05-11 | 阿姆有限公司 | 接触电阻减小 |
| CN107452712A (zh) * | 2016-05-31 | 2017-12-08 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN107452712B (zh) * | 2016-05-31 | 2021-07-27 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| US11244857B2 (en) | 2016-05-31 | 2022-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101266948A (zh) | 增加源极金属接触面积的功率mos场效应管制造方法 | |
| CN1251317C (zh) | 多栅极晶体管的结构及其制造方法 | |
| CN2704927Y (zh) | 可同时具有部分空乏晶体管与完全空乏晶体管的芯片 | |
| CN102024848A (zh) | 用于功率器件的沟槽结构及其制造方法 | |
| CN100524665C (zh) | 用于制造场效应器件的方法 | |
| CN102420252B (zh) | 超高元胞密度深沟槽功率mos器件及其制造方法 | |
| CN105047542B (zh) | 一种沟槽型碳化硅mosfet功率器件的制造方法 | |
| CN102386217A (zh) | 栅极堆叠结构及其制作方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN102347227A (zh) | 一种金属栅极的形成方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN108091574A (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN102005373B (zh) | 栅极及功率场效应管的制造方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN104241133A (zh) | 带有沟槽式源极结构的功率mos场效应管制造方法 | |
| CN106876465A (zh) | Mos器件的栅氧化层结构及工艺方法 | |
| CN101556967A (zh) | 功率半导体器件及其制造方法 | |
| CN108133955A (zh) | Nmos晶体管结构及其形成方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN108231560A (zh) | 一种控制电极制备方法及mosfet功率器件 | |
| CN113745338A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN103839792B (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080917 |