CN102522335B - 一种功率器件终端环的制造方法及其结构 - Google Patents

一种功率器件终端环的制造方法及其结构 Download PDF

Info

Publication number
CN102522335B
CN102522335B CN201110457031.6A CN201110457031A CN102522335B CN 102522335 B CN102522335 B CN 102522335B CN 201110457031 A CN201110457031 A CN 201110457031A CN 102522335 B CN102522335 B CN 102522335B
Authority
CN
China
Prior art keywords
power device
end ring
window
field oxide
terminal ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110457031.6A
Other languages
English (en)
Other versions
CN102522335A (zh
Inventor
闻永祥
顾悦吉
刘琛
刘慧勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN201110457031.6A priority Critical patent/CN102522335B/zh
Publication of CN102522335A publication Critical patent/CN102522335A/zh
Application granted granted Critical
Publication of CN102522335B publication Critical patent/CN102522335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提出一种功率器件终端环的制造方法，包括如下步骤：在半导体衬底上由下至上依次形成功率器件的硅衬底和场氧化层；通过光刻工艺在场氧化层上的掩膜层中形成终端环光刻窗口；在终端环光刻窗口内干法蚀刻部分厚度的场氧化层，形成第一终端环窗口；在第一终端环窗口内湿法蚀刻场氧化层，形成第二终端环窗口；去除掩膜层，在第二终端环窗口内进行硼离子注入后再进行退火工艺，在功率器件的硅衬底中形成终端环。本发明还提出一种功率器件终端环，通过采用干法蚀刻与湿法蚀刻相结合技术形成的功率器件终端环，降低了传统制造工艺只用湿法蚀刻或干法蚀刻场氧化层形成终端环的不稳定性，提高产品的可靠性，具有很强的工艺鲁棒性，适合大批量生产。

Description

一种功率器件终端环的制造方法及其结构
技术领域
本发明属于功率半导体器件制造领域，尤其涉及一种功率器件终端环的制造方法及其结构。
背景技术
随着集成电路的发展，作为第三代电力电子产品的现代高压功率半导体器件绝缘栅双极晶体管(Insulated gate bipolar transistor，IGBT)由于结合了绝缘栅MOS晶体管与双极型晶体管的高电流密度特性、且导通电阻的大幅度降低为IGBT合理有效地提升耐压带来了可操作空间。耐压是IGBT的一个重要参数，而要确保IGBT能获得较高耐压的一个重要前提条件就是所述IGBT器件必须具备一种优良的终端保护结构，所以其高压终端保护结构的研究一直受到人们的重视。现有的终端保护结构的形成，设计上有多种方法，一般包括传统的场限环(FLR)技术、场限环加场板(FP)技术、场板技术、结终端扩展技术、场板和场环组合技术等。
无论那种设计方法，为了提高其耐压能力，均需要根据器件整体设计要求，对器件的终端保护结构进行设计，达到所要求的耐压标准，确定终端保护结构的一些基本参数，例如，环间距、环宽度、场氧厚度、衬底浓度等，而且都需要在场氧化层上开出按设计要求的环窗口个数和环大小，再进行离子注入和退火工艺，从而在硅衬底中形成终端环，并且，形成的终端环的形状对器件耐压也有着很大的影响。
传统的场氧化层开窗口工艺，参见图1A，在场氧化层104上用光刻胶105做掩膜，所述光刻胶105内形成有终端环光刻窗口，然后如图1B所示，在无光刻胶105遮盖的区域只用氢氟酸(HF)湿法蚀刻方法来蚀刻场氧化层104。在IGBT终端环形成的制造工艺过程中，由于氢氟酸湿法蚀刻工艺是各向同性腐蚀，垂直方向和横向同时进行蚀刻，造成实际蚀刻后的终端环窗口尺寸(CD)变大，并且湿法蚀刻速率容易随环境和蚀刻液浓度的波动而发生波动，蚀刻工艺本身不容易控制，导致被蚀刻的终端环窗口尺寸波动在10％以上，蚀刻后的场氧化层104的侧壁107和硅衬底103表面的夹角θ在40°～50°之间，场氧化层104内的终端环窗口的形貌也会有较大的波动，参见图1B。这两个因素叠加后，在后续工艺中进行硼离子注入时，如果注入能量比较高，则由于硼离子射穿场氧化层104的厚度比较厚，使硼离子从终端环窗口边缘的场氧化层104进入硅衬底表面，从而使实际终端环窗口尺寸超过设计要求，降低终端环的效率，导致器件击穿电压降低或可靠性降低。
传统的场氧化层开窗口工艺，参见图2A，也可以在场氧化层204上用光刻胶205做掩膜，然后如图2B所示，在无光刻胶区域只用干法蚀刻(此处所述干法蚀刻可以为干法反应离子蚀刻或等离子蚀刻)来蚀刻场氧化层204，形成终端环窗口。在IGBT终端环形成的制造工艺过程中，干法蚀刻容易存在不稳定性而导致器件耐压失效或高温负偏压(High temperature reverse bias test，HTRB)可靠性失效；如果用干法蚀刻来进行蚀刻，虽然各向异性的终端环窗口的侧壁207形状可以很好地符合设计要求，如图2B所示，但由于用反应离子蚀刻场氧化层204时，容易对硅衬底203进行少量的蚀刻，在蚀刻去除一定的硅衬底过程中，硅衬底会暴露在等离子体中，受到蚀刻剂产生的化学反应和加速离子形成的物理离子轰击，在轰击硅衬底的过程中，蚀刻离子(例如C(碳)离子或者F(氟)离子或者C离子与F离子组合)得到加速，得到足够的能量，就能够穿越硅衬底势垒壁障，与硅衬底表面的硅结合形成硅-碳(Si-C)键或者硅-氟(Si-F)键或者Si-C键与Si-F键同时存在，形成一层损伤层，所述损伤层陷阱俘获载流子，使硅衬底表面实际参加导电的载流子数减少，最终导致退火工艺后形成的终端环表面浓度不能满足设计的要求，使器件耐压下降或可靠性降低。
为了解决上述问题，需要利用具有终端环的终端保护结构形成具有导通电阻小、耐压承受能力大的功率器件，促使高压功率半导体器件的广泛应用。另一方面，在实际的实施过程中仍然存在问题，亟待引进能有效改善上述缺陷的新方法，以解决现有的形成具有终端环的终端保护结构中上述基本参数容易因为制造工艺的波动而带来的器件参数的波动最主要的问题。
发明内容
本发明所要解决的技术问题是提供一种功率器件终端环的制造方法，以降低传统制造工艺中在场氧化层中只用湿法蚀刻或干法蚀刻所形成的终端环的不稳定性，提高产品的可靠性，具有很强的工艺鲁棒性，适合大批量生产。
为解决上述问题，本发明提出的一种功率器件终端环的制造方法，包括如下步骤：
提供半导体衬底，在所述半导体衬底上形成功率器件的硅衬底，在所述功率器件的硅衬底上生长场氧化层；
在所述场氧化层上沉积掩膜层，通过光刻工艺在掩膜层中形成终端环光刻窗口；
在终端环光刻窗口内干法蚀刻部分厚度的场氧化层，在所述场氧化层中形成第一终端环窗口；
在所述第一终端环窗口内湿法蚀刻场氧化层，蚀刻停止在所述功率器件的硅衬底表面上，形成第二终端环窗口；
去除掩膜层后，对所述第二终端环窗口内暴露出的功率器件的硅衬底表面进行热氧化，形成氧化层；
在所述第二终端环窗口内进行硼离子注入后再进行退火工艺，在所述功率器件的硅衬底中形成终端环。
由上述技术方案可见，一方面与传统通用的只用氢氟酸湿法蚀刻方法形成终端环窗口相比，传统的蚀刻场氧化层形成终端环窗口，由于窗口尺寸和形貌容易受到湿法蚀刻工艺本身的影响，从而使实际终端环变化量超过设计要求，导致器件击穿电压降低或可靠性降低，而本发明在场氧化层上先采取干法反应离子蚀刻或等离子蚀刻方法，由于干法反应离子蚀刻或等离子蚀刻方法是各向异性蚀刻，因此先垂直蚀刻部分厚度的场氧化层，形成第一终端环窗口，接着，在第一终端环窗口内湿法蚀刻剩余部分的场氧化层，减少了湿法蚀刻场氧化层的厚度，从而减少了对场氧化层的横向腐蚀量，最终减少了终端环窗口尺寸和形貌的波动，降低了因制造工艺的波动而带来的器件参数的波动，增加了工艺的鲁棒性；另一方面与传统通用的只用干法反应离子蚀刻或等离子蚀刻方法来蚀刻场氧化层，形成终端环窗口相比，虽很少有窗口尺寸和形貌的波动，但存在功率器件外延型硅衬底表面等离子损伤的风险，容易使器件耐压或HTRB可靠性降低，而本发明由于在接近功率器件外延型硅衬底表面采用了湿法蚀刻方法，避免了干法反应离子蚀刻或等离子蚀刻工艺容易带来的损伤现象，提高了器件的可靠性；同时，本发明也适用于其他用厚场氧制作的终端环窗口，并用高能量注入硼离子形成P+扩散结结构终端环的功率器件。
附图说明
图1A至图1B为现有技术中一种湿法蚀刻场氧化层形成终端环窗口的剖面示意图；
图2A至图2B为现有技术中一种干法蚀刻场氧化层形成终端环窗口的制造方法剖面示意图；
图3为本发明一种功率器件终端环的制造方法流程；
图4A至图4F为本发明一种功率器件终端环的制造方法。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参见图3，本发明仅以IGBT终端环的制造方法为例进行详细说明，然而本领域技术人员应当知晓如何将该方法应用于制造具有该终端环的垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)、金属氧化物半导体场效应管(MOSFET)、快恢复二极管(FRD)、三极管和高压MOSFET等功率器件。所述制造方法流程为：
S100：提供半导体衬底，在所述半导体衬底上形成IGBT的硅衬底，在所述IGBT的硅衬底上生长场氧化层；
S101：在所述场氧化层上沉积掩膜层，通过光刻工艺在掩膜层中形成终端环光刻窗口；
S102：在终端环光刻窗口内干法蚀刻部分厚度的场氧化层，在所述场氧化层中形成第一终端环窗口；
S103：在所述第一终端环窗口内湿法蚀刻场氧化层，蚀刻停止在所述IGBT的硅衬底表面上，形成第二终端环窗口；
S104：去除掩膜层后，对所述第二终端环窗口内暴露出的IGBT的硅衬底表面进行热氧化，形成氧化层；
S105：在所述第二终端环窗口内进行硼离子注入后再进行退火工艺，在所述IGBT的硅衬底中形成终端环。
下面以图3所示的方法流程为例，结合附图4A至4F，对一种IGBT终端环的制造方法的制作工艺进行详细描述。
S100：提供半导体衬底，在所述半导体衬底上形成IGBT的硅衬底，在所述IGBT的硅衬底上生长场氧化层。
参见图4A，首先，提供一半导体衬底，所述半导体衬底401可以为<100>晶向的重掺杂的P型半导体衬底；其次，在所述半导体衬底401上形成作为IGBT的硅衬底407，所述的IGBT的硅衬底407可通过以下方式形成：在所述半导体衬底401上采用外延法由下至上依次生长第一外延层403和第二外延层405，所述的第一外延层403和第二外延层405两层外延层作为IGBT的硅衬底407，所述IGBT的硅衬底407的衬底电阻率可以为0.02Ω·cm；或直接选用<100>晶向的N型高电阻区熔型的硅片作为IGBT的硅衬底407；最后，在所述的IGBT的硅衬底407上通过热氧化生长厚度为的场氧化层409。所述场氧化层409的材料可以为氧化硅。
S101：在所述场氧化层上沉积掩膜层，通过光刻工艺在掩膜层中形成终端环光刻窗口。
参见图4B，在所述场氧化层409上通过涂布或匀胶形成掩膜层411作为终端环掩模版，对掩膜层411采用半导体常规的光刻工艺，在掩膜层411中形成终端环光刻窗口413。
S102：在终端环光刻窗口内干法蚀刻部分厚度的场氧化层，在所述场氧化层中形成第一终端环窗口。
参见图4C，采用反应离子蚀刻机，在所述终端环光刻窗口413内干法蚀刻部分厚度的场氧化层409，在所述场氧化层409中形成第一终端环窗口415。所述干法蚀刻的蚀刻气体可以为CF4(四氟化碳)、CHF3(三氟甲烷)和Ar(氩气)，蚀刻功率可以为300W～500W，蚀刻厚度可以为此处所述干法蚀刻可以为干法反应离子蚀刻或等离子蚀刻。
S103：在所述第一终端环窗口内湿法蚀刻场氧化层，蚀刻停止在所述IGBT的硅衬底表面上，形成第二终端环窗口。
参见图4D，首先，使用120℃的烘箱，对上述干法蚀刻后的硅片经过30分钟的烘烤，然后，在常温环境中，将HF和水以1∶10的体积比进行混合，用稀释的HF溶液在第一步干法蚀刻后的第一终端环窗口415内湿法蚀刻剩余部分的场氧化层409，直至所述第一终端环窗口415内的场氧化层409被蚀刻干净，暴露出所述IGBT的硅衬底407表面，在场氧化层409中形成第二终端环窗口419，所述第二终端环窗口419的侧壁417和所述IGBT的硅衬底407表面的夹角θ在65°～75°之间。
S104：去除掩膜层后，对所述第二终端环窗口内暴露出的IGBT的硅衬底表面进行热氧化，形成氧化层。
参见图4E，去除掩膜层411后，对所述第二终端环窗口419内暴露出的IGBT的硅衬底表面进行热氧化，形成厚度为的氧化层421。
S105：在所述第二终端环窗口内进行硼离子注入后再进行退火工艺，在所述IGBT的硅衬底中形成终端环。
参见图4F，对终端环窗口419采用离子注入技术进行硼离子注入，注入能量可以为60～120KEV、注入剂量可以为5E13～1E15/cm2，再经过高温热退火后硼离子进行扩散，在所述IGBT的硅衬底407中形成设计所需要的终端环423，所述终端环423为P+扩散结结构终端环。
在进行硼离子注入时，即使注入能量比较高，由于场氧化层409窗口的形貌波动不大，即所述第二终端环窗口419的侧壁417和所述IGBT的硅衬底407表面的夹角θ在65°～75°之间，使硼离子从终端环窗口边缘的场氧化层409进入硅衬底表面波动不大，实际终端环窗口尺寸符合设计要求，提高了终端环的效率，有效地解决了由于终端环工艺波动引起的终端环尺寸或形貌发生波动，从而导致器件击穿电压发生波动的问题，本发明提出的IGBT终端环的制造方法具有很强的工艺鲁棒性，提高了器件产品的HTRB可靠性，从而可以用于后续工艺制备具有P+扩散结结构终端环的诸如IGBT、垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)、金属氧化物半导体场效应管(MOSFET)、快恢复二极管(FRD)、三极管和高压MOSFET等功率器件。
由上述技术方案可见，一方面与传统通用的只用氢氟酸湿法蚀刻方法形成终端环窗口相比，传统的蚀刻场氧化层形成终端环窗口，由于窗口尺寸和形貌容易受到湿法蚀刻工艺本身的影响，从而使实际终端环变化量超过设计要求，导致器件击穿电压降低或可靠性降低，而本发明在场氧化层上先采取干法反应离子蚀刻或等离子蚀刻方法，由于干法反应离子蚀刻或等离子蚀刻方法是各向异性蚀刻，因此先垂直蚀刻部分厚度的场氧化层，形成第一终端环窗口，接着，在第一终端环窗口内湿法蚀刻剩余部分的场氧化层，减少了湿法蚀刻场氧化层的厚度，从而减少了对场氧化层的横向腐蚀量，最终减少了终端环窗口尺寸和形貌的波动，降低了因制造工艺的波动而带来的器件参数的波动，增加了工艺的鲁棒性；另一方面与传统通用的只用干法反应离子蚀刻或等离子蚀刻方法来蚀刻场氧化层，形成终端环窗口相比，虽很少有窗口尺寸和形貌的波动，但存在功率器件外延型硅衬底表面等离子损伤的风险，容易使器件耐压或HTRB可靠性降低，而本发明由于在接近功率器件外延型硅衬底表面采用了湿法蚀刻方法，避免了干法反应离子蚀刻或等离子蚀刻工艺容易带来的损伤现象，提高了器件的可靠性；同时，本发明也适用于其他用厚场氧制作的终端环窗口，并用高能量注入硼离子形成P+扩散结结构终端环的功率器件。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种功率器件终端环的制造方法，其特征在于，包括如下步骤： 
提供半导体衬底，在所述半导体衬底上形成功率器件的硅衬底，在所述功率器件的硅衬底上生长场氧化层； 
在所述场氧化层上沉积掩膜层，通过光刻工艺在掩膜层中形成终端环光刻窗口； 
在终端环光刻窗口内干法蚀刻部分厚度的场氧化层，在所述场氧化层中形成第一终端环窗口； 
在所述第一终端环窗口内湿法蚀刻场氧化层，蚀刻停止在所述功率器件的硅衬底表面上，形成第二终端环窗口，所述第二终端环窗口的侧壁和所述功率器件的硅衬底表面的夹角为65°～75°之间； 
去除掩膜层后，对所述第二终端环窗口内暴露出的功率器件的硅衬底表面进行热氧化，形成氧化层； 
在所述第二终端环窗口内进行硼离子注入后再进行退火工艺，在所述功率器件的硅衬底中形成终端环。 
2.根据权利要求1所述的功率器件终端环的制造方法，其特征在于：所述半导体衬底为<100>晶向的重掺杂的P型半导体衬底。 
3.根据权利要求1所述的功率器件终端环的制造方法，其特征在于：所述功率器件的硅衬底为<100>晶向的N型高电阻区熔型硅片。 
4.根据权利要求1所述的功率器件终端环的制造方法，其特征在于：所述功率器件的硅衬底通过在所述半导体衬底上采用外延法由下至上依次生长的两层外延层而形成。 
5.根据权利要求1所述的功率器件终端环的制造方法，其特征在于：所述场氧化层的厚度为
6.根据权利要求5所述的功率器件终端环的制造方法，其特征在于：所述干法蚀刻的蚀刻气体为四氟化碳、三氟甲烷和氩气、蚀刻功率为300W～500W、 蚀刻去除的场氧化层的厚度为
7.根据权利要求1所述的功率器件终端环的制造方法，其特征在于：所述氧化层的厚度为
8.根据权利要求1所述的功率器件终端环的制造方法，其特征在于：所述硼离子注入的注入能量为60～120KEV、注入剂量为5E13～1E15/cm2。 
9.根据权利要求1至8任一项所述的功率器件终端环的制造方法，其特征在于：所述功率器件包括绝缘栅双极晶体管、垂直双扩散金属氧化物半导体场效应晶体管、金属氧化物半导体场效应管、快恢复二极管、三极管和高压金属氧化物半导体场效应管。 
CN201110457031.6A 2011-12-31 2011-12-31 一种功率器件终端环的制造方法及其结构 Active CN102522335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110457031.6A CN102522335B (zh) 2011-12-31 2011-12-31 一种功率器件终端环的制造方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110457031.6A CN102522335B (zh) 2011-12-31 2011-12-31 一种功率器件终端环的制造方法及其结构

Publications (2)

Publication Number Publication Date
CN102522335A CN102522335A (zh) 2012-06-27
CN102522335B true CN102522335B (zh) 2014-10-22

Family

ID=46293213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110457031.6A Active CN102522335B (zh) 2011-12-31 2011-12-31 一种功率器件终端环的制造方法及其结构

Country Status (1)

Country Link
CN (1) CN102522335B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170323793A1 (en) * 2013-09-13 2017-11-09 Shanghai Ic R&D Center Co., Ltd Fabrication method of fast recovery diode

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545214B (zh) * 2012-07-17 2017-06-06 无锡华润上华科技有限公司 Dmos半导体器件的制造方法
CN104425247B (zh) 2013-08-27 2018-01-23 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制备方法
CN103531616B (zh) * 2013-10-30 2016-04-20 国家电网公司 一种沟槽型快恢复二极管及其制造方法
CN104810285A (zh) * 2014-01-23 2015-07-29 北大方正集团有限公司 一种平面vdmos环区制造方法和系统
CN105097531B (zh) * 2014-05-09 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件终端结构的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017823A (zh) * 2006-12-08 2007-08-15 广州南科集成电子有限公司 垂直型自对准悬浮漏极mos三极管及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366046B1 (ko) * 2000-06-29 2002-12-27 삼성전자 주식회사 에벌란치 포토다이오드 제조방법
JP2002184783A (ja) * 2000-12-14 2002-06-28 Nec Yamagata Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017823A (zh) * 2006-12-08 2007-08-15 广州南科集成电子有限公司 垂直型自对准悬浮漏极mos三极管及制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-184783A 2002.06.28

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170323793A1 (en) * 2013-09-13 2017-11-09 Shanghai Ic R&D Center Co., Ltd Fabrication method of fast recovery diode
US9837275B2 (en) * 2013-09-13 2017-12-05 Shanghai Ic R&D Center Co., Ltd Fabrication method of fast recovery diode

Also Published As

Publication number Publication date
CN102522335A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN102522335B (zh) 一种功率器件终端环的制造方法及其结构
CN103493208B (zh) 半导体装置及其制造方法
CN102403338B (zh) SiC半导体器件及其制造方法
JP4872217B2 (ja) 炭化珪素半導体素子の製造方法
US7510977B2 (en) Method for manufacturing silicon carbide semiconductor device
CN110350035A (zh) SiC MOSFET功率器件及其制备方法
CN108962977A (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN105762176A (zh) 碳化硅mosfet器件及其制作方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
TW200947726A (en) Buried insulator isolation for solar cell contacts
CN103151309A (zh) 深沟槽功率mos器件及其制备方法
CN105185831A (zh) 一种沟道自对准的碳化硅mosfet结构及其制造方法
CN108336152A (zh) 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN104810287B (zh) 双扩散金属氧化物晶体管制作方法及晶体管器件
CN114883185A (zh) 一种高电流密度的igbt芯片制作方法
CN103681315A (zh) 埋层的形成方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
CN105280493A (zh) 一种沟槽igbt器件的制造方法
CN104253040A (zh) Trench FS结构的绝缘栅双极型晶体管的制备方法
TW200418128A (en) High density trench power MOSFET structure and method thereof
CN108231560A (zh) 一种控制电极制备方法及mosfet功率器件
CN106876471A (zh) 双槽umosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant